JP5064695B2 - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP5064695B2
JP5064695B2 JP2006039519A JP2006039519A JP5064695B2 JP 5064695 B2 JP5064695 B2 JP 5064695B2 JP 2006039519 A JP2006039519 A JP 2006039519A JP 2006039519 A JP2006039519 A JP 2006039519A JP 5064695 B2 JP5064695 B2 JP 5064695B2
Authority
JP
Japan
Prior art keywords
substrate
soi
manufacturing
single crystal
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006039519A
Other languages
English (en)
Other versions
JP2007220900A (ja
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
信 川合
優二 飛坂
好一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2006039519A priority Critical patent/JP5064695B2/ja
Priority to KR1020087013120A priority patent/KR20080101868A/ko
Priority to US12/162,134 priority patent/US7833878B2/en
Priority to PCT/JP2007/052235 priority patent/WO2007094232A1/ja
Priority to EP07708228A priority patent/EP1986218A4/en
Publication of JP2007220900A publication Critical patent/JP2007220900A/ja
Application granted granted Critical
Publication of JP5064695B2 publication Critical patent/JP5064695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、透明絶縁性基板上に単結晶シリコン薄膜を有するSOI基板の製造方法に関する。
従来の貼り合わせによるSOI基板の製造方法としては、SmartCut法やSiGen法などが知られている。
SmartCut法は、貼り合せ面側に水素イオンを注入したシリコン基板とシリコン基板や他の材料の基板とを貼り合わせ、400℃以上(例えば500℃)の熱処理を施して、注入水素イオンの濃度が最も高い領域からシリコン薄膜を熱剥離させてSOI基板を得る方法である(例えば、特許文献1や非特許文献1)。
また、SiGen法は、貼り合せ面側に水素イオンを注入したシリコン基板とシリコン基板あるいは他の材料の基板とを貼り合わせる前に、これらの基板の貼り合せ面の双方もしくは一方の表面をプラズマ処理し、表面が活性化された状態で両基板を貼り合わせ、低温(例えば、100〜300℃)で熱処理を施して接合強度を高めた後に、常温で機械的に剥離してSOI基板を得る方法である(例えば、特許文献2〜4)。
特許第3048201号公報 米国特許第6263941号明細書 米国特許第6513564号明細書 米国特許第6582999号明細書 A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106). G. Lucovsky, "Chemical effects on the frequencies of Si-H vibrations in amorphous solids" Solid Stat.Commun., 29, 571 (1979).
これら2つの方法の相違点は、主としてシリコン薄膜の剥離プロセスにあり、SmartCut法はシリコン薄膜の剥離のために高温での処理を必要とするが、SiGen法は常温での剥離が可能である。
一般に、貼り合せSOI基板の製造には、シリコン基板とシリコン以外の他種材料基板との貼り合わせが行われるが、このような異種材料同士は熱膨張率や固有耐熱温度などにおいて相違するのが通常であるから、製造工程中で貼り合わせ基板に施される熱処理の温度が高くなると、両基板間の熱的諸特性の相違に起因して、割れや局所的なクラックなどが生じ易くなる。このような観点からは、シリコン薄膜の剥離に高温を要するSmartCut法は、異種材料基板の貼り合わせによるSOI基板の製造方法として好ましいものとはいえない。
一方、低温剥離が可能なSiGen法は、上述したような熱的諸特性の相違に起因した割れや局所的クラックは生じ難いものの、機械的にシリコン薄膜の剥離を実行するこの手法では、剥離工程中に基板の接着面が剥がれたり剥離痕が生じたり或いはシリコン薄膜に機械的なダメージが導入され易いという問題がある。
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、単結晶シリコン基板と透明絶縁性基板とを貼り合わせてSOI基板を製造する工程において、基板間の熱的諸特性の相違に起因する割れや局所的クラック等および機械的ダメージのSOI層への導入を回避し、もって膜厚均一性、結晶性、電気的諸特性(キャリア移動度など)に優れたSOI層を有するSOI基板を提供することにある。
本発明は、このような課題を解決するために、請求項1に記載の発明は、SOI基板の製造方法であって、単結晶シリコン基板である第1の基板の表面側に水素イオン注入層を形成する第1のステップと、第2の基板の表面及び前記第1の基板の表面の少なくとも一方に表面活性化処理を施す第2のステップと、前記第1の基板の表面と前記第2の基板の表面とを貼り合わせる第3のステップと、前記貼り合わせた基板にSi−H結合の吸収帯を含む波数範囲の光を照射して前記第1の基板からシリコン層を剥離して前記第2の基板の表面上にSOI層を形成する第4のステップとを備えていることを特徴とする。
請求項2に記載の発明は、請求項1に記載のSOI基板の製造方法において、前記第4のステップの光照射は、Si−H結合の吸収帯2200〜2300cm-1もしくは該吸収帯の整数倍の波数を含む波数範囲の光を照射して実行されることを特徴とする。
請求項3に記載の発明は、請求項1または2に記載のSOI基板の製造方法において、前記第2の基板は、石英基板、サファイア(アルミナ)基板、ホウ珪酸ガラス基板、又は結晶化ガラス基板の何れかの透明絶縁性基板であることを特徴とする。
請求項4に記載の発明は、請求項1乃至3の何れか1項に記載のSOI基板の製造方法において、前記第1のステップの水素イオンの注入量(ドーズ量)は、1×1016〜5×1017atoms/cm2であることを特徴とする。
請求項5に記載の発明は、請求項1乃至4の何れか1項に記載のSOI基板の製造方法において、前記第2のステップの表面活性化処理は、プラズマ処理又はオゾン処理の少なくとも一方で実行されることを特徴とする。
請求項6に記載の発明は、請求項1乃至5の何れか1項に記載のSOI基板の製造方法において、前記第3のステップは、前記貼り合わせ後に、前記第1の基板と前記第2の基板を貼り合わせた状態で100〜300℃で熱処理するサブステップを備えていることを特徴とする。
本発明によれば、シリコン結晶にとって「透明」な波長範囲の光を照射してシリコン薄膜を剥離することとしたので、基板間の熱的諸特性の相違に起因する割れや局所的クラック等および機械的ダメージのシリコン基板の表面領域から剥離されるシリコン薄膜への導入が回避される。その結果、膜厚均一性、結晶性、電気的諸特性(キャリア移動度など)に優れたSOI層を有するSOI基板を提供することが可能となる。
以下に、図面を参照して本発明を実施するための最良の形態について説明する。なお、以下の説明では、第1の基板である単結晶シリコン基板との貼り合せに用いられる第2の基板を可視光の光に対して透明な絶縁性基板として説明するが、この第2の基板はシリコン基板のような不透明で非絶縁性の基板であってもよい。その場合には、第1および第2の基板の少なくとも一方の表面に酸化膜のような絶縁性の膜を形成しておき、この絶縁性膜をSOI基板の絶縁層として利用することとなる。
図1は、本発明のSOI基板の製造方法のプロセス例を説明するための図で、図1(A)に図示された第1の基板10は単結晶Si基板、第2の基板20は石英基板、サファイア(アルミナ)基板、ホウ珪酸ガラス基板、結晶化ガラス基板などの透明絶縁性基板である。
ここで、単結晶Si基板10は、例えば、CZ法(チョクラルスキ法)により育成された一般に市販されているSi基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造されるSOI基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。
なお、これらの基板の直径は同一であり、後のデバイス形成プロセスの便宜のため、透明絶縁性基板20にも単結晶Si基板10に設けられているオリエンテーション・フラット(OF)と同様のOFを設けておき、これらのOF同士を一致させて貼り合わせるようにすると好都合である。
先ず、第1の基板(単結晶Si基)10の表面に水素イオンを注入し、水素イオン注入層を形成する(図1(B))。このイオン注入面が後の「接合面(貼り合せ面)」となる。この水素イオン注入により、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に均一なイオン注入層11が形成され、単結晶Si基板10の表面領域での平均イオン注入深さLに対応する領域には、当該領域に局在する「微小気泡層」が形成される(図1(C))。
イオン注入層11の単結晶Si基板10表面からの深さ(平均イオン注入深さL)はイオン注入時の加速電圧により制御され、どの程度の厚さのSOI層を剥離させるかに依存して決定される。例えば、平均イオン注入深さLを0.5μm以下とし、イオン注入条件を、ドーズ量1×1016〜5×1017atoms/cm2、加速電圧50〜100keVなどとする。
なお、Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Si基板10のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
このようにしてイオン注入層11を形成した単結晶Si基板10と透明絶縁性基板20のそれぞれの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図1(D))。なお、このような表面処理は、接合面となる表面の有機物除去や表面上のOH基を増大させて表面活性化を図るなどの目的で行われるものであり、単結晶Si基板10と透明絶縁性基板20の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
この表面処理をプラズマ処理により実行する場合には、予めRCA洗浄等を施した表面清浄な単結晶Si基板および/または透明絶縁性基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、単結晶Si基板の表面処理用として、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがあり、単結晶Si基板の表面状態や目的などにより適宜変更され得る。
また、当該表面処理が単結晶Si表面を酸化させることをも目的とするような場合には、少なくとも酸素ガスを含有するものをプラズマ用ガスとして用いる。なお、透明絶縁性基板として、石英基板などのようにその表面が酸化状態にあるものを用いる場合には、このようなプラズマ用ガス種の選定に特別な制限はない。プラズマ用ガスの導入後、100W程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Si基板および/または透明絶縁性基板の表面に5〜10秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、予めRCA洗浄等を施した表面清浄な単結晶Si基板および/または透明絶縁性基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Si基板および/または透明絶縁性基板の表面に所定の時間の処理が施される。
このような表面処理が施された単結晶Si基板10と透明絶縁性基板20の表面を接合面として密着させて貼り合わせる(図1(E))。上述したように、単結晶Si基板10と透明絶縁性基板20の少なくとも一方の表面(接合面)は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、室温で密着(貼り合せ)した状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができるが、より高い貼り合せ強度をもたせる場合には、図1(E)の「貼り合せ」に続いて、比較的低温で加熱して「接合処理」を施すサブステップを設けてもよい。
このときの接合処理温度は、貼り合せに用いられる基板の種類に応じて適宜選択されるが、単結晶Si基板と貼り合わされる基板が、石英基板、サファイア(アルミナ)基板、ホウ珪酸ガラス基板、又は結晶化ガラス基板などの透明絶縁性基板である場合には、350℃以下の温度、より好ましくは100〜300℃の温度範囲とする。
単結晶Si基板と貼り合わされる基板が透明絶縁性基板(例えば石英基板)である場合に350℃以下の温度選択とするのは、単結晶Siと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶Si基板10ならびに透明絶縁性基板20の厚みを考慮したものである。単結晶Si基板10と透明絶縁性基板20の厚みが概ね同程度である場合、単結晶Siの熱膨張係数(2.33×10-6)と石英の熱膨張係数(0.6×10-6)の間に大きな差異があるために、350℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合には単結晶Si基板や石英基板が割れてしまうということが生じ得る。このため、熱処理温度の上限を350℃と選択し、好ましくは100〜300℃の温度範囲で熱処理を施す。
このような貼り合せ処理に続いて、貼り合わされた基板に赤外域の光線を照射する(図1(F))。上述したように、水素のイオン注入により、平均イオン注入深さLに対応する領域に局在する「微小気泡層」が形成されるが、この「微小気泡層」には高密度の「Si−H結合」が発生している。
SiとHの結合状態(これを「Si−H」として表記する)としては、SiH、SiH2、SiH3などが知られており、これらの結合に起因する吸収帯はそれぞれ、2280、2220、および2200cm-1であることが知られている(非特許文献2)。一方、Si結晶は2200〜2300cm-1の波数の光に対して事実上「透明」であるから、当該波数範囲の光を照射しても、この光を吸収して結晶中で熱に変わり温度上昇することはない。
したがって、2200〜2300cm-1の「Si−H結合」吸収帯の波数範囲の光を貼り合わされた基板に照射すれば、基板温度を高めることなく、当該範囲の光を「Si−H結合」に吸収させてこの結合を切断することが可能である。なお、「Si−H結合」の光吸収には2200〜2300cm-1の波数の光を吸収する「一音子吸収」のほかに、これらの吸収帯の整数倍の波数の光の「高調波」の吸収も生じるから、2200〜2300cm-1の吸収帯の整数倍(たとえば、2次:4400〜4600cm-1、3次:6600〜6900cm-1、4次:8800〜9200cm-1など)の波数を含む波数範囲の光を照射してもよい。なお、一般に赤外線とは14,000〜20cm-1の波数範囲(0.7〜500μmの波長範囲)の光を意味するとされるから、上記の波数範囲は何れも赤外域にある。
このような光照射を施すと、イオン注入層11中でのSi−H結合により照射光が吸収されて当該化学結合の切断が生じ、結果として、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に相当する位置の結晶面に沿って単結晶シリコン薄膜の剥離が生じ(図1(G))、第2の基板20上にSOI層が得られる(図1(H))。
図2(A)は、シリコン薄膜剥離のための光照射部の様子を説明するための概念図である。この図において、符号30が光照射部であり、赤外線ランプ31とランプハウス(ランプシェード)32とを備え、ランプボックス32の内側面は赤外線の反射効率を高めるために金コートが施されている。
本実施例では、赤外線ランプ31として炭化珪素ランプ(放射波長1.0〜50μmであり波数範囲10,000〜200cm-1に相当)を用いているが、その他にも、タングステンランプ(放射波長1.0〜2.5μmであり波数範囲10,000〜4000cm-1に相当)、セシウムキセノンランプ(放射波長0.8〜2.5μmであり波数範囲12,500〜4000cm-1に相当)、カーボンアークランプ(放射波長2.0〜25μmであり波数範囲5,000〜400cm-1に相当)などを用いてもよい。
単結晶Si基板10と透明絶縁性基板20の貼り合わせ基板をサセプタ33の上に載置して赤外線ランプ31の下に置き、所定の時間の光照射を施してイオン注入層11内の「微小気泡層」内に局在するSi−H結合を切断する。なお、ここではサセプタ33の材質を石英ガラスとしたが、その材質は適宜変更可能なものである。照射光の波数範囲を考慮して、照射光の吸収によりサセプタ温度が上昇して貼り合せ基板の温度上昇が顕著なものとならない材質のものを選択することが好ましい。
なお、上述したように、シリコン結晶は2200〜2300cm-1の波数の光に対して事実上「透明」であり当該波数の整数倍の光に対しても同様であるが、概ね500〜1300cm-1の波数範囲にはシリコン結晶を構成するSi原子同士の「Si−Si」結合による固有の吸収帯やシリコン原子と格子間酸素との結合に起因する「Si−O」結合に起因の光吸収帯がある。このような吸収帯による光吸収起因の基板温度上昇が問題となる場合には、サセプタ33に試料冷却機能をもたせて基板温度上昇を回避したり、例えば図2(B)に図示したように、赤外線ランプ31と貼り合せ基板との間にダミーのシリコンウエハ34を設けてこれを「色フィルタ」として用い、このダミーウエハ34を透過してきた赤外線を貼り合せ基板に照射するようにしてもよい。
このようなダミーウエハ34を用いた場合には、シリコン結晶固有の赤外吸収はダミーウエハ34内で生じるから、これを透過してきた光の中には最早シリコン結晶固有の「Si−Si」結合による光吸収は生じることがなく、基板温度の上昇を回避することができる。
このようにして得られた剥離後のSOI層の表面は、局所的なシリコン薄膜の剥がれや剥離痕あるいは未転写領域といった欠陥もなく、極めて平坦な状態を呈している。剥離後のSOI層表面の10μm×10μmの領域を原子間力顕微鏡(AFM)で測定したところ、RMSの平均値は6nm以下と良好であった。
このように、本発明においては、単結晶Si基板10と透明絶縁性基板20との接合工程およびSOI層の剥離工程の何れの工程においても、従来法のような高温処理や機械的剥離処理を必要とせず、しかも、一貫して低温(透明絶縁性基板の場合で350℃以下)での処理が可能である。従来から知られているSOI基板の製造方法の多くは高温処理工程を備えているために、熱歪に起因して生じるクラックや剥離を回避するための特別の工夫が必要であったが、本発明の剥離プロセスは、高温処理および機械的剥離処理の何れをも必要としないため、膜厚均一性、結晶性、電気的諸特性(キャリア移動度など)に優れたSOI層を有するSOI基板を提供することが可能となることに加え、SOI基板の製造工程の安定化と簡易化の観点から極めて有利である。
以上、実施例により本発明のSOI基板の製造方法について説明したが、本発明は当該実施例において説明された範囲のものに限定して解釈されるものではなく、用いられる基板や光照射条件などを適宜変更して適用可能であることはいうまでもない。
本発明によれば、単結晶シリコン基板と透明絶縁性基板とを貼り合わせてSOI基板を製造する工程において、基板間の熱的諸特性の相違に起因する割れや局所的クラック等および機械的ダメージのSOI層への導入を回避することが可能となる。その結果、膜厚均一性、結晶性、電気的諸特性(キャリア移動度など)に優れたSOI層を有するSOI基板を提供することが可能となる。
本発明のSOI基板の製造プロセス例を説明するための図である。 シリコン薄膜剥離のための光照射の様子を説明するための概念図である。
符号の説明
10 単結晶Si基板
11 イオン注入層
12 SOI層
13 バルク部
20 透明絶縁性基板
30 光照射部
31 赤外線ランプ
32 ランプハウス
33 サセプタ
34 ダミーウエハ

Claims (4)

  1. 一貫して300℃以下の低温処理のみを施してSOI基板を製造するための方法であって、
    単結晶シリコン基板である第1の基板の表面側に水素イオン注入層を形成する第1のステップと、
    第2の基板の表面及び前記第1の基板の表面の少なくとも一方に表面活性化処理を施す第2のステップと、
    前記第1の基板の表面と前記第2の基板の表面とを密着させた状態で100〜300℃の温度で熱処理して前記第1の基板と前記第2の基板とを貼り合わせる第3のステップ
    前記貼り合わせた基板にSi−H結合の吸収帯を含む波数範囲の光を照射して前記第1の基板からシリコン層を剥離して前記第2の基板の表面上にSOI層を形成する第4のステップと、を備え
    前記第2の基板は、石英基板、サファイア(アルミナ)基板、ホウ珪酸ガラス基板、又は結晶化ガラス基板の何れかの透明絶縁性基板である、
    ことを特徴とするSOI基板の製造方法。
  2. 前記第4のステップの光照射は、Si−H結合の吸収帯2200〜2300cm-1もしくは該吸収帯の整数倍の波数を含む波数範囲の光を照射して実行されることを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 前記第1のステップの水素イオンの注入量(ドーズ量)は、1×1016〜5×1017atoms/cm2であることを特徴とする請求項1又は2に記載のSOI基板の製造方法。
  4. 前記第2のステップの表面活性化処理は、プラズマ処理又はオゾン処理の少なくとも一方で実行されることを特徴とする請求項1乃至3の何れか1項に記載のSOI基板の製造方法。
JP2006039519A 2006-02-16 2006-02-16 Soi基板の製造方法 Active JP5064695B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006039519A JP5064695B2 (ja) 2006-02-16 2006-02-16 Soi基板の製造方法
KR1020087013120A KR20080101868A (ko) 2006-02-16 2007-02-08 Soi 기판의 제조 방법
US12/162,134 US7833878B2 (en) 2006-02-16 2007-02-08 Method for manufacturing SOI substrate
PCT/JP2007/052235 WO2007094232A1 (ja) 2006-02-16 2007-02-08 Soi基板の製造方法
EP07708228A EP1986218A4 (en) 2006-02-16 2007-02-08 METHOD FOR MANUFACTURING SOIL SUBSTRATE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039519A JP5064695B2 (ja) 2006-02-16 2006-02-16 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007220900A JP2007220900A (ja) 2007-08-30
JP5064695B2 true JP5064695B2 (ja) 2012-10-31

Family

ID=38371419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039519A Active JP5064695B2 (ja) 2006-02-16 2006-02-16 Soi基板の製造方法

Country Status (5)

Country Link
US (1) US7833878B2 (ja)
EP (1) EP1986218A4 (ja)
JP (1) JP5064695B2 (ja)
KR (1) KR20080101868A (ja)
WO (1) WO2007094232A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977206B2 (en) 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Soi基板の表面処理方法
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Soi基板の作製方法
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
US8551862B2 (en) 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
JP5030992B2 (ja) 2009-04-30 2012-09-19 信越化学工業株式会社 サンドブラスト処理された裏面を有するsoi基板の製造方法
JP5420968B2 (ja) 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないsos基板
JP2010278338A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いsos基板
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したsos基板の製造方法
FR2961719B1 (fr) * 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
US9890033B2 (en) * 2015-04-06 2018-02-13 Honeywell International Inc. Silicon-on-sapphire device with minimal thermal strain preload and enhanced stability at high temperature
JP6454606B2 (ja) 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396853B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396852B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN110391352B (zh) * 2018-04-17 2021-12-07 上海和辉光电股份有限公司 一种柔性显示器的封装方法和结构
CN110223912A (zh) * 2019-06-20 2019-09-10 中国科学院上海微系统与信息技术研究所 含氧单晶薄膜的制备方法
CN117438293B (zh) * 2023-12-20 2024-03-12 青禾晶元(晋城)半导体材料有限公司 一种注入剥离方法以及其中氢离子注入的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP2002118242A (ja) * 1996-11-15 2002-04-19 Canon Inc 半導体部材の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6582999B2 (en) * 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
FR2854493B1 (fr) * 2003-04-29 2005-08-19 Soitec Silicon On Insulator Traitement par brossage d'une plaquette semiconductrice avant collage
US7235461B2 (en) * 2003-04-29 2007-06-26 S.O.I.Tec Silicon On Insulator Technologies Method for bonding semiconductor structures together
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
JP2005347302A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の製造方法

Also Published As

Publication number Publication date
JP2007220900A (ja) 2007-08-30
EP1986218A1 (en) 2008-10-29
KR20080101868A (ko) 2008-11-21
EP1986218A4 (en) 2011-08-03
US7833878B2 (en) 2010-11-16
WO2007094232A1 (ja) 2007-08-23
US20090061591A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5064695B2 (ja) Soi基板の製造方法
KR102599962B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP5064692B2 (ja) Soi基板の製造方法
KR102554056B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP6160617B2 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
US20100289115A1 (en) Soi substrate and method for manufacturing soi substrate
KR102554057B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP5284576B2 (ja) 半導体基板の製造方法
EP2437282A1 (en) Sos substrate having low defect density in the vicinity of interface
JP5336101B2 (ja) Soi基板の製造方法
US20140308800A1 (en) Method for manufacturing composite wafers
JP6160616B2 (ja) Sos基板の製造方法及びsos基板
JP2008130884A (ja) Soq基板およびsoq基板の製造方法
JP2009105315A (ja) 半導体基板の製造方法
JP5044195B2 (ja) Soq基板の製造方法
JP2007214478A (ja) Soi基板の製造方法
JP2008263010A (ja) Soi基板の製造方法
JP2010278342A (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R150 Certificate of patent or registration of utility model

Ref document number: 5064695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3