JP2010278342A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP2010278342A JP2010278342A JP2009130974A JP2009130974A JP2010278342A JP 2010278342 A JP2010278342 A JP 2010278342A JP 2009130974 A JP2009130974 A JP 2009130974A JP 2009130974 A JP2009130974 A JP 2009130974A JP 2010278342 A JP2010278342 A JP 2010278342A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- ion
- ion implantation
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【課題】ハンドル基板と単結晶シリコン基板の熱膨張係数の差異に起因するひび割れ等を防止できるSOI基板を提供する。
【解決手段】単結晶シリコン基板であるドナー基板の表面から、水素イオン又は希ガスイオンを注入してイオン注入層を設けるステップと、上記イオン注入層を有するドナー基板に第1の熱処理を施すステップと、上記第1の熱処理を施されたドナー基板のイオン注入された表面と、ハンドル基板の表面との双方もしくは片方に表面活性化処理を施すステップと、その後、上記ドナー基板のイオン注入された表面と、上記ハンドル基板の上記表面とを貼り合わせるステップと、貼り合わされた基板に第2の熱処理を施すステップと、上記第2の熱処理を施された貼り合わせ基板の上記イオン注入層に機械的衝撃を加えて該水素イオン注入層にそって剥離して上記ハンドル基板にシリコン薄膜を転写する剥離ステップを含んでなるSOI基板の製造方法を提供する。
【選択図】 図1
【解決手段】単結晶シリコン基板であるドナー基板の表面から、水素イオン又は希ガスイオンを注入してイオン注入層を設けるステップと、上記イオン注入層を有するドナー基板に第1の熱処理を施すステップと、上記第1の熱処理を施されたドナー基板のイオン注入された表面と、ハンドル基板の表面との双方もしくは片方に表面活性化処理を施すステップと、その後、上記ドナー基板のイオン注入された表面と、上記ハンドル基板の上記表面とを貼り合わせるステップと、貼り合わされた基板に第2の熱処理を施すステップと、上記第2の熱処理を施された貼り合わせ基板の上記イオン注入層に機械的衝撃を加えて該水素イオン注入層にそって剥離して上記ハンドル基板にシリコン薄膜を転写する剥離ステップを含んでなるSOI基板の製造方法を提供する。
【選択図】 図1
Description
本発明は、SOI(Silicon On Insulator)基板の製造方法に関する。
従来より、シリコン・オン・クウォーツ(SOQ)、シリコン・オン・ガラス(SOG)、シリコン・オン・サファイア(SOS)と呼ばれるSOI基板が提案されており、ハンドル基板(石英、ガラス、サファイア)が有する絶縁性、透明性などからプロジェクター、高周波デバイスなどへの応用が期待されている。これらは、ハンドル基板とシリコン基板(ドナー基板)を貼り合せて製造される。
従来の貼り合わせに関するSOI製造技術には、主に二種類の方法がある。
一つはSOITEC法であり、室温で予め水素イオン注入を施したシリコン基板(ドナー基板)と支持基板となる基板(ハンドル基板)を貼り合わせ、高温(500℃付近)で熱処理を施し、イオン注入界面でマイクロバブルと呼ばれる微小な気泡を多数発生させ剥離を行い、シリコン薄膜をハンドル基板に転写するというものである(特許文献1)。
しかし、SOITEC法においては、貼り合わせ後に高温の熱処理が入るために、シリコン基板と石英やサファイアに代表されるハンドル基板を貼り合わせる場合においては熱膨張係数の大きな差により基板が割れてしまうという欠点があった。また、熱膨張率の影響を減らすため、低温で処理を行なうと、低温では剥離時に必要な結合力を得ることが困難である。
一つはSOITEC法であり、室温で予め水素イオン注入を施したシリコン基板(ドナー基板)と支持基板となる基板(ハンドル基板)を貼り合わせ、高温(500℃付近)で熱処理を施し、イオン注入界面でマイクロバブルと呼ばれる微小な気泡を多数発生させ剥離を行い、シリコン薄膜をハンドル基板に転写するというものである(特許文献1)。
しかし、SOITEC法においては、貼り合わせ後に高温の熱処理が入るために、シリコン基板と石英やサファイアに代表されるハンドル基板を貼り合わせる場合においては熱膨張係数の大きな差により基板が割れてしまうという欠点があった。また、熱膨張率の影響を減らすため、低温で処理を行なうと、低温では剥離時に必要な結合力を得ることが困難である。
もう一つはSiGen法と呼ばれる方法であり、同じく水素イオン注入を予め施した基板とハンドル基板双方にプラズマ処理で表面を活性化させた後に貼り合わせを行い、しかる後に機械的に水素イオン注入界面で剥離をするという方法である。プラズマで表面活性化した後貼り合わせるため、低温の熱処理でも結合力が得られ、室温で機械的に剥離を行なうことができ、SOITEC法のような高温処理は必要ないと考えられる。
本発明者は、SiGen法の低温処理の場合、機械的剥離時に基板が破壊することを見出し、その原因が弱化層の脆化(イオン注入層の元素の結合の脆化)が足りないと考えた。本発明は、ドナー基板のイオン注入層を予め脆化させ、ハンドル基板と貼り合わせた後の熱処理を低減化又は低温化することにより、熱処理中の破損を防止し、スムースに剥離でき、良質なSOI基板を製造することを目的とする。
本発明者は、ハンドル基板と貼り合わせる前にナー基板のイオン注入層を加熱処理することにより脆化を促進すれば、ハンドル基板と貼り合わせた後の熱処理を低減化又は低温化できることを見出し、本発明に到達した。
本発明によれば、単結晶シリコン基板であるドナー基板の表面から、水素イオン又は希ガスイオンを注入してイオン注入層を設けるステップと、上記イオン注入層を有するドナー基板に第1の熱処理を施すステップと、上記第1の熱処理を施されたドナー基板のイオン注入された表面と、ハンドル基板の表面との双方もしくは片方に表面活性化処理を施すステップと、その後、上記ドナー基板のイオン注入された表面と、上記ハンドル基板の上記表面とを貼り合わせるステップと、貼り合わされた基板に第2の熱処理を施すステップと、上記第2の熱処理を施された貼り合わせ基板の上記イオン注入層に機械的衝撃を加えて該水素イオン注入層にそって剥離して上記ハンドル基板にシリコン薄膜を転写する剥離ステップとを含んでなるSOI基板の製造方法を提供できる。
本発明によれば、単結晶シリコン基板であるドナー基板の表面から、水素イオン又は希ガスイオンを注入してイオン注入層を設けるステップと、上記イオン注入層を有するドナー基板に第1の熱処理を施すステップと、上記第1の熱処理を施されたドナー基板のイオン注入された表面と、ハンドル基板の表面との双方もしくは片方に表面活性化処理を施すステップと、その後、上記ドナー基板のイオン注入された表面と、上記ハンドル基板の上記表面とを貼り合わせるステップと、貼り合わされた基板に第2の熱処理を施すステップと、上記第2の熱処理を施された貼り合わせ基板の上記イオン注入層に機械的衝撃を加えて該水素イオン注入層にそって剥離して上記ハンドル基板にシリコン薄膜を転写する剥離ステップとを含んでなるSOI基板の製造方法を提供できる。
本発明のSOI基板の製造方法によれば、ハンドル基板と単結晶シリコン基板との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等を防止でき、スムースに剥離できるため、良質なSOI基板を提供できる。
ハンドル基板である絶縁性基板は、特に限定されないが、石英基板、サファイア基板、アルミナ基板、SiC基板、ホウ珪酸ガラス基板、及び結晶ガラス基板からなる群から選ばれる。
絶縁性基板の好ましい厚さは、特に限定されないが、SEMI等で規定されているシリコン基板の厚さに近いものが望ましい。これは半導体装置はこの厚さの基板を扱うように設定されていることが多いためである。この観点から好ましくは300〜900μmである。
絶縁性基板の好ましい厚さは、特に限定されないが、SEMI等で規定されているシリコン基板の厚さに近いものが望ましい。これは半導体装置はこの厚さの基板を扱うように設定されていることが多いためである。この観点から好ましくは300〜900μmである。
ドナー基板である単結晶シリコン基板としては、特に限定されないが、例えばチョクラルスキー法により育成された単結晶をスライスして得られたもので、例えば直径が100〜300mm、導電型がP型またはN型、抵抗率が10Ω・cm程度のものが挙げられる。
単結晶シリコン基板の表面は、あらかじめ薄い絶縁膜を形成しておくことが好ましい。絶縁膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。絶縁膜としては、好ましくは50〜500nmの厚さを有するシリコン酸化膜が好ましい。これはあまり薄いと、膜厚の酸化膜厚の制御が難しく、またあまり厚いと時間が掛かりすぎるためである。シリコン酸化膜は、一般的な熱酸化法により形成することができる。
単結晶シリコン基板の表面は、あらかじめ薄い絶縁膜を形成しておくことが好ましい。絶縁膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。絶縁膜としては、好ましくは50〜500nmの厚さを有するシリコン酸化膜が好ましい。これはあまり薄いと、膜厚の酸化膜厚の制御が難しく、またあまり厚いと時間が掛かりすぎるためである。シリコン酸化膜は、一般的な熱酸化法により形成することができる。
以下、本発明の製造方法を図1に示す例に基づき説明するが、本発明はこれに限定されるものでない。
図1(a)の単結晶シリコン基板(ドナー基板)2は、オプションとして図1(b)に示すように、単結晶シリコン基板の表面にシリコン酸化膜3を形成させてもよい。図1(c)に示すように、単結晶シリコン基板(ドナー基板)2の表面から水素イオン又は希ガスイオンDを注入し、基板中にイオン注入層4を形成する。
図1(a)の単結晶シリコン基板(ドナー基板)2は、オプションとして図1(b)に示すように、単結晶シリコン基板の表面にシリコン酸化膜3を形成させてもよい。図1(c)に示すように、単結晶シリコン基板(ドナー基板)2の表面から水素イオン又は希ガスイオンDを注入し、基板中にイオン注入層4を形成する。
イオン注入層4の形成方法は、特に限定されず、例えば、単結晶シリコン基板の表面から所望の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオン又は希ガスイオンを注入する。このときの条件として、例えば注入エネルギーは50〜100keV、注入線量は2×1016〜1×1017/cm2とできる。注入される水素イオンとしては、2×1016〜1×1017(atoms/cm2)のドーズ量の水素イオン(H+)、又は1×1016〜5×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)が好ましい。特に好ましくは、8.0×1016(atoms/cm2)のドーズ量の水素イオン(H+)、又は4.0×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)である。
イオン注入された基板表面からイオン注入層までの深さは、絶縁性基板上に設けるシリコン薄膜の所望の厚さに依存するが、好ましくは300〜500nm、更に好ましくは400nm程度である。また、イオン注入層の厚さは、機械衝撃によって容易に剥離できる厚さが良く、好ましくは200〜400nm、更に好ましくは300nm程度である。
イオン注入された基板表面からイオン注入層までの深さは、絶縁性基板上に設けるシリコン薄膜の所望の厚さに依存するが、好ましくは300〜500nm、更に好ましくは400nm程度である。また、イオン注入層の厚さは、機械衝撃によって容易に剥離できる厚さが良く、好ましくは200〜400nm、更に好ましくは300nm程度である。
図1(d)に示すように、イオン注入層4を設けた単結晶シリコン基板2を、ドナー基板1と貼り合わせる前に熱H1による熱処理(第1の熱処理)を行なう。第1の熱処理は、注入したガスイオンのガスが凝集して表面がふくらむブリスターやマクロバブルなどの基板表面の形状変化が発生しない温度を選択する。基板表面の形状変化が発生し、表面に凸凹が発生すると、貼り合わせ時に基板同士が密着できない部分が発生し、ボイドと呼ばれる薄膜の転写されない領域が発生するからである。第1の熱処理は、好ましくは150℃以上、より好ましくは200℃以上であり、好ましくは350℃以下、より好ましくは300℃以下であるが、基板表面の形状が変わらない範囲で出来るだけ高温が良い。たとえば、好ましくは150〜350℃、より好ましくは150〜300℃、さらに好ましくは200〜300℃である。第1の熱処理の時間は、温度により変わるが、例えば1〜24時間である。
図1には示さないが、第1の熱処理後で貼り合わせの前に、単結晶シリコン基板2のイオン注入された表面と、ハンドル基板1の表面との双方もしくは片方に表面活性化処理を施す。表面活性化処理は、表面のOH基を増加させて活性化させる処理であり、例えばプラズマ処理、オゾン処理、又はこれらの組合せが挙げられ、好ましくはプラズマ処理である。
プラズマで処理をする場合、例えば、真空チャンバ中に単結晶シリコン基板及び/又はハンドル基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、単結晶シリコン基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を挙げることができる。ハンドル基板を処理する場合は、いずれのガスでもよい。
オゾンで処理をする場合は、大気を導入したチャンバ中に単結晶シリコン基板及び/又はハンドル基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。プラズマ処理とオゾン処理とはどちらか一方又は両方行なうことができる。
このプラズマ及び/又はオゾンで処理することにより、単結晶シリコン基板2及び/又はハンドル基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。処理は単結晶シリコン基板、ハンドル基板の両方ともに行なうのがより好ましいが、いずれか一方だけ行なってもよい。
プラズマで処理をする場合、例えば、真空チャンバ中に単結晶シリコン基板及び/又はハンドル基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、単結晶シリコン基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を挙げることができる。ハンドル基板を処理する場合は、いずれのガスでもよい。
オゾンで処理をする場合は、大気を導入したチャンバ中に単結晶シリコン基板及び/又はハンドル基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。プラズマ処理とオゾン処理とはどちらか一方又は両方行なうことができる。
このプラズマ及び/又はオゾンで処理することにより、単結晶シリコン基板2及び/又はハンドル基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。処理は単結晶シリコン基板、ハンドル基板の両方ともに行なうのがより好ましいが、いずれか一方だけ行なってもよい。
次に、図1(e)に示すように、単結晶シリコン基板2のイオン注入された表面とハンドル基板1の表面とを貼り合わせる。単結晶シリコン基板のイオン注入面または絶縁性基板の表面の少なくとも一方が活性化処理されているため、より強く接合できる。なお、単結晶シリコン基板2のシリコン酸化膜3は、ハンドル基板1と貼り合わせる前に、その酸化膜をエッチングや研磨等により、薄くあるいは除去してもよい。
貼り合わせ後に、図1(f)に示すように熱H2による熱処理(第2の熱処理)を行なう。第2の熱処理により、単結晶シリコン基板2とハンドル基板1の結合が強化される。第2の熱処理は、貼り合わせ基板が熱膨率の差の影響(熱応力)で破損しない温度を選択する。第2の熱処理は、好ましくは150℃以上、より好ましくは200℃以上であり、好ましくは350℃以下、より好ましくは300℃以下、さらに好ましくは250℃以下である。たとえば、好ましくは150〜350℃、より好ましくは150〜300℃、さらに好ましくは150〜250℃である。ハンドル基板が石英基板の場合(SOQの作製)は、好ましくは350℃以下、より好ましくは150〜350℃、さらに好ましくは150〜300℃である。ハンドル基板がサファイア基板の場合(SOSの作製)は、好ましくは300℃以下、より好ましくは150〜300℃、さらに好ましくは150〜200℃である。第2の熱処理の時間は、温度により変わるが、例えば1〜24
時間である。
時間である。
第2の熱処理後、図1(g)に示すように、貼り合わせ基板のイオン注入層4に機械的衝撃等の機械的力を加えてイオン注入層4にそって剥離し、シリコン薄膜2A(シリコン酸化膜が使用され、除去されていない場合はシリコン酸化膜3Aを有する)をハンドル基板1に転写する。
イオン注入層4に衝撃等を与えて機械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、貼り合わせ面の剥離等が発生するおそれがない。剥離は、イオン注入層にそって貼り合わせ基板の一端から他端に向かうへき開によるものが好ましい。
イオン注入層に衝撃を与えるためには、例えば、ガスや液体等の流体のジェットを接合した基板の側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
貼り合わせ基板の単結晶シリコン基板側に補強材を配置して機械的衝撃を加えることが好ましい。上記補強材としては、好ましくは、保護テープ、静電チャック及び真空チャックからなる群から選択される。単結晶シリコン基板側に割れ防止のために保護テープ5を単結晶シリコン基板側に貼り付けて剥離を行う方法や、または静電チャック又は真空チャックに単結晶シリコン基板側を密着させて剥離を行うことでより確実に剥離を行うことができる。
保護テープは、特に材質、厚さ等に限定されず、半導体製造工程で用いられるダイシングテープやBGテープ等が使用できる。静電チャックは、特に限定されず、炭化ケイ素や窒化アルミニウム等のセラミックス静電チャック等が挙げられる。真空チャックは、特に限定されず、多孔質ポリエチレン、アルミナ等の真空チャックが挙げられる。
イオン注入層4に衝撃等を与えて機械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、貼り合わせ面の剥離等が発生するおそれがない。剥離は、イオン注入層にそって貼り合わせ基板の一端から他端に向かうへき開によるものが好ましい。
イオン注入層に衝撃を与えるためには、例えば、ガスや液体等の流体のジェットを接合した基板の側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
貼り合わせ基板の単結晶シリコン基板側に補強材を配置して機械的衝撃を加えることが好ましい。上記補強材としては、好ましくは、保護テープ、静電チャック及び真空チャックからなる群から選択される。単結晶シリコン基板側に割れ防止のために保護テープ5を単結晶シリコン基板側に貼り付けて剥離を行う方法や、または静電チャック又は真空チャックに単結晶シリコン基板側を密着させて剥離を行うことでより確実に剥離を行うことができる。
保護テープは、特に材質、厚さ等に限定されず、半導体製造工程で用いられるダイシングテープやBGテープ等が使用できる。静電チャックは、特に限定されず、炭化ケイ素や窒化アルミニウム等のセラミックス静電チャック等が挙げられる。真空チャックは、特に限定されず、多孔質ポリエチレン、アルミナ等の真空チャックが挙げられる。
このようにして製造された、シリコン薄膜2Aが転写されたSOI基板5は、製造の際に熱歪、剥離、ひび割れ等が発生せず、各種デバイス作製に有用な良質なSOI層を持つSOI基板となる。ハンドル基板が透明な場合には、透明絶縁性基板の上にSOI層が形成されているものでなるから、液晶装置等の電気光学装置用基板の作製用に特に適する。
実施例1
ドナー基板として、熱酸化により酸化膜を200nm成長させた直径200mmのオリエンテーション・フラット付き単結晶シリコン基板(厚さ725μm)に、水素イオンのドーズ量6×10−16atoms/cm2で、表面からの深さ300nmにイオン注入層を形成したものを用いた。ハンドル基板として直径200mmの石英基板(厚さ725μm)を用いた。
ドナー基板に350℃で1時間の第1の熱処理を施し、表面に凸凹の形状が発生していないことを確認した。第1の熱処理後のドナー基板表面の汚れを除去するため、超純水のスピン洗浄を実施した。超音波を付与し、1分間実施したのち、振り切り乾燥を1分間実施した。
表面活性化処理は、真空引き可能なチャンバ内に基板をセットし、窒素ガス雰囲気に置換した後真空にし、100W程度の高周波プラズマをチャンバ内に発生させ、基板表面を活性化させることにより行なった。表面活性化処理は、ドナー基板とハンドル基板の両方に行ない、活性化された表面同士を貼り合わせ、オリエンテーション・フラット部中央に圧力をかけることで接合を開始させた。
貼り合わせ基板に、300℃で6時間の第2の熱処理を施したが、基板の破損はなかった。貼り合わせ基板の一端でイオン注入層の位置に刃を挿入し、開口部を形成した後、両基板が相対的に離れていくような力を加えることにより、剥離を行なった。20ペアの全てにおいて熱処理中の破損もなく、機械的剥離がスムースに行なえた。
ドナー基板として、熱酸化により酸化膜を200nm成長させた直径200mmのオリエンテーション・フラット付き単結晶シリコン基板(厚さ725μm)に、水素イオンのドーズ量6×10−16atoms/cm2で、表面からの深さ300nmにイオン注入層を形成したものを用いた。ハンドル基板として直径200mmの石英基板(厚さ725μm)を用いた。
ドナー基板に350℃で1時間の第1の熱処理を施し、表面に凸凹の形状が発生していないことを確認した。第1の熱処理後のドナー基板表面の汚れを除去するため、超純水のスピン洗浄を実施した。超音波を付与し、1分間実施したのち、振り切り乾燥を1分間実施した。
表面活性化処理は、真空引き可能なチャンバ内に基板をセットし、窒素ガス雰囲気に置換した後真空にし、100W程度の高周波プラズマをチャンバ内に発生させ、基板表面を活性化させることにより行なった。表面活性化処理は、ドナー基板とハンドル基板の両方に行ない、活性化された表面同士を貼り合わせ、オリエンテーション・フラット部中央に圧力をかけることで接合を開始させた。
貼り合わせ基板に、300℃で6時間の第2の熱処理を施したが、基板の破損はなかった。貼り合わせ基板の一端でイオン注入層の位置に刃を挿入し、開口部を形成した後、両基板が相対的に離れていくような力を加えることにより、剥離を行なった。20ペアの全てにおいて熱処理中の破損もなく、機械的剥離がスムースに行なえた。
比較例1
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に350℃で1時間の熱処理を施した以外は、実施例1と同様にして行なった。熱処理中に20ペア中の5ペアの破損が発生した。
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に350℃で1時間の熱処理を施した以外は、実施例1と同様にして行なった。熱処理中に20ペア中の5ペアの破損が発生した。
比較例2
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に300℃で6時間の熱処理を施した以外は、実施例1と同様にして行なった。剥離の際に、刃を挿入したところで石英基板が破損し、剥離を行なえなかった。
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に300℃で6時間の熱処理を施した以外は、実施例1と同様にして行なった。剥離の際に、刃を挿入したところで石英基板が破損し、剥離を行なえなかった。
比較例3
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に300℃で12時間の熱処理を施した以外は、実施例1と同様にして行なった。20ペア中10ペア、剥離中に破損が発生した。
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に300℃で12時間の熱処理を施した以外は、実施例1と同様にして行なった。20ペア中10ペア、剥離中に破損が発生した。
実施例2
ドナー基板として、熱酸化により酸化膜を200nm成長させた直径150mmのオリエンテーション・フラット付き単結晶シリコン基板(厚さ625μm)に、水素イオンのドーズ量6×10−16atoms/cm2で、表面からの深さ300nmにイオン注入層を形成したものを用いた。ハンドル基板として直径150mmのサファイア基板(厚さ625μm)を用いた。
ドナー基板に350℃で1時間の第1の熱処理を施し、表面に凸凹の形状が発生していないことを確認した。第1の熱処理後のドナー基板表面の汚れを除去するため、超純水のスピン洗浄を実施した。超音波を付与し、1分間実施したのち、振り切り乾燥を1分間実施した。
表面活性化処理は、真空引き可能なチャンバ内に基板をセットし、窒素ガス雰囲気に置換した後真空にし、100W程度の高周波プラズマをチャンバ内に発生させ、基板表面を活性化させることにより行なった。表面活性化処理は、ドナー基板とハンドル基板の両方に行ない、活性化された表面同士を貼り合わせ、オリエンテーション・フラット部中央に圧力をかけることで接合を開始させた。
貼り合わせ基板に、250℃で12時間の第2の熱処理を施したが、基板の破損はなかった。貼り合わせ基板の一端でイオン注入層の位置に刃を挿入し、開口部を形成した後、両基板が相対的に離れていくような力を加えることにより、剥離を行なった。20ペアの全てにおいて熱処理中の破損もなく、機械的剥離がスムースに行なえた。
ドナー基板として、熱酸化により酸化膜を200nm成長させた直径150mmのオリエンテーション・フラット付き単結晶シリコン基板(厚さ625μm)に、水素イオンのドーズ量6×10−16atoms/cm2で、表面からの深さ300nmにイオン注入層を形成したものを用いた。ハンドル基板として直径150mmのサファイア基板(厚さ625μm)を用いた。
ドナー基板に350℃で1時間の第1の熱処理を施し、表面に凸凹の形状が発生していないことを確認した。第1の熱処理後のドナー基板表面の汚れを除去するため、超純水のスピン洗浄を実施した。超音波を付与し、1分間実施したのち、振り切り乾燥を1分間実施した。
表面活性化処理は、真空引き可能なチャンバ内に基板をセットし、窒素ガス雰囲気に置換した後真空にし、100W程度の高周波プラズマをチャンバ内に発生させ、基板表面を活性化させることにより行なった。表面活性化処理は、ドナー基板とハンドル基板の両方に行ない、活性化された表面同士を貼り合わせ、オリエンテーション・フラット部中央に圧力をかけることで接合を開始させた。
貼り合わせ基板に、250℃で12時間の第2の熱処理を施したが、基板の破損はなかった。貼り合わせ基板の一端でイオン注入層の位置に刃を挿入し、開口部を形成した後、両基板が相対的に離れていくような力を加えることにより、剥離を行なった。20ペアの全てにおいて熱処理中の破損もなく、機械的剥離がスムースに行なえた。
比較例4
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に300℃で6時間の熱処理を施した以外は、実施例1と同様にして行なった。熱処理中に全て(20ペア)が破損した。
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に300℃で6時間の熱処理を施した以外は、実施例1と同様にして行なった。熱処理中に全て(20ペア)が破損した。
比較例5
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に250℃で12時間の熱処理を施した以外は、実施例1と同様にして行なった。剥離の際に、刃を挿入したところでシリコン基板が破損し、剥離を行なえなかった。
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に250℃で12時間の熱処理を施した以外は、実施例1と同様にして行なった。剥離の際に、刃を挿入したところでシリコン基板が破損し、剥離を行なえなかった。
比較例6
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に200℃で12時間の熱処理を施した以外は、実施例1と同様にして行なった。剥離の際に、刃を挿入したところで貼り合わせ界面で分離し、剥離を行なえなかった。
第1の熱処理を行なわず、第2の熱処理として貼り合わせ基板に200℃で12時間の熱処理を施した以外は、実施例1と同様にして行なった。剥離の際に、刃を挿入したところで貼り合わせ界面で分離し、剥離を行なえなかった。
1 ハンドル基板
2 単結晶シリコン基板
2A シリコン薄膜
3,3A シリコン酸化膜
4 イオン注入層
5 SOI基板
D イオン
H1、H2 熱
2 単結晶シリコン基板
2A シリコン薄膜
3,3A シリコン酸化膜
4 イオン注入層
5 SOI基板
D イオン
H1、H2 熱
Claims (7)
- 単結晶シリコン基板であるドナー基板の表面から、水素イオン又は希ガスイオンを注入してイオン注入層を設けるステップと、
上記イオン注入層を有するドナー基板に第1の熱処理を施すステップと、
上記第1の熱処理を施されたドナー基板のイオン注入された表面と、ハンドル基板の表面との双方もしくは片方に表面活性化処理を施すステップと、
その後、上記ドナー基板のイオン注入された表面と、上記ハンドル基板の上記表面とを貼り合わせるステップと、
貼り合わされた基板に第2の熱処理を施すステップと、
上記第2の熱処理を施された貼り合わせ基板の上記イオン注入層に機械的衝撃を加えて該水素イオン注入層にそって剥離して上記ハンドル基板にシリコン薄膜を転写する剥離ステップと
を含んでなるSOI基板の製造方法。 - 上記第1の熱処理が、150〜350℃である請求項1に記載のSOI基板の製造方法。
- 上記第2の熱処理が、150〜350℃である請求項1又は請求項2に記載のSOI基板の製造方法。
- 上記ハンドル基板が、石英基板、サファイア基板、アルミナ基板、SiC基板、ホウ珪酸ガラス基板、及び結晶化ガラス基板からなる群から選ばれる請求項1〜3のいずれかに記載のSOI基板の製造方法。
- 上記表面活性化処理が、プラズマ処理である請求項1〜4のいずれかに記載のSOI基板の製造方法。
- 上記剥離ステップの剥離が、上記イオン注入層にそって上記貼り合わせ基板の一端から他端に向かうへき開による請求項1〜5のいずれかに記載のSOI基板の製造方法。
- 上記イオン注入層を設けるステップが、上記単結晶シリコン基板のシリコン酸化膜で被覆された表面から上記イオンを注入する請求項1〜6のいずれかに記載のSOI基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130974A JP2010278342A (ja) | 2009-05-29 | 2009-05-29 | Soi基板の製造方法 |
PCT/JP2010/059073 WO2010137683A1 (ja) | 2009-05-29 | 2010-05-28 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130974A JP2010278342A (ja) | 2009-05-29 | 2009-05-29 | Soi基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010278342A true JP2010278342A (ja) | 2010-12-09 |
Family
ID=43222788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009130974A Pending JP2010278342A (ja) | 2009-05-29 | 2009-05-29 | Soi基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010278342A (ja) |
WO (1) | WO2010137683A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101219358B1 (ko) * | 2011-07-26 | 2013-01-21 | 삼성코닝정밀소재 주식회사 | 기판 분리 방법 및 이를 이용한 접합기판 제조방법 |
US8981531B2 (en) | 2012-07-18 | 2015-03-17 | Ngk Insulators, Ltd. | Composite wafer and method for manufacturing the same |
KR20150099847A (ko) * | 2012-12-28 | 2015-09-01 | 썬에디슨 세미컨덕터 리미티드 | 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
-
2009
- 2009-05-29 JP JP2009130974A patent/JP2010278342A/ja active Pending
-
2010
- 2010-05-28 WO PCT/JP2010/059073 patent/WO2010137683A1/ja active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101219358B1 (ko) * | 2011-07-26 | 2013-01-21 | 삼성코닝정밀소재 주식회사 | 기판 분리 방법 및 이를 이용한 접합기판 제조방법 |
US8981531B2 (en) | 2012-07-18 | 2015-03-17 | Ngk Insulators, Ltd. | Composite wafer and method for manufacturing the same |
KR20150099847A (ko) * | 2012-12-28 | 2015-09-01 | 썬에디슨 세미컨덕터 리미티드 | 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 |
KR102026506B1 (ko) * | 2012-12-28 | 2019-09-27 | 글로벌웨이퍼스 씨오., 엘티디. | 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 |
Also Published As
Publication number | Publication date |
---|---|
WO2010137683A1 (ja) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5496598B2 (ja) | シリコン薄膜転写絶縁性ウェーハの製造方法 | |
EP1986219A1 (en) | Soi substrate and method for manufacturing soi substrate | |
JP5064692B2 (ja) | Soi基板の製造方法 | |
KR101335713B1 (ko) | 접합 기판의 제조방법 및 접합 기판 | |
TWI492275B (zh) | The method of manufacturing the bonded substrate | |
EP2757574B1 (en) | Method for manufacturing composite wafer | |
JP2008153411A (ja) | Soi基板の製造方法 | |
US20140235032A1 (en) | Method for producing transparent soi wafer | |
WO2007074550A1 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP5536465B2 (ja) | 高温貼り合わせ法による貼り合わせウェーハの製造方法 | |
JP2007227415A (ja) | 貼り合わせ基板の製造方法および貼り合わせ基板 | |
JP2008124207A (ja) | 半導体基板の製造方法 | |
WO2007074551A1 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
WO2010137682A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
WO2010137683A1 (ja) | Soi基板の製造方法 | |
JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
JP2008263010A (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130705 |
|
A02 | Decision of refusal |
Effective date: 20131025 Free format text: JAPANESE INTERMEDIATE CODE: A02 |