KR101219358B1 - 기판 분리 방법 및 이를 이용한 접합기판 제조방법 - Google Patents

기판 분리 방법 및 이를 이용한 접합기판 제조방법 Download PDF

Info

Publication number
KR101219358B1
KR101219358B1 KR1020110074054A KR20110074054A KR101219358B1 KR 101219358 B1 KR101219358 B1 KR 101219358B1 KR 1020110074054 A KR1020110074054 A KR 1020110074054A KR 20110074054 A KR20110074054 A KR 20110074054A KR 101219358 B1 KR101219358 B1 KR 101219358B1
Authority
KR
South Korea
Prior art keywords
substrate
ion implantation
ions
annealing
implanted
Prior art date
Application number
KR1020110074054A
Other languages
English (en)
Inventor
김동운
서중원
이보현
김동현
장봉희
김민주
박승용
유율리아
김미경
배슬기
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110074054A priority Critical patent/KR101219358B1/ko
Priority to US13/558,932 priority patent/US20130029473A1/en
Application granted granted Critical
Publication of KR101219358B1 publication Critical patent/KR101219358B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판 분리 방법 및 이를 이용한 접합기판 제조방법에 관한 것으로서, 더욱 상세하게는 분리된 기판의 휨을 감소시키는 기판 분리 방법 및 이를 이용한 접합기판 제조방법에 관한 것이다.
이를 위해, 본 발명은 기판에 이온을 주입하여 이온 주입층을 형성하는 제 1 이온 주입 단계; 상기 이온 주입층이 형성된 기판을 어닐링 하는 어닐링 단계; 상기 이온 주입층에 이온을 재 주입하는 제 2 이온 주입 단계; 및 상기 제 2 이온 주입 단계를 거친 기판을 가열하여 상기 이온 주입층을 기준으로 상기 기판을 분리하는 분리 단계를 포함하는 것을 특징으로 하는 기판 분리 방법을 제공한다.

Description

기판 분리 방법 및 이를 이용한 접합기판 제조방법{METHOD FOR SEPARATING SUBSTRATE AND PRODUCTION METHOD FOR BONDING SUBSTRATE USING THE SAME}
본 발명은 기판 분리 방법 및 이를 이용한 접합기판 제조방법에 관한 것으로서, 더욱 상세하게는 분리된 기판의 휨을 감소시키는 기판 분리 방법 및 이를 이용한 접합기판 제조방법에 관한 것이다.
최근 들어, 발광다이오드(LED), 레이저 다이오드(LD) 등과 같은 첨단 소자 제조의 재료로서 질화 알루미늄(AlN), 질화 갈륨(GaN), 질화 인듐(InN)과 같은 두 종류 이상의 원소화합물로 이루어지는 반도체인 화합물 반도체에 관한 활발한 연구가 진행되고 있다.
특히, GaN(Gallium Nitride)는 매우 큰 직접 천이형 에너지띠 간격을 가지고 있어 UV에서부터 청색에 이르는 영역까지 빛을 낼 수 있어, 차세대 DVD광원으로 쓰이는 청색 LD, 조명용 시장 대체를 위한 백색 LED, 고온·고출력 전자소자 분야 등에서 핵심소재로 사용되는 차세대 광전자 재료이다.　
이와 같은, 화합물 반도체 소자는 화합물 반도체 기판과 캐리어 기판이 접합 된 접합기판에 상에서 에티택셜(Epitaxial) 공정, 에칭 공정 등과 같은 공정을 거침으로써 제조되게 된다.
이에 종래의 접합기판 제조방법을 GaN 기판을 일 예로 하여 설명한다.
도 1 및 도 2는 종래의 GaN 접합기판 제조방법을 설명하기 위한 예시도이다.
도 1을 참조하면, 종래 접합기판 제조방법은 먼저, 사파이어 기판(11)을 반응기 내에 장착한다. GaN 기판을 성장시키기 전에 사파이어 기판(11) 위에 암모니아가스(NH3)와 염화수소(HCl)를 혼합한 가스를 흘려주어 표면처리를 한다. 이후, 반응기 내부 온도를 100℃ 이상의 고온으로 유지한 상태에서 사파이어 기판(11)에 캐리어 가스와 함께 염화갈륨(GaCl)과 암모니아가스(NH3)를 주입하여 GaN 기판(21)을 성장시킨다. 이후, GaN 기판(21)이 성장된 사파이어 기판(11)을 8시간 정도 냉각시킨다. 냉각된 GaN 기판(21)이 성장된 사파이어 기판(11)은 인산 에칭된다. 이후 GaN 기판(21)이 성장된 사파이어 기판(11)을 레이저 분리로로 이송하고, GaN 기판(21)이 성장된 사파이어 기판(11)에 레이저를 조사하여 GaN 기판(21)을 분리한다.
이후, 상기의 분리된 GaN 기판(21)을 이용하여 접합기판을 제조한다. 이를 도 2를 참조하여 살펴보면, GaN 기판(21)의 질소(N) 면에 이온 주입기를 이용하여 이온들을 주입하여 GaN 기판(21) 이온 주입층(21a)을 형성한다. 이후, GaN 기판(21)의 질소(N) 면에 캐리어 기판(31)을 접촉시킨 상태에서 GaN 기판(21)과 캐리어 기판(31)을 접합하여 접합기판을 제조한다. 이후, 접합기판에 열을 가하여, 접합기판 중 GaN 기판(21) 내부의 이온 주입층을 가스층으로 변형시켜 접합기판을 GaN 기판(21) 내부에 형성된 가스층을 기준으로 분리한다.
이와 같이, 접합의 대상이 되는 제 1 기판에 이온을 주입하여 캐리어 기판인 제 2 기판에 접합하고 제 1 기판을 이온 주입층을 기준으로 분리하는 기술을 레이어 트랜스퍼(Layer transfer) 기술이라 한다.
그러나, 이와 같은 레이어 트랜스퍼 기술에 사용되는 종래의 이온 주입 방식에 의한 기판 분리 기술의 경우 이온 주입으로 인한 스트레스에 의해 제 1 기판이 휘게 되고, 이에 의해 제 1 기판과 제 2 기판과의 접합 품질이 저하된다는 문제가 발생한다.
또한, 이온 주입층이 넓게 형성되어 이온 주입에 의해 손상(Damage)을 입는 층이 두꺼워지고, 따라서 분리된 기판의 품질이 나빠지는 문제점이 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 분리 기판의 품질을 향상시키며, 휨을 방지하는 기판 분리 방법을 제공하는 것이다.
이를 위해, 본 발명은 기판에 이온을 주입하여 이온 주입층을 형성하는 제 1 이온 주입 단계; 상기 이온 주입층이 형성된 기판을 어닐링 하는 어닐링 단계; 상기 이온 주입층에 이온을 재 주입하는 제 2 이온 주입 단계; 및 상기 제 2 이온 주입 단계를 거친 기판을 가열하여 상기 이온 주입층을 기준으로 상기 기판을 분리하는 분리 단계를 포함하는 것을 특징으로 하는 기판 분리 방법을 제공한다.
그리고, 상기 어닐닝 단계 및 상기 제 2 이온 주입 단계가 복수 회 반복될 수 있다.
여기서, 상기 주입되는 이온은 수소, 헬륨, 질소, 산소, 및 아르곤 중 적어도 어느 하나일 수 있다.
그리고, 상기 어닐닝 단계는 상기 이온 주입층에 의해 상기 기판이 분리되는 온도 이하에서 이루어질 수 있다.
또한, 본 발명은 화합물 반도체 기판에 이온을 주입하여 이온 주입층을 형성하는 제 1 이온 주입 단계; 상기 이온 주입층이 형성된 화합물 반도체 기판을 어닐링 하는 어닐링 단계; 상기 이온 주입층에 상기 이온을 재 주입하는 제 2 이온 주입 단계; 상기 제 2 이온 주입 단계를 거친 상기 화합물 반도체 기판을 캐리어 기판에 접합하여 접합기판을 제조하는 접합 단계; 및 상기 접합기판을 가열하여 상기 이온 주입층을 기준으로 상기 화합물 반도체 기판을 분리하는 분리 단계를 포함하는 것을 특징으로 하는 접합기판 제조방법을 제공한다.
여기서, 상기 화합물 반도체 기판은 질화 갈륨(GaN) 기판일 수 있다.
또한, 상기 캐리어 기판은 실리콘(Silicon), 질화 알루미늄(Aluminum Nitride), 산화 베릴륨(Beryllium Oxide), 갈륨 비소(Gallium Arsenide), 질화 갈륨(Gallium Nitride), 게르마늄(Germanium), 인듐 포스파이드(Indium Phosphide), 리튬 니오베이트(Lithium Niobate), 리튬 탄탈레이트(Lithium Tantalate) 중에 선택된 어느 하나의 재료로 이루어지는 기판일 수 있다.
그리고, 상기 접합 단계는 플라즈마 처리에 의한 표면 활성화법에 의해 상기 화합물 반도체 기판을 상기 캐리어 기판에 접합할 수 있다.
본 발명에 따르면, 이온 주입 후 어닐링하여 이온 주입에 의한 기판의 스트레스를 풀어주는 단계를 거침으로써 분리 기판의 휨을 감소시키고, 표면 조도 및 품질을 향상시키는 효과를 갖는다.
또한, 분리 기판을 캐리어 기판과 접합시 접합 면적을 향상시켜 고 품질의 접합기판을 제조할 수 있는 효과를 갖는다.
도 1 및 도 2는 종래의 GaN 접합기판 제조방법을 설명하기 위한 예시도.
도 3은 본 발명의 일 실시예에 따른 기판 분리 방법의 개략적인 흐름도.
도 4는 본 발명의 다른 일 실시예에 따른 접합기판 제조방법의 개략적인 흐름도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 기판 분리방법 및 이를 이용한 접합기판 제조방법에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 기판 분리 방법을 개념적으로 나타낸 개념도이다.
도 3을 참조하면, 본 발명에 따른 기판 분리 방법은 제 1 이온 주입 단계, 어닐링 단계, 제 2 이온 주입 단계, 및 분리 단계를 포함하여 구성될 수 있다.
우선, 기판을 분리하기 위해 기판에 이온을 주입하여 이온 주입층을 형성시킨다(S110).
여기서, 기판은 유기금속화학증착법(MOCVD: Metal Organic Chemical Vapor Deposition), 분자빔 에픽텍시(MBE: Molecular Beam Epitaxy), 수소기상증착법(HVPE: Hydride Vapor Epitaxy) 등 다양한 방법에 성장된 질화 알루미늄(AlN), 질화 갈륨(GaN), 질화 인듐(InN) 등과 같은 화합물 반도체 기판일수 있다.
이온 주입층은 기판에 이온 주입기를 통해 이온을 주입하여 형성시킨다.
이때, 주입되는 이온은 수소, 헬륨, 질소, 산소, 및 아르곤, 또는 이들이 혼합된 이온이 사용될 수 있다.
이온 주입시 필요한 에너지 범위는 기판의 종류, 주입되는 이온의 종류, 및 주입 깊이 등에 따라 정해지며, 이온이 주입되는 깊이는 제조하고자 하는 기판의 두께에 따라 정해질 것이다.
또한, 주입되는 이온의 양은 종래 기술에서 기판 분리 시 주입되는 이온 양보다 적은 양이 주입될 것이다.
이후, 이온 주입층이 형성된 기판을 어닐링(Annealing)한다(S120).
어닐링은 이온 주입층에 의해 기판이 분리되지 않는 온도 즉, 기판이 분리되는 온도 이하에서 이루어질 것이다. 이와 같은 어닐링은 제 1 이온 주입 단계에 의한 이온 주입으로 기판에 발생한 스트레스를 풀어주고, 하기의 제 2 이온 주입 단계에서 주입되는 이온이 제 1 이온 주입 단계에 의해 형성된 이온 주입층에 효과적으로 주입될 수 있도록 하는 효과를 갖는다.
다음으로, 이온 주입층에 이온을 재 주입한다(S130).
주입되는 이온은 제 1 이온 주입 단계에서 주입된 이온일 수 있고, 또는 다른 이온일 수 있을 것이다.
주입되는 이온에 가해지는 에너지는 제 1 이온 주입 단계에서 이온에 가해진 에너지와 동일할 것이다.
주입되는 이온 양은 제 1 이온 주입 단계에서 주입된 이온 양과 동일 하거나 다를 수 있다. 즉, 어닐링을 통해 제 1 이온 주입 단계에서 주입된 이온들이 이온 주입층에 균일하게 분포 하게 된다면 제 2 이온 주입 단계에서 주입되는 이온 양은 제 1 이온 주입 단계에서 주입되는 이온 양보다 적은 양이 주입될 수도 있을 것이다.
마지막으로, 기판을 가열하여 이온 주입층을 기준으로 기판을 분리함으로써(S140), 분리된 기판 제조할 수 있을 것이다.
기판을 가열하면 기판 내부에 형성된 이온 주입층이 가스층으로 변하게 되고 이에 의해 기판이 가스층을 기준으로 분리되는 것이다.
또한, 본 발명에 따른 기판 분리 방법은 어닐닝 단계와 제 2 이온 주입 단계가 복수 회에 걸쳐 반복되어 이루어질 수 있을 것이다.
이때, 각 이온 주입 단계에서 주입되는 이온의 양은 종래 기술에서 기판 분리 시 주입되는 이온 양을 이온 주입 횟수 나눈 값일 수 있다. 또는 상술한 바와 같이 어닐링에 의한 주입된 이온들의 균일한 분포 정도에 따라 주입 차수 별로 주입되는 이온의 양을 다르게 제어하여 주입할 수 도 있을 것이다.
이와 같이, 종래의 N 개의 이온을 X의 에너지로 1회 주입하여 기판을 분리하는 방법과 달리 N/M (M: 이온 주입 횟수) 개의 이온을 X의 에너지로 M회에 걸쳐 주입하고, 이온 주입 단계 사이 사이에 어닐링 하는 단계를 포함시킴으로써, 분리된 기판의 캐리어 기판과의 접합 면적을 향상시킬 수 있고, 분리된 기판의 표면 조도(거칠기) 및 기판 품질을 향상시킬 수 있다.
즉, 기판에 이온을 주입하게 되면 기판의 결정격자구조 등이 변화하게 되고, 이에 의해 기판이 스트레스를 받아 휘게 되는데, 본 발명은 주입되는 이온을 복수 회에 걸쳐 나누어 주입하고, 이온 주입 후 어닐링하여 이온 주입에 의한 기판의 스트레스를 풀어줌으로써 기판의 휨을 감소시켜, 분리된 기판의 캐리어 기판과의 접합 면적을 향상시킬 수 있다.
또한, 종래의 방법은 N개 이온을 1회에 주입하여 이온 주입층이 넓게 형성되고 이에 의한 손상 층이 두꺼워지는 반면, 본 발명은 N/M개의 이온을 복수 회 주입하고, 이온 주입 단계 사이 사이에 어닐링 단계를 포함시켜, 주입되는 이온을 1차 이온 주입에 의한 이온 주입층에 집중되도록 함으로써, 이온 주입층을 좁고 균일하게 형성시켜, 이온 주입에 의한 손상 층을 줄일 수 있다. 이에 의해, 종래 방법에 의해 분리된 기판보다 표면 조도 및 품질이 향상된 기판을 얻을 수 있을 것이다.
도 4는 본 발명의 다른 일 실시예에 따른 접합기판 제조방법의 개략적인 흐름도이다.
도 4를 참조하면, 본 발명의 접합기판 제조방법은 제 1 이온 주입 단계, 어닐링 단계, 제 2 이온 주입 단계, 접합 단계, 및 분리 단계를 포함하여 구성될 수 있다.
우선, 접합기판을 제조하기 위해, 화합물 반도체 기판에 이온을 주입하여 이온 주입층을 형성시킨다(S210).
여기서, 화합물 반도체 기판은 질화 갈륨(GaN) 기판일 수 있고, 주입되는 이온은 수소, 헬륨, 질소, 산소, 및 아르곤 중 적어도 어느 하나일 것이다.
이온 주입시 필요한 에너지 범위는 10KeV 내지 900KeV이고, 주입되는 이온의 양은 0.5x1014㎠ 내지 0.5x1019㎠이며, 이온이 주입되는 깊이는 0.001㎛ 내지 10㎛ 일 수 있다.
이후, 이온 주입층이 형성된 화합물 반도체 기판을 어닐링한다(S220).
어닐링은 상술한 바와 같이 제 1 이온 주입 단계에 의해 형성된 이온 주입층에 의해 화합물 반도체 기판이 분리되는 온도 이하에서 이루어질 것이다.
이후, 이온 주입층에 이온을 재 주입한다(S230). 이때 이온 주입 조건은 제 1 이온 주입 단계와 동일할 것이다.
다음으로, 제 2 이온 주입 단계를 거친 화합물 반도체 기판을 캐리어 기판에 접합하여 접합기판을 제조한다(240).
캐리어 기판은 실리콘(Silicon), 질화 알루미늄(Aluminum Nitride), 산화 베릴륨(Beryllium Oxide), 갈륨 비소(Gallium Arsenide), 질화 갈륨(Gallium Nitride), 게르마늄(Germanium), 인듐 포스파이드(Indium Phosphide), 리튬 니오베이트(Lithium Niobate), 리튬 탄탈레이트(Lithium Tantalate) 중에 선택된 어느 하나의 재료로 이루어지는 기판일 것이다.
화합물 반도체 기판과 캐리어 기판과의 접합은 접합면을 플라즈마에 노출시킴으로써 접합면을 활성화시켜 실온 ~ 400℃ 이하의 저온에서 접합하는 표면 활성화법에 의할 수 있다. 또는, 열과 압력을 가하여 접합할 수 있다. 일례로, 화합물 반도체 기판과 캐리어 기판의 접합은 20℃ ~ 500℃ 의 온도 조건과, 1 N/㎠ ~ 3000 N/㎠ 의 압력 조건과, 1X10-4 Torr ~ 1 Torr 의 진공도 조건과, 1분 이상 600분 이하의 열처리 시간조건에서 이루어질 수 있을 것이다.
마지막으로, 접합기판을 가열하여 상기 이온 주입층을 기준으로 상기 화합물 반도체 기판을 분리함으로써(S250), 화합물 반도체 기판과 캐리어 기판이 접합된 접합기판이 제조될 것이다.
이와 같이 제조된 접합기판은 발광다이오드(LED) 소자용 기판, 또는 기타 반도체 기판에 사용될 것이다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
11 : 사파이어 기판 21 : GaN 기판
21a : 이온 주입층 31 : 캐리어 기판

Claims (8)

  1. 기판에 이온을 주입하여 이온 주입층을 형성하는 제 1 이온 주입 단계;
    상기 이온 주입층이 형성된 기판을 어닐링 하는 어닐링 단계;
    상기 이온 주입층에 이온을 재 주입하는 제 2 이온 주입 단계; 및
    상기 제 2 이온 주입 단계를 거친 기판을 가열하여 상기 이온 주입층을 기준으로 상기 기판을 분리하는 분리 단계;
    를 포함하고,
    상기 어닐링 단계 및 상기 제2 이온 주입 단계가 복수 회 반복되며,
    상기 제2 이온 주입 단계의 진행 차수 별로 상기 이온의 주입량을 다르게 제어하되,
    1차 상기 제2 이온 주입 단계에서는 N개의 이온을 주입하고,
    M차 상기 제2 이온 주입 단계에서는 N/M개의 이온을 주입하는 것을 특징으로 하는 기판 분리 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 주입되는 이온은 수소, 헬륨, 질소, 산소, 및 아르곤 중 적어도 어느 하나인 것을 특징으로 하는 기판 분리 방법.
  4. 제1항에 있어서,
    상기 어닐닝 단계는 상기 이온 주입층에 의해 상기 기판이 분리되는 온도 이하에서 이루어지는 것을 특징으로 하는 기판 분리 방법.
  5. 화합물 반도체 기판에 이온을 주입하여 이온 주입층을 형성하는 제 1 이온 주입 단계;
    상기 이온 주입층이 형성된 화합물 반도체 기판을 어닐링 하는 어닐링 단계;
    상기 이온 주입층에 상기 이온을 재 주입하는 제 2 이온 주입 단계;
    상기 제 2 이온 주입 단계를 거친 상기 화합물 반도체 기판을 캐리어 기판에 접합하여 접합기판을 제조하는 접합 단계; 및
    상기 접합기판을 가열하여 상기 이온 주입층을 기준으로 상기 화합물 반도체 기판을 분리하는 분리 단계;
    를 포함하고,
    상기 어닐링 단계 및 상기 제2 이온 주입 단계가 복수 회 반복되며,
    상기 제2 이온 주입 단계의 진행 차수 별로 상기 이온의 주입량을 다르게 제어하되,
    1차 상기 제2 이온 주입 단계에서는 N개의 이온을 주입하고,
    M차 상기 제2 이온 주입 단계에서는 N/M개의 이온을 주입하는 것을 특징으로 하는 접합기판 제조방법.
  6. 제5항에 있어서,
    상기 화합물 반도체 기판은 질화 갈륨(GaN) 기판인 것을 특징으로 하는 접합기판 제조방법.
  7. 제5항에 있어서,
    상기 캐리어 기판은 실리콘(Silicon), 질화 알루미늄(Aluminum Nitride), 산화 베릴륨(Beryllium Oxide), 갈륨 비소(Gallium Arsenide), 질화 갈륨(Gallium Nitride), 게르마늄(Germanium), 인듐 포스파이드(Indium Phosphide), 리튬 니오베이트(Lithium Niobate), 리튬 탄탈레이트(Lithium Tantalate) 중에 선택된 어느 하나의 재료로 이루어지는 기판인 것을 특징으로 하는 접합기판 제조방법.
  8. 제5항에 있어서,
    상기 접합 단계는 플라즈마 처리에 의한 표면 활성화법에 의해 상기 화합물 반도체 기판을 상기 캐리어 기판에 접합하는 것을 특징으로 하는 접합기판 제조방법.
KR1020110074054A 2011-07-26 2011-07-26 기판 분리 방법 및 이를 이용한 접합기판 제조방법 KR101219358B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110074054A KR101219358B1 (ko) 2011-07-26 2011-07-26 기판 분리 방법 및 이를 이용한 접합기판 제조방법
US13/558,932 US20130029473A1 (en) 2011-07-26 2012-07-26 Method of cleaving substrate and method of manufacturing bonded substrate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110074054A KR101219358B1 (ko) 2011-07-26 2011-07-26 기판 분리 방법 및 이를 이용한 접합기판 제조방법

Publications (1)

Publication Number Publication Date
KR101219358B1 true KR101219358B1 (ko) 2013-01-21

Family

ID=47597542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074054A KR101219358B1 (ko) 2011-07-26 2011-07-26 기판 분리 방법 및 이를 이용한 접합기판 제조방법

Country Status (2)

Country Link
US (1) US20130029473A1 (ko)
KR (1) KR101219358B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101196756B1 (ko) * 2010-12-30 2012-11-05 삼성코닝정밀소재 주식회사 강화유리 제조장치 및 방법
EP3958405A3 (en) * 2014-02-06 2022-05-18 Amphenol FCI Asia Pte. Ltd. Connector assembly
US9880366B2 (en) * 2015-10-23 2018-01-30 Nanoprecision Products, Inc. Hermetic optical subassembly
DE102016117921A1 (de) 2016-09-22 2018-03-22 Infineon Technologies Ag Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235253A (ja) * 2003-01-28 2004-08-19 Fujitsu Ltd 半導体基板の製造方法
KR20050060111A (ko) * 2002-11-07 2005-06-21 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 공동­주입후 온화한 온도에서 박막의 박리 방법
JP2010278342A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
CA2246084A1 (en) * 1998-08-28 2000-02-28 Todd William Simpson Method of patterning semiconductor materials and other brittle materials
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050060111A (ko) * 2002-11-07 2005-06-21 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 공동­주입후 온화한 온도에서 박막의 박리 방법
JP2004235253A (ja) * 2003-01-28 2004-08-19 Fujitsu Ltd 半導体基板の製造方法
JP2010278342A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
US20130029473A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
JP2006210660A (ja) 半導体基板の製造方法
KR101219358B1 (ko) 기판 분리 방법 및 이를 이용한 접합기판 제조방법
CN102598317A (zh) 多孔氮化物半导体上的高品质非极性/半极性半导体器件及其制造方法
CN107180899B (zh) 一种深紫外led
US10727054B2 (en) Nitride-based semiconductor device and method for preparing the same
JP2014143446A (ja) 酸化ガリウム基板の製造方法、発光素子、及び発光素子の製造方法
US20240071756A1 (en) Method for manufacturing group iii nitride semiconductor substrate
TW201413783A (zh) 碳化矽紋層
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
JP2010534933A (ja) 半導体発光素子及びその製造方法
US20130093063A1 (en) Bonded substrate and method of manufacturing the same
KR101144842B1 (ko) 접합기판 제조방법
CN114512580B (zh) 一种发光二极管
JP2011193010A (ja) 半導体ウェハ及び高周波電子デバイス用半導体ウェハ
KR20130059677A (ko) 전이기판 제조방법
KR20130024479A (ko) 기판 분리 방법, 및 이를 이용한 접합기판과 그 제조방법
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
KR100772021B1 (ko) 버츄얼 질화갈륨계 에피기판의 제조방법 및 수직전도형소자
US20120309178A1 (en) Method of manufacturing free-standing substrate
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
JP2004146605A (ja) 窒化物半導体ウェハの製造方法および発光デバイスの製造方法
KR101254716B1 (ko) 패턴을 갖는 전이기판 제조방법
US20240136466A1 (en) Method for manufacturing epitaxial wafer for ultraviolet ray emission device, method for manufacturing substrate for ultraviolet ray emission device, epitaxial wafer for ultraviolet ray emission device, and substrate for ultraviolet ray emission device
WO2015050350A1 (ko) 전이 기판 제조방법, 이에 의해 제조된 전이 기판, 및 이를 이용한 반도체 소자 제조방법
KR20120078124A (ko) 접합기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 8