JP2004235253A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2004235253A JP2004235253A JP2003019393A JP2003019393A JP2004235253A JP 2004235253 A JP2004235253 A JP 2004235253A JP 2003019393 A JP2003019393 A JP 2003019393A JP 2003019393 A JP2003019393 A JP 2003019393A JP 2004235253 A JP2004235253 A JP 2004235253A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- oxygen
- silicon
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【解決手段】酸素含有のシリコン基板10に対して水素をイオン注入することによりシリコン基板10に水素注入層11を形成する工程と、水素注入層11を形成後、シリコン基板10に対して第1の熱処理を行う工程と、第1の熱処理後、シリコン基板10の水素注入層の領域に酸素をイオン注入する工程と、酸素を注入後、第1の熱処理よりも高い基板温度の第2の熱処理をシリコン基板10に対して行い、酸素を注入した領域をシリコン酸化膜17と成す工程と、を有することを特徴とする半導体基板の製造方法による。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、半導体基板の製造方法に関し、より詳細には、SOI(Silicon On Insulator)基板の一種であるSIMOX(Separation by Implanted Oxygen)基板の製造方法に関する。
【0002】
【従来の技術】
半導体デバイスを製造するにはCzochralski法により作製されたウエハをそのまま利用するのが一般的であるが、デバイスの寄生容量を減らして高速化を図るべく、SOIウエハ上に半導体デバイスを形成する方法が研究されている。
【0003】
SOIウエハは、埋め込み酸化膜上に単結晶シリコン層が形成された構造を有し、その製造方法としては貼り付け法とSIMOX法とがあるが、中でもSIMOX法は工程数が少なく低価格で提供できる点で有利であるとされている。以下に、そのSIMOX法について図1を参照して説明する。図1は、従来例に係るSIMOX基板の製造方法について示す断面図である。
【0004】
まず、図1(a)に示すように、シリコン基板1の所定の深さに濃度プロファイルのピークが位置するように酸素イオン2をシリコン基板1にイオン注入し、酸素注入層3を形成する。この際、酸素注入層3上のシリコン結晶は酸素イオンによりダメージを受け、シリコン結晶欠陥層4となる。
【0005】
その後に、図1(b)に示すように、基板温度を1000℃以上とする熱処理をシリコン基板1に対して数十時間行い、酸素注入層3中の酸素とシリコンとを反応させて埋め込み酸化膜5を形成すると共に、シリコン結晶欠陥層4の欠陥を回復させてシリコン単結晶層6を形成する。
【0006】
以上により、従来例に係るSIMOX基板が完成する。
【0007】
なお、特許文献1には、炭素を含むシリコン基板又はCzochralski法により自然に酸素が混入したシリコン基板を利用してSIMOX基板を製造する方法と、シリコン基板に酸素をイオン注入し、低温の前熱処理を施した後、高温のアニール熱処理を行うことによりSIMOX基板を製造する方法とが開示されている。
【0008】
【特許文献1】
特開平10−303138号公報
【0009】
【発明が解決しようとする課題】
しかしながら、上述した方法では、埋め込み酸化膜5を形成するのに1000℃以上の高温のアニールを数十時間も行う必要があるので、アニールが行われる熱処理炉の運転コストが高くなり、ひいてはSIMOX基板の価格を上昇させてしまう。
【0010】
また、特許文献1に記載の方法も最終のアニール熱処理のコストについて考慮しておらず、その点で改善の余地がある。
【0011】
本発明は係る従来例の問題点に鑑みて創作されたものであり、従来よりも製造コストを安くすることができる半導体基板の製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記した課題は、酸素含有のシリコン基板に対して水素をイオン注入することにより、前記シリコン基板に水素注入層を形成する工程と、前記水素注入層を形成後、前記シリコン基板に対して第1の熱処理を行う工程と、前記第1の熱処理後、前記シリコン基板の前記水素注入層の領域に酸素をイオン注入する工程と、前記酸素を注入後、前記第1の熱処理よりも高い基板温度の第2の熱処理を前記シリコン基板に対して行い、前記酸素を注入した領域をシリコン酸化膜と成す工程と、を有することを特徴とする半導体基板の製造方法によって解決する。
【0013】
次に、本発明の作用について説明する。
【0014】
本発明によれば、酸素含有のシリコン基板に水素注入層を形成し、その後、シリコン基板に対して第1の熱処理を行う。この第1の熱処理の際、水素は、シリコン基板中の酸素とシリコンとにより形成される酸素クラスタの生成を加速させる作用を有するので、水素注入層には酸素クラスタが多数生成され、更に熱処理を進めることでその酸素クラスタを核とするシリコン酸化物が形成される。よって、酸素をシリコン基板にイオン注入するときには、シリコン酸化膜の元となるシリコン酸化物が既に或る程度形成されているので、酸素をイオン注入した後に行われる第2の熱処理を長時間行わなくとも、良質のシリコン酸化膜を形成することができる。したがって、第1の熱処理よりも高い基板温度で行われる第2の熱処理を長時間行うことによるコスト高が防止され、得られる基板の価格が従来よりも安価となる。
【0015】
また、基板温度が段階的に昇温する第1、第2のステップのように上記第1の熱処理を多段に分けて行うことにより、熱処理の初期段階から基板温度を高温に保持する熱処理を行う場合に見られる酸素クラスタの溶融が防止され、酸素クラスタを核とするシリコン酸化物が品質良く形成される。
【0016】
なお、このような多段処理に代えて、基板温度が低温から高温へと連続的に高くなるように第1の熱処理を行っても上記と同様の作用が奏される。
【0017】
更に、上記水素注入層における水素の注入濃度を1020cm−3以下とすることにより、水素注入層を境にしてシリコン基板が剥離してしまうのが防止される。
【0018】
【発明の実施の形態】
次に、本発明の実施の形態について、添付図面を参照しながら説明する。図2〜図3は、本発明の実施の形態に係る半導体基板の製造方法について示す断面図である。
【0019】
最初に、図2(a)に示す構造を得るまでの工程について説明する。
【0020】
まず、Czochralski法により作製された初期酸素濃度が1.5×1018cm−3、面方位(100)のシリコンウエハをシリコン基板10として使用し、そのシリコン基板10において埋め込み酸化膜を形成する領域に加速エネルギ10KeV、ドーズ量1×1014cm−2で水素イオン15を注入する。これにより、後で埋め込み酸化膜が形成される所定深さ、例えば数μm〜数十μmの深さに水素注入層11が形成される。
【0021】
ここで、水素注入層11における水素の注入濃度は1020cm−3以下であるのが好ましい。これは、濃度がこれより高いと水素注入層11を境にしてシリコン基板10が剥離してしまうからである。
【0022】
なお、シリコン基板10に含有される酸素は、Czochralski法の際、石英るつぼから溶融したシリコン中に自然に取り込まれたものであるが、その濃度は或る程度制御することが可能である。
【0023】
上記によって注入された水素は、シリコン基板10に含有される酸素の増速拡散を引き起こす作用があり、300〜500℃の温度で加熱されるとシリコン酸化物の核として機能する酸素クラスタの形成を加速する効果を有する。
【0024】
そこで、図2(b)に示すように、基板温度を300〜500℃、例えば400℃としてシリコン基板10を常圧にて窒素等の不活性雰囲気中で3時間熱処理し、水素注入層11中に上記の酸素クラスタ12を形成する。
【0025】
このような第1ステップの熱処理の後に、図2(c)に示すように、第1ステップよりも高い基板温度の600℃〜700℃、例えば600℃でシリコン基板10を常圧にて窒素等の不活性雰囲気中で20時間熱処理することにより、酸素クラスタ12をシリコン酸化物13に成長させる。この第2のステップの熱処理の際、酸素クラスタ12が既に形成されているので、シリコン酸化物13が速やかに成長される。
【0026】
その後に、図2(d)に示すように、シリコン酸化物13が成長した部分のシリコン基板10に対して酸素イオン18を加速エネルギ130KeV、ドーズ量1×1018cm−2で注入する。このとき、シリコン酸化物13よりも上の部分のシリコン基板10は酸素イオンによりダメージを受け、シリコン結晶欠陥層14となる。
【0027】
続いて、図3に示すように、基板温度を上記第1、第2のステップの最高温度よりも高い基板温度である1000℃〜1300℃、例えば1280℃にし、窒素雰囲気等の常圧の不活性雰囲気中でシリコン基板10を180〜300分程度の短時間、例えば200分間熱処理することによりシリコン酸化物13をより大きく成長させて、厚さが約200nm程度の埋め込み酸化膜(シリコン酸化膜)17とする。このアニールにおいては、シリコン結晶欠陥層14の欠陥も回復され、埋め込み酸化膜17の上に単結晶シリコン層16が形成される。
【0028】
ここまでの工程により本実施形態に係るSIMOX基板が完成するが、シリコン基板10に注入された水素は最終的には基板外に抜けてしまって基板内には殆ど残存しない。この後は、得られたSIMOX基板上にMOSトランジスタや層間絶縁層、金属配線等が形成されるが、その詳細については省略する。
【0029】
以上説明した本実施形態によれば、酸素含有のシリコン基板10に水素注入層11を形成し、その水素の作用を利用して第1、第2ステップの熱処理(第1の熱処理)においてシリコン酸化物13を速やかに形成する。よって、酸素をイオン注入する際には、埋め込み酸化膜17の元となるシリコン酸化物13が既に或る程度形成されているので、酸素をイオン注入した後に行われる最終の高温の熱処理(第2の熱処理)を長時間行わなくとも、良質の埋め込み酸化膜17を形成することができる。したがって、高温の熱処理を長時間行うことによるコスト高を防止することができ、得られるSIMOX基板の価格を従来よりも安価にすることが可能となる。
【0030】
本実施形態では、最終の高温の熱処理は基板温度1000℃〜1300℃で200分間行われるが、この様な短時間熱処理を最終熱処理として行った従来例のSIMOX基板は図4のようになり、本実施形態と比較して埋め込み酸化膜が荒くなってしまう。
【0031】
また、基板温度が段階的に昇温する第1、第2のステップのように酸素注入前の熱処理を多段に分けることにより、熱処理の初期段階から基板温度を高温に保持する熱処理を行う場合に見られる酸素クラスタ12の溶融を防止することができ、酸素クラスタ12を核とするシリコン酸化物13を品質良く形成することができる。
【0032】
特に、第2のステップの基板温度は600℃〜700℃の範囲内にあるのが好ましく、この範囲の温度で第2ステップの熱処理を行うことで酸素クラスタ12をシリコン酸化物13に成長させることができる。
【0033】
なお、このような多段の熱処理に代えて、基板温度を連続的に高くする熱処理を行っても上記と同様の利点が得られる。
【0034】
また、上記では、酸素注入の前や後に行われる熱処理を窒素雰囲気中で行ったが、窒素と酸素との混合雰囲気や、アルゴンと酸素との混合雰囲気中でこれらの熱処理を行ってもよい。
【0035】
以下に、本発明の特徴を付記する。
【0036】
(付記1) 酸素含有のシリコン基板に対して水素をイオン注入することにより、前記シリコン基板に水素注入層を形成する工程と、
前記水素注入層を形成後、前記シリコン基板に対して第1の熱処理を行う工程と、
前記第1の熱処理後、前記シリコン基板の前記水素注入層の領域に酸素をイオン注入する工程と、
前記酸素を注入後、前記第1の熱処理よりも高い基板温度の第2の熱処理を前記シリコン基板に対して行い、前記酸素を注入した領域をシリコン酸化膜と成す工程と、
を有することを特徴とする半導体基板の製造方法。
【0037】
(付記2) 前記第1の熱処理において、前記シリコン基板の前記所定の深さにシリコン酸化物が形成されることを特徴とする付記1に記載の半導体基板の製造方法。
【0038】
(付記3) 前記第1の熱処理は、
第1の基板温度で前記水素注入層に酸素クラスタを形成する第1ステップと、
前記第1の基板温度よりも高い第2の基板温度で前記酸素クラスタを前記シリコン酸化物に成長させる第2ステップと、
を含む多段処理で行われることを特徴とする付記2に記載の半導体基板の製造方法。
【0039】
(付記4) 前記第1の基板温度は300℃〜500℃であり、前記第2の基板温度は600℃〜700℃であることを特徴とする付記3に記載の半導体基板の製造方法。
【0040】
(付記5) 前記第1の熱処理において、基板温度を連続的に高くすることを特徴とする付記1に記載の半導体基板の製造方法。
【0041】
(付記6) 前記第2の熱処理における基板温度を1000℃〜1300℃とすることを特徴とする付記1乃至付記5のいずれかに記載の半導体基板の製造方法。
【0042】
(付記7) 前記水素注入層における水素の注入濃度を1020cm−3以下とすることを特徴とする付記1乃至付記6のいずれかに記載の半導体基板の製造方法。
【0043】
(付記8) 前記シリコン基板は、Czochralski法で製造される際に酸素が含有されることを特徴とする付記1乃至付記7のいずれかに記載の半導体基板の製造方法。
【0044】
【発明の効果】
以上説明したように、本発明によれば、シリコン基板に水素注入層を形成した後、第1の熱処理を行うことによりその水素注入層にシリコン酸化物を形成するので、酸素をイオン注入した後に行われる第2の熱処理を長時間行わなくとも良質のシリコン酸化膜を形成することができ、高温の熱処理を長時間行うことに起因するコスト高が防止され、安価な半導体基板を提供することができる。
【0045】
また、基板温度が低温から高温へと変化するように第1の熱処理を多段処理若しくは連続処理することにより、上記の酸素クラスタが溶融してしまうのを防止できる。
【0046】
更に、上記水素注入層における水素の注入濃度を1020cm−3以下とすることにより、水素注入層を境にしてシリコン基板が剥離するのを防止できる。
【図面の簡単な説明】
【図1】図1は、従来例に係るSIMOX基板の製造方法について示す断面図である。
【図2】図2は、本発明の実施の形態に係る半導体基板の製造方法について示す断面図(その1)である。
【図3】図3は、本発明の実施の形態に係る半導体基板の製造方法について示す断面図(その2)である。
【図4】図4は、従来例に係るSIMOX基板の製造方法において、最終の高温の熱処理を短時間で済ました場合の断面図である。
【符号の説明】
1、10…シリコン基板、2、18…酸素イオン、3…酸素注入層、4、14…シリコン結晶欠陥層、5、17…埋め込み酸化膜、6、16…シリコン単結晶層、11…水素注入層、12…酸素クラスタ、13…シリコン酸化物、15…水素イオン。
Claims (5)
- 酸素含有のシリコン基板に対して水素をイオン注入することにより、前記シリコン基板に水素注入層を形成する工程と、
前記水素注入層を形成後、前記シリコン基板に対して第1の熱処理を行う工程と、
前記第1の熱処理後、前記シリコン基板の前記水素注入層の領域に酸素をイオン注入する工程と、
前記酸素を注入後、前記第1の熱処理よりも高い基板温度の第2の熱処理を前記シリコン基板に対して行い、前記酸素を注入した領域をシリコン酸化膜と成す工程と、
を有することを特徴とする半導体基板の製造方法。 - 前記第1の熱処理において、前記シリコン基板の前記所定の深さにシリコン酸化物が形成されることを特徴とする請求項1に記載の半導体基板の製造方法。
- 前記第1の熱処理は、
第1の基板温度で前記水素注入層に酸素クラスタを形成する第1ステップと、
前記第1の基板温度よりも高い第2の基板温度で前記酸素クラスタを前記シリコン酸化物に成長させる第2ステップと、
を含む多段処理で行われることを特徴とする請求項2に記載の半導体基板の製造方法。 - 前記第1の熱処理において、基板温度を連続的に高くすることを特徴とする請求項1に記載の半導体基板の製造方法。
- 前記水素注入層における水素の注入濃度を1020cm−3以下とすることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003019393A JP4531339B2 (ja) | 2003-01-28 | 2003-01-28 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003019393A JP4531339B2 (ja) | 2003-01-28 | 2003-01-28 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004235253A true JP2004235253A (ja) | 2004-08-19 |
JP4531339B2 JP4531339B2 (ja) | 2010-08-25 |
Family
ID=32949264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003019393A Expired - Fee Related JP4531339B2 (ja) | 2003-01-28 | 2003-01-28 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4531339B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101219358B1 (ko) * | 2011-07-26 | 2013-01-21 | 삼성코닝정밀소재 주식회사 | 기판 분리 방법 및 이를 이용한 접합기판 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08321594A (ja) * | 1995-03-20 | 1996-12-03 | Mitsubishi Materials Corp | Soi基板の製造方法 |
JP2000031079A (ja) * | 1998-07-16 | 2000-01-28 | Sumitomo Metal Ind Ltd | Soi基板の製造方法 |
-
2003
- 2003-01-28 JP JP2003019393A patent/JP4531339B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08321594A (ja) * | 1995-03-20 | 1996-12-03 | Mitsubishi Materials Corp | Soi基板の製造方法 |
JP2000031079A (ja) * | 1998-07-16 | 2000-01-28 | Sumitomo Metal Ind Ltd | Soi基板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101219358B1 (ko) * | 2011-07-26 | 2013-01-21 | 삼성코닝정밀소재 주식회사 | 기판 분리 방법 및 이를 이용한 접합기판 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4531339B2 (ja) | 2010-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2752799B2 (ja) | Soi基板の製造方法 | |
US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
JP5061489B2 (ja) | Simoxウェーハの製造方法 | |
WO2005117122A1 (ja) | Simox基板の製造方法及び該方法により得られるsimox基板 | |
US7947571B2 (en) | Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density | |
WO2007125771A1 (ja) | Soiウエーハの製造方法 | |
CN107146758B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
JP6303321B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
JP4531339B2 (ja) | 半導体基板の製造方法 | |
US7084459B2 (en) | SOI substrate | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
JPH10223551A (ja) | Soi基板の製造方法 | |
JPH06283421A (ja) | Soi基板およびその製造方法 | |
JPH1041241A (ja) | 半導体装置の製造方法 | |
JPH10214844A (ja) | 半導体基板の製造方法 | |
JP4370647B2 (ja) | Simox基板及びその製造方法 | |
JP3091800B2 (ja) | Soi基板の製造方法 | |
WO2002080277A1 (fr) | Processus de production de substrat simox et substrat simox | |
US20040187769A1 (en) | Method of producing SOI wafer | |
JP2002231651A (ja) | Simox基板およびその製造方法 | |
JP4598241B2 (ja) | Simox基板の製造方法 | |
JP2006108404A (ja) | Soiウェーハの製造方法 | |
JP2685384B2 (ja) | 半導体基板の製造法 | |
JPH10214843A (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
A711 | Notification of change in applicant |
Effective date: 20080731 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A977 | Report on retrieval |
Effective date: 20090415 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20100609 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20130618 |
|
LAPS | Cancellation because of no payment of annual fees |