CN101241835A - 贴合晶片的制造方法 - Google Patents

贴合晶片的制造方法 Download PDF

Info

Publication number
CN101241835A
CN101241835A CNA200710195766XA CN200710195766A CN101241835A CN 101241835 A CN101241835 A CN 101241835A CN A200710195766X A CNA200710195766X A CN A200710195766XA CN 200710195766 A CN200710195766 A CN 200710195766A CN 101241835 A CN101241835 A CN 101241835A
Authority
CN
China
Prior art keywords
wafer
aforementioned
film
oxide
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710195766XA
Other languages
English (en)
Other versions
CN101241835B (zh
Inventor
奥田秀彦
草场辰己
远藤昭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101241835A publication Critical patent/CN101241835A/zh
Application granted granted Critical
Publication of CN101241835B publication Critical patent/CN101241835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种具有薄的BOX氧化膜的高品质SOI晶片和高品质的DSB晶片。一种贴合晶片的制造方法，该方法包括：在基底晶片的至少一面上形成氧化膜的氧化工序，将形成前述氧化膜的基底晶片和顶端晶片贴合的贴合工序，以及将前述贴合的晶片中的顶端晶片薄膜化的薄膜化工序。前述氧化工序包括将前述基底晶片在氧化气氛下、以1～300℃/分钟的升温速度，加热到800～1300℃范围的温度，前述贴合工序是在2片晶片的界面上进行设置前述氧化工序中形成的氧化膜。

Description

贴合晶片的制造方法
技术领域
本发明涉及一种将具有薄的BOX层的SOI晶片、DSB晶片等贴合的晶片及其制造方法。
背景技术
SOI(Silicon-On-Insulator)晶片与现有的硅晶片相比，具有元件间可以分离，元件和基板间的寄生电容降低，可以形成三维结构的优点。为了运用这些优点，近年来，SOI晶片在高速、低耗电量的LSI等中被使用。
现有的SOI晶片通过比较厚(例如1500左右)的氧化膜将2块晶片贴合在一起。不过，近年来为了在新的装置中使用，具有薄的膜厚的氧化膜的SOI晶片以及不通过氧化膜而直接贴合2块晶片的DSB(Direct Silicon Bonding)晶片的需求正逐渐提高。
如果将2块晶片直接接合来制造DSB晶片，已知的是在接合面上产生许多的空隙。因此，为了降低空隙，将2块晶片通过薄的氧化膜贴合后，通过进行热处理，除去界面的氧化膜(参照专利文献1)。
专利文献1：JP2006-156770号公报
发明内容
通常，使用纵型炉来形成BOX氧化膜。但是，在使用纵型炉时，制造氧化膜需要至少几十分钟的处理。另外，纵型炉的氧化温度越高，氧化膜的成长速度越快，膜厚控制越难。因此，如上所述，随着近年来的需求逐渐提高，为了使用纵型炉将薄层的氧化膜形成均匀的膜厚，必须进行低温处理。但是，进行低温处理时，晶片内部的析出晶核成长，析出过多，在设备工艺中，可能会产生石版印刷不佳等问题。
在需要的状况下，本发明的目的在于提供一种具有薄且膜厚均匀的BOX氧化膜的高品质的SOI晶片和高品质的DSB晶片。
本发明人等为了实现上述目的，进行反复精心的研究，从而发现在氧化气氛下，将晶片快速升温，加热到规定温度，形成氧化膜，从而例如可以在短时间内以均匀的膜厚形成厚度30nm以下、进而为2nm以下的超薄的BOX氧化膜，而且可以降低晶片内部的BMD(Bulk Micro Defect)，从而完成本发明。
即，实现上述目的的方法如下所示。
[1]一种制造贴合晶片的方法，该方法包括：在基底晶片的至少一面上形成氧化膜的氧化工序，
将形成前述氧化膜的基底晶片和顶端晶片贴合的贴合工序，以及
将前述贴合的晶片中的顶端晶片薄膜化的薄膜化工序；
其中，前述氧化工序包括将前述基底晶片在氧化气氛下、以1～300℃/分钟的升温速度，加热到800～1300℃的温度，
前述贴合工序是在2片晶片的界面上设置前述氧化工序中形成的氧化膜而进行的。
[2]根据[1]所记载的贴合晶片的制造方法，其中前述氧化工序是在灯式快速加热炉内进行的。
[3]根据[1]或[2]记载的贴合晶片的制造方法，其中前述氧化工序是在前述基底晶片的至少一面上形成氧化膜，从而使设置在前述界面上的氧化膜的厚度为30nm以下。
[4]根据[1]～[3]任一项所记载的贴合晶片的制造方法，其中前述氧化工序中的加热温度为1000～1200℃的范围。
[5]根据[1]～[4]任一项所记载的贴合晶片的制造方法，其中前述氧化工序包括将前述基底晶片在前述氧化工序的加热温度下保持1～3分钟。
[6]根据[1]～[5]任一项所记载的贴合晶片的制造方法，其中前述氧化工序进一步包括将加热后的基底晶片以50～100℃/秒的降温速度降温。
[7]根据[1]～[6]任一项所记载的贴合晶片的制造方法，其中前述薄膜化工序如下进行：在贴合工序前的顶端晶片中将轻元素离子进行离子注入，在前述顶端晶片内形成离子注入层；在贴合工序后，通过热处理贴合晶片，以离子注入层为边界，剥离顶端晶片的一部分。
[8]根据[1]～[6]任一项所记载的贴合晶片的制造方法，其中前述薄膜化工序如下进行：通过在贴合工序前的顶端晶片中注入氧离子，在前述顶端晶片内形成离子注入层，在贴合工序后，通过将顶端晶片的一部分研削、研磨或蚀刻，以离子注入层作为边界，剥离顶端晶片的一部分。
[9]根据[1]～[8]任一项所记载的贴合晶片的制造方法，该方法进一步包括在前述薄膜化工序后，在非氧化性气氛下，通过将贴合的晶片进行热处理，从而除去贴合的界面中存在的氧化膜。
附图说明
图1表示实施例7中的热处理前后晶片剖面的TEM图像。
具体实施方式
根据本发明，可以在短时间内制造膜厚均匀的BOX氧化膜，而且可以在高温、短时间内进行氧化处理，从而降低晶片内部的BMD密度。
本发明的贴合晶片的制造方法包括：
(1)在基底晶片的至少一面上形成氧化膜的氧化工序，
(2)将形成前述氧化膜的基底晶片和顶端晶片贴合的贴合工序，
(3)将前述贴合的晶片中的顶端晶片薄膜化的薄膜化工序。
前述氧化工序包括将前述基底晶片在氧化气氛下，以1～300℃/秒的升温速度，加热到800～1300℃的温度，前述贴合的工序是在2片晶片的界面设置前述氧化工序中形成的氧化膜。
以下，对上述各工序依次进行说明。
(1)氧化工序
本发明的贴合晶片的制造方法是在基底晶片的至少一面上形成氧化膜。该工序中形成的氧化膜在之后进行的贴合工序中，设置在2片晶片的界面上。这样，可以得到具有埋入的氧化膜的SOI晶片。
作为贴合的晶片可以使用例如通过CZ法等培养成的、由掺杂硼的单一的硅铸块切片的2片硅晶片。且，通过氧化膜将2片晶片贴合后除去氧化膜得到DSB晶片时，使用硅晶片作为基底晶片，使用和基底晶片不同种类的晶片作为顶端晶片，或者也可以使用和基底晶片方位角不同的硅晶片。进而，为了降低后述的BMD，作为贴合晶片优选使用降低了氧浓度的晶片。优选的氧浓度是基底晶片、顶端晶片都为8×E+17atoms/cm3～14×E+17atoms/cm3，更优选为10×E+17atoms/cm3～12×E+17atoms/cm3，
前述氧化工序包括将应当形成氧化膜的晶片，在氧化性气氛下，以1～300℃/秒的升温速度，加热到800～1300℃的温度。
在形成BOX氧化膜时常用的纵型炉(电阻加热，批式)的加热温度的上限为1200℃左右，升温速度一般是10～20℃/分钟左右，所以形成BOX氧化膜需要花几十分钟左右。另外，如前所述，在纵型炉中，为了形成薄且膜厚均匀的氧化膜，必须在低温下处理。但是，由于低温处理，晶片内部的SiO2的析出晶核成长，析出的过多。由此，晶片内部的BMD(Bulk Micro Defect)增加，可能会引起工艺进程中的平板印刷不佳。由此，目前使用的纵型炉难以使形成均匀膜厚的氧化膜(特别是，薄的氧化膜)和降低BMD密度都优异。
相对于此，在本发明中，以远远快于使用纵型炉的情形的升温速度，加热到800～1300℃的温度。由此，不会使BMD的密度上升，可以在短时间内，形成具有均匀的膜厚的BOX氧化膜。
在前述升温速度小于1℃/秒时，特别是形成薄的氧化膜时，难以保持膜厚的均匀性。另一方面，如果前述升温速度超过300℃/秒，则可能在晶片中产生滑移。另外，在前述加热温度小于800℃时，难以均匀地形成膜厚薄的氧化膜，如果超过1300℃，则可能在晶片中产生滑移。
前述氧化工序可以通过灯式快速加热炉(Rapid Thermal Processor；RTP炉)的RTP氧化进行。RTP炉是使用红外线灯等灯进行单张加热的加热炉，是可以快速升降温的炉子。通过使用RTP炉，可以在上述升温速度下加热，不会使BMD密度上升，可以在短时间内形成具有均匀膜厚的氧化膜。
前述氧化工序尤其是形成薄且均匀的BOX氧化膜的方法是合适的，例如，优选得到BOX氧化膜厚为30nm以下、进而为2nm以下，例如0.5～2nm的贴合晶片的情形。
为了有效地降低BMD，优选调节氧化工序中的升降速度和温度、加热后的保持时间等加热冷却条件。作为在基底晶片上形成氧化膜(优选厚度2nm以下)时优选的加热冷却工艺，可以列举出以下的加热冷却工艺。即，以1～300℃/秒、优选为50～100℃/秒、更优选为75～90℃/秒的升温速度下，加热到800～1300℃、优选为800～1200℃、更优选为1000～1200℃，→在前述加热温度下保持1～3分钟、优选保持1～2分钟，→在50～100℃/秒、优选为75～90℃/秒的降温速度下，降温到500～700℃、优选为500～600℃。另外，在进行氧化工序前，还可以在加热炉内预热。预热温度是例如500～700℃左右。
形成氧化膜的厚度可以通过调节加热冷却条件和氧化性气氛中的氧浓度来控制。氧化性气氛中的氧浓度可以为10～100％，优选为50～100％。作为共存的气体可以列举出氮、氩等，没有特别的限定。
(2)贴合的工序
前述氧化工序后，将顶端晶片和基底晶片贴合以使形成的氧化膜设置在2片晶片间。贴合的工序使用常用的晶片的贴合时使用的夹具，例如在室温下进行。通过将两晶片的贴合面镜面研磨，可以不使用粘合剂等将晶片之间接合。
(3)薄膜化工序
在前述贴合工序后，将顶端晶片进行薄膜化的薄膜化工序。薄膜化工序可以通过离子注入剥离法、研削、研磨、蚀刻等进行。为了高度地调节残留的顶端晶片来薄膜化，优选使用利用了离子注入剥离法或后述的氧离子注入层的薄膜化方法。在使用离子注入剥离法时，在前述贴合工序前，注入离子，同时将贴合工序后的晶片热处理，从而以离子注入层为边界，剥离一部分顶端晶片。
前述的注入离子是在顶端晶片中注入轻元素离子(例如，氢离子、稀有气体离子或氢离子和稀有气体离子的混合物)，在顶端晶片内形成离子注入层。离子注入可以使用公知的离子注入装置来进行。离子注入时的加速电压可以为例如10～100keV。离子注入量如果考虑到生产性，越少越好，但是如果过少，则难以在之后的热处理中剥离。如果考虑到这些方面，离子注入量可以为例如2e16～1e17/cm2、优选为5e16～1e17/cm2。
用于剥离顶端晶片的热处理温度通常为300℃以上的温度，优选为350～500℃。如果热处理温度为上述范围，则可以在离子注入层中产生气泡，由于该气泡为连续层，所以以离子注入层为边界，产生剥离。热处理时间例如为1分钟～1小时，优选为1～30分钟，升温速度为例如0.5～10℃/min，优选为1～5℃/min。热处理可以使用公知的热处理装置。
另一方面，利用氧离子注入层的薄膜化方法来进行薄膜化工序如下进行：在贴合前的顶端晶片中注入氧离子，在顶端晶片内形成离子注入层，贴合工序后，通过研削、研磨或蚀刻，以离子注入层为边界，除去顶端晶片的一部分。
进而，在前述薄膜化工序后，在非氧化气氛下，将贴合的晶片进行热处理，可以除去存在于贴合的界面中的氧化膜。这是因为通过前述热处理，晶片中的氧气由于外方扩散，浓度降低，存在于该氧气浓度降低区域的氧化膜扩散到晶片中。这样，可以得到2片晶片直接贴合的晶片(DSB晶片)。
前述非氧化性气氛例如是还原气氛或惰性气氛，例如是氮气氛、氩气氛、氢气氛等。前述热处理条件优选考虑存在于晶片界面的氧化膜厚和晶片的氧气浓度设定。热处理温度是例如1000～1200℃，优选为1100～1150℃，热处理时间是0.5～2小时，优选为1～2小时。通过上述热处理，可以使顶端晶片为无缺陷层，进而通过前述氧化处理，降低基底晶片内部的BMD密度，所以可以得到高品质的DSB晶片。
之后，对所得的贴合晶片，研磨顶端晶片侧的表面和基底晶片侧表面，可以得到所期望厚度的贴合晶片。
如前所述，根据本发明的贴合的晶片的制造方法可以以均匀的膜厚形成例如厚度为30nm以下、进而为2nm以下的薄的氧化膜，同时可以将基底晶片内部的BMD密度降低到例如1E+5/cm2以下，进而为1E+2/cm2～1E+5/cm2。
实施例
以下，通过实施例对本发明进行进一步的说明。但是，本发明并不限于实施例所示的方案。
[实施例1]
(1)顶端晶片、基底晶片的制造
准备2块通过CZ法培育成的、由掺杂了硼形成的单一的硅铸锭切片形成的厚度725μm、直径200mm、电阻率20Ω·cm，氧浓度为12E+17/cm3的硅晶片。然后，通过公知的方法，将这些硅晶片镜面研磨。而且，在这些硅晶片中，将一个作为顶端晶片使用，另一个作为基底晶片使用。
(2)BOX氧化膜的形成
在基底晶片使用的硅晶片的表面上，将使用RTP炉(マトソン公司制造，炉内100％氧气气氛)，以50℃/秒从600℃升温到900℃，在900℃下保持1分钟，然后，以50℃/秒降温到600℃，通过反射式膜厚测定器评价晶片的氧化膜厚的偏差和平均值。在表1中，表示面内121点的膜厚的最大值和最小值的差(膜厚范围)和膜厚的平均值。
(3)离子注入
将由顶端晶片形成的硅晶片设置在离子注入装置的真空腔室内，开始旋转。接着，在40keV、5.0E16/cm2的条件下，通过氢离子束注入，形成离子注入层。
(4)贴合
将上述顶端晶片和基底晶片贴合以使BOX氧化膜位于界面上。所得的贴合的晶片中的基底晶片内部的BMD密度通过光线浸蚀法评价。结果如表1所示。
[实施例2]
除了在基底晶片使用的硅晶片表面，使用RTP炉(マトソン公司制造，炉内100％氧气气氛)，以50℃/秒，从600℃升温到1100℃，在1100℃下保持1分钟，然后，以50℃/秒，降温到600℃，形成BOX氧化膜以外，根据和实施例1相同的方法，制造贴合晶片。
[实施例3]
除了将顶端晶片和基底晶片的氧浓度改变为13E+17/cm3以外，根据和实施例1同样的方法，制造贴合晶片。
[实施例4]
除了在基底晶片使用的硅晶片表面，使用RTP炉(マトソン公司制造，炉内100％氧气气氛)，以50℃/秒，从600℃升温到1100℃，在1100℃下保持1分钟，然后，以50℃/秒，降温到600℃，形成BOX氧化膜以外，根据和实施例3相同的方法，制造贴合晶片。
[实施例5]
除了将顶端晶片和基底晶片的氧浓度改变为14E+17/cm3以外，根据和实施例1同样的方法，制造贴合晶片。
[实施例6]
除了在基底晶片使用的硅晶片表面，使用RTP炉(マトソン公司制造，炉内100％氧气气氛)，以50℃/秒，从600℃升温到1100℃，在1100℃下保持1分钟，之后，以50℃/秒，降温到600℃，形成BOX氧化膜以外，根据和实施例5相同的方法，制造贴合晶片。
[比较例1]
除了在纵型炉内(炉内100％氧气气氛)，以5℃/分从700℃升温到800℃，在800℃下保持6分钟，然后，以2.5℃/分钟，降温到700℃，形成BOX氧化膜以外，通过和实施例1同样的方法，制造贴合晶片。
[比较例2]
除了在纵型炉内(炉内100％氧气气氛)，以5℃/分从700℃升温到800℃，在800℃下保持6分钟，然后，以2.5℃/分钟，降温到700℃，形成BOX氧化膜以外，通过和实施例3同样的方法，制造贴合晶片。
[比较例3]
除了在纵型炉内(炉内100％氧气气氛)，以5℃/分从700℃升温到800℃，在800℃下保持6分钟，之后，以2.5℃/分钟，降温到700℃，形成BOX氧化膜以外，通过和实施例5同样的方法，制造贴合的晶片。
【表1】
  基底晶片氧浓度(×E+17/cm3)   加热温度(℃)   膜厚平均值(nm)   膜厚范围(nm)   BMD密度(cm2)
  实施例1   12   900   2.1   0.22   9.76E+02
  实施例2   1100   2.3   0.23   1.43E+02
  比较例1   800   2.2   0.25   9.42E+03
  实施例3   13   900   2.3   0.24   2.60E+04
  实施例4   1100   2.0   0.22   3.48E+03
  比较例2   800   2.4   0.26   2.20E+05
  实施例5   14   900   2.2   0.26   1.24E+05
  实施例6   1100   2.2   0.23   1.53E+04
  比较例3   800   2.1   0.28   9.54E+05
从表1中的基底晶片的氧浓度相同的实施例和比较例的比较，可以知道通过进行包含了以50～100℃/秒的升温速度，加热到800～1200℃的氧化处理，可以在短时间内形成均匀膜厚的氧化膜，而且可以降低基底晶片中的BMD密度。
[实施例7]
将实施例1制造的贴合晶片在氩气氛下，在1200℃下热处理60分钟，通过透过电子显微镜(TEM)评价热处理前后的晶片的剖面。所得的TEM图像如图1所示。如图1所示，通过上述处理除去BOX氧化膜，可以得到DSB晶片。
工业实用性
根据本发明，可以制造高品质的SOI晶片和DSB晶片。

Claims (9)

1.一种贴合晶片的制造方法，该方法包括：在基底晶片的至少一面上形成氧化膜的氧化工序，将形成前述氧化膜的基底晶片和顶端晶片贴合的贴合工序，以及将前述贴合的晶片中的顶端晶片薄膜化的薄膜化工序；其中，前述氧化工序包括将前述基底晶片在氧化气氛下、以1～300℃/分钟的升温速度，加热到800～1300℃的温度，前述贴合工序在2片晶片的界面上进行设置前述氧化工序中形成的氧化膜。
2.根据权利要求1所记载的贴合晶片的制造方法，其中前述氧化工序是在灯式快速加热炉内进行的。
3.根据权利要求1或2所记载的贴合晶片的制造方法，其中前述氧化工序是在前述基底晶片的至少一面上形成氧化膜，从而使设置在前述界面上的氧化膜的厚度为30nm以下。
4.根据权利要求1～3任一项所记载的贴合晶片的制造方法，其中前述氧化工序中的加热温度为1000～1200℃的范围。
5.根据权利要求1～4任一项所记载的贴合晶片的制造方法，其中前述氧化工序是将前述基底晶片在前述氧化工序的加热温度下保持1～3分钟。
6.根据权利要求1～5任一项所记载的贴合.晶片的制造方法，其中前述氧化工序进一步包括将加热后的基底晶片以50～100℃/秒的降温速度降温。
7.根据权利要求1～6任一项所记载的贴合晶片的制造方法，其中前述薄膜化工序如下进行：在贴合工序前的顶端晶片中将轻元素离子进行离子注入，在前述顶端晶片内形成离子注入层；在贴合工序后，通过热处理贴合晶片，以离子注入层为边界，剥离顶端晶片的一部分。
8.根据权利要求1～6任一项所记载的贴合晶片的制造方法，其中前述薄膜化工序如下进行：在贴合工序前的顶端晶片中将氧离子进行离子注入，在前述顶端晶片内形成离子注入层；在贴合工序后，以离子注入层作为边界，通过研削、研磨或蚀刻，除去顶端晶片的一部分。
9.根据权利要求1～8任一项所记载的贴合晶片的制造方法，该方法进一步包括在前述薄膜化工序后，在非氧化性气氛下，将贴合的晶片热处理，从而除去贴合界面中存在的氧化膜。
CN200710195766XA 2006-12-26 2007-12-14 贴合晶片的制造方法 Active CN101241835B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006350138 2006-12-26
JP350138/2006 2006-12-26
JP287991/2007 2007-11-06
JP2007287991A JP4820801B2 (ja) 2006-12-26 2007-11-06 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN101241835A true CN101241835A (zh) 2008-08-13
CN101241835B CN101241835B (zh) 2011-03-30

Family

ID=39725835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710195766XA Active CN101241835B (zh) 2006-12-26 2007-12-14 贴合晶片的制造方法

Country Status (4)

Country Link
US (1) US7767549B2 (zh)
JP (1) JP4820801B2 (zh)
KR (1) KR100949997B1 (zh)
CN (1) CN101241835B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
JP5512137B2 (ja) * 2009-01-30 2014-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5410769B2 (ja) * 2009-01-30 2014-02-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
WO2010150671A1 (en) * 2009-06-24 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2011061060A (ja) * 2009-09-11 2011-03-24 Sumco Corp 貼り合わせ基板の製造方法
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
JP5802436B2 (ja) * 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2985371A1 (fr) * 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6988737B2 (ja) * 2018-08-21 2022-01-05 株式会社Sumco シリコンウェーハの製造方法及びシリコンウェーハ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021914A (ja) * 1988-06-10 1990-01-08 Sony Corp 半導体基板の製法
JP2917303B2 (ja) * 1989-07-21 1999-07-12 ソニー株式会社 半導体装置の製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3296268B2 (ja) * 1997-10-31 2002-06-24 日本電気株式会社 半導体装置の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP4273540B2 (ja) * 1998-07-21 2009-06-03 株式会社Ｓｕｍｃｏ 貼り合わせ半導体基板及びその製造方法
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP3991300B2 (ja) 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
DE10222879A1 (de) * 2001-05-23 2005-03-17 Mattson Thermal Products Gmbh Messung niedriger Wafer-Temperaturen
WO2003107399A2 (en) * 2002-06-12 2003-12-24 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
JP4830290B2 (ja) 2004-11-30 2011-12-07 信越半導体株式会社 直接接合ウェーハの製造方法
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
JP4940737B2 (ja) 2006-04-11 2012-05-30 株式会社Ｓｕｍｃｏ 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法

Also Published As

Publication number Publication date
CN101241835B (zh) 2011-03-30
JP2008182192A (ja) 2008-08-07
KR20080060152A (ko) 2008-07-01
JP4820801B2 (ja) 2011-11-24
US7767549B2 (en) 2010-08-03
KR100949997B1 (ko) 2010-03-26
US20080213974A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
CN101241835B (zh) 贴合晶片的制造方法
KR100886620B1 (ko) 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
KR100730806B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
JP3911901B2 (ja) Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
CN104701239B (zh) 半导体衬底的制造方法
KR102173455B1 (ko) 접합 soi웨이퍼의 제조방법
JP3204855B2 (ja) 半導体基板の製造方法
CN101356622A (zh) 贴合晶片的制造方法
CN101188190A (zh) Soq基板以及soq基板的制造方法
JP4511378B2 (ja) ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法
CN100501922C (zh) Simox基板的制造方法
JP2010027959A (ja) 高抵抗ｓｉｍｏｘウェーハの製造方法
CN101341577B (zh) Soi基板的制造方法及soi基板
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
TWI549192B (zh) Method of manufacturing wafers
JP4563918B2 (ja) 単結晶ＳｉＣ基板の製造方法
EP1052313B1 (en) Silicon wafer and method of manufacture thereof
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
KR20040013396A (ko) 어닐 웨이퍼의 제조 방법
JP2008028415A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
KR20050013398A (ko) 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법
JP4531339B2 (ja) 半導体基板の製造方法
JP2004214399A (ja) 半導体基板の製造方法およびウェーハ剥離熱処理装置
WO2011118205A1 (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant