CN101341577B - Soi基板的制造方法及soi基板 - Google Patents

Soi基板的制造方法及soi基板 Download PDF

Info

Publication number
CN101341577B
CN101341577B CN2006800478731A CN200680047873A CN101341577B CN 101341577 B CN101341577 B CN 101341577B CN 2006800478731 A CN2006800478731 A CN 2006800478731A CN 200680047873 A CN200680047873 A CN 200680047873A CN 101341577 B CN101341577 B CN 101341577B
Authority
CN
China
Prior art keywords
substrate
soi
heat treatment
layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800478731A
Other languages
English (en)
Other versions
CN101341577A (zh
Inventor
竹野博
能登宣彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101341577A publication Critical patent/CN101341577A/zh
Application granted granted Critical
Publication of CN101341577B publication Critical patent/CN101341577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种SOI基板的制造方法，其是通过贴合法来制造SOI基板的方法，其特征为：至少于成为SOI层的单晶硅基板与成为支持基板的单晶硅基板的任一方的表面，制作硅氧化膜，然后隔着该硅氧化膜，贴合上述成为SOI层的单晶硅基板与上述成为支持基板的单晶硅基板后，在进行提高结合强度的结合热处理的情况，进行保持于至少950℃至1100℃的范围的温度的热处理之后，进行高于1100℃的温度的热处理。由此，提供一种SOI基板的制造方法以及SOI基板，该制造方法可有效率地制造出对于SOI层的金属污染，具有优良的除气能力的SOI基板。

Description

SOI基板的制造方法及SOI基板
技术领域
本发明涉及一种通过贴合法来制造绝缘层上覆硅(Silicon on Insulator；SOI)基板的方法，更详细地，涉及对于金属杂质具有优良除气(gettering)能力的SOI基板的制造方法。
背景技术
作为半导体组件用基板的其中一种，有于绝缘膜也就是硅氧化膜上形成硅层(以下亦有称为SOI层的情况)的SOI基板。此SOI基板，因为其要成为组件制作区域的基板表层部的SOI层，通过埋入氧化层(Buried Oxide；BOX层)与基板内部电性分离，而具有寄生电容小，耐放射能力高等的特征。因此，可期待高速、低消费电力动作、防止软性误差(soft error)等的效果，用以作为高性能半导体组件用的基板而受到重视。
作为此SOI基板的制造方法，例如已知有以下的方法。亦即，准备二片镜面研磨后的单晶硅基板(成为SOI层的单晶硅基板(接合晶片)、以及成为支持基板的单晶硅基板(基体晶片))，于至少任一方的硅基板的表面上形成氧化膜。然后，将这些单晶硅基板包夹氧化膜地贴合后，施行热处理来提高结合强度。之后，将接合晶片薄膜化，而得到形成有绝缘层上覆硅(Siliconon Insulator；SOI)层的SOI基板。作为此薄膜化的方法，有将接合晶片施以磨削、研磨等至预定厚度为止的方法；或是以被称为离子注入剥离法的方法，于离子注入层剥离接合晶片的方法等。
如上所述，SOI基板从电气特性的观点来看，具有多数构造上的优点，但从对于金属杂质污染的耐性的观点来看，则有构造上的缺点。
亦即，多数的情况，金属杂质的扩散速度于硅氧化膜中较于硅中慢。因此，从SOI层表面受到污染时，由于金属杂质难以通过BOX层，而会积蓄于薄的SOI层。因此，与未具有SOI构造的硅基板的情况相较，金属污染的不良影响变得更大。因此，在SOI基板中，具有捕获金属杂质，将其从成为半导体组件的有源层的区域除去的能力(除气能力)，成为更重要的质量之一。
未具有SOI构造的硅基板的情况时，一般使用的除气方法(氧析出物、添加高浓度硼、背面多晶硅膜等)，其任一种皆于与有源层相反的基板侧，导入除气层。但是，即使在SOI基板中，利用相同手法，于支持侧基板导入除气层，因为金属杂质难以通过BOX层，上述的除气层未充分发挥机能，而有仅以这些手段无法适用于SOI基板的问题。
为了解决这些问题，先前曾有几个提案，于SOI基板的SOI层附近，导入除气区域的方法。
例如，在日本专利公开公报特开平6-163862号、特开平10-32209号中，揭示出：于SOI层的选择性的区域，设置例如包含高浓度磷、硼等的杂质的区域，作为除气用的方法。但是，如此的方法，因增加导入杂质的工序而有提高成本、降低生产性的问题。另外，通过SOI基板的制造工序或组件工序中的热处理，如用于除气而导入的杂质扩散而到达半导体组件的有源层，则有对于电气特性造成不良影响的顾虑。
另外，其他的方法是如日本专利公开公报特开平6-275525号揭示的，于SOI层与BOX层的界面附近的SOI层区域，形成多晶硅层，将金属杂质除气的方法。但是，此时也要增加形成多晶硅层的工序，而有提高成本、降低生产性的问题。另外，SOI层的厚度薄时，多晶硅层的形成变得极难。
发明内容
本发明是有鉴于如此的问题而开发出来，其目的是提供一种SOI基板的制造方法及SOI基板，该制造方法可有效率地制造出对于SOI层的金属污染，具有优良的除气能力的SOI基板。
本发明是为了解决上述课题而开发出来，提供一种SOI基板的制造方法，是通过贴合法来制造SOI基板的方法，其特征为：
至少于成为SOI层的单晶硅基板与成为支持基板的单晶硅基板的任一方的表面，制作硅氧化膜，然后隔着该硅氧化膜，贴合上述成为SOI层的单晶硅基板与上述成为支持基板的单晶硅基板后，在进行提高结合强度的结合热处理的情况，进行保持于至少950℃至1100℃的范围的温度的热处理之后，进行高于1100℃的温度的热处理。
如此，通过进行保持于至少950℃至1100℃的范围的温度的热处理之后，进行高于1100℃的温度的热处理，可对结合界面区域附加优良的除气能力，且可制造出具有高结合强度的SOI基板。另外，因未追加另外特别的新工序，不会降低生产性，且不会提高成本，可有效率地制造SOI基板。且因不需设置杂质的高浓度层等，也没有其他的电气特性的劣化等问题。
另外，本发明的SOI基板的制造方法，优选是在上述成为支持基板的单晶硅基板的表面，形成上述硅氧化膜。
通过在成为支持基板的单晶硅基板的表面，形成硅氧化膜，由于成为除气部位的结合界面是成为SOI层与BOX层的界面，因而可制造出一种即使没有使SOI层中的金属污染通过BOX层也可除气的SOI基板。
另外，本发明的SOI基板的制造方法，其中上述950℃至1100℃的范围的温度的保持时间，优选是一小时以上四小时以下。
如此，因950℃至1100℃的范围的温度的保持时间是一小时以上四小时以下，不会降低生产性便可得到充分的除气能力。
另外，本发明的SOI基板的制造方法，其中上述提高结合强度的热处理，优选是包含在含有水蒸气的环境下进行的热处理。
如此，上述提高结合强度的热处理，是进行保持于至少950℃至1100℃的范围的温度的热处理之后，进行高于1100℃的温度的热处理时，如其热处理的至少一部分的工序中的热处理环境，是含有水蒸气的环境，则可更进一步地提高除气能力。
另外，本发明提供一种SOI基板，是通过贴合法制造出来的SOI基板，其特征为：
具有仅由单晶硅所构成的SOI层，在该SOI层中的SOI层与埋入氧化膜的界面区域，基于结合界面缺陷，具有捕获1×1012atoms/cm2以上的金属杂质的能力。
已知对于电气特性会造成影响的金属杂质的浓度，是1011atoms/cm2等级以上。因此，如本发明的SOI基板般地，若在SOI层与埋入氧化膜的界面区域具有1×1012atoms/cm2以上的除气能力，则可充分地防止金属污染所造成的组件特性的劣化。
若是依本发明的SOI基板的制造方法，则可有效率、低成本地制造出对于SOI层的金属污染，具有优良的除气能力的SOI基板。另外，若是依本发明的SOI基板，则可为SOI层中具有充分的高除气能力的高质量、廉价的SOI基板。
附图说明
图1是表示通过贴合法来制造SOI基板的方法的概略流程图。
图2是表示实验例中的从SOI基板的SOI层侧的表面至BOX层为止的金属杂质的浓度分布的一例的图表。
图3是表示本发明的结合热处理时的温度变化型态的例示概略图；(a)是在第一阶段的热处理中，保持特定的温度一定时间的情况；(b)是渐渐升温地进行第一阶段的热处理的情况；(c)是在第一阶段的热处理中，于950℃以上1100℃以下的范围，上下变化温度的情况；(d)是在第一阶段的热处理后，暂时取出晶片的情况；(e)是改变热处理炉的情况。
图4是表示实施例2中的SOI基板的除气能力的评价结果的图表。
图5是表示实施例3中的SOI基板的除气能力的评价结果的图表。
图6是表示比较例2中的SOI基板的除气能力的评价结果图表。
附图标记的说明
11：单晶硅基板(接合晶片)
12：单晶硅基板(基体晶片)
13：氧化膜
14：贴合面
15：贴合晶片
16：SOI层
17：埋入氧化膜(BOX层)
18：SOI基板
具体实施方式
以下，一边参照附图一边更详细地说明本发明，但是本发明不限定于这些实施方式。
图1是表示通过贴合法来制造SOI基板的方法的一例的概略流程图。适用本发明的通过贴合方法来制造SOI基板的方法的概略，是如以下所示。
首先，在工序(a)中，准备成为半导体组件形成用的SOI层的单晶硅基板(接合晶片)11、以及成为支持基板的单晶硅基板(基体晶片)12，至少于任一方的单晶硅基板的表面，形成成为BOX层的硅氧化膜13(在此，于基体晶片上形成氧化膜13)。
接着，在工序(b)中，上述成为SOI层的单晶硅基板11和成为支持基板的单晶硅基板12，隔着硅氧化膜13密着贴合。如此，得到具有贴合面14的贴合晶片15。
接着，在工序(c)中，进行用以提高结合强度的结合热处理。
接着，在工序(d)中，进行薄膜化，使SOI层至预定的厚度为止，而得到具有SOI层16与埋入氧化层(BOX层)17的SOI基板18。
此时的薄膜化，例如，可利用平面磨削、镜面研磨的方法，也可利用被称为离子注入剥离法的方法，此方法是于贴合接合晶片与基体晶片的工序(b)之前，预先于接合晶片的贴合面，通过注入氢离子或稀有气体离子，形成离子注入层，而在贴合后，通过于离子注入层剥离接合晶片来进行薄膜化。又，以离子注入剥离法进行薄膜化时，其工序顺序是成为：于室温贴合后，对应必要的情况，进行约500℃的低温热处理，进行剥离后，进行用以提高结合强度的结合热处理工序(c)。
本发明者对于通过如此的贴合法来制造SOI基板的方法中，不追加高浓度杂质区域的形成或多晶硅层的形成等的另外的特别的工序，而直接对SOI层附加除气能力的方法，经过努力检讨，发现利用贴合界面本身作为除气部位(gettering site)的构想，通过调整结合热处理条件，可对贴合界面区域附加除气能力。也即，发现结合热处理时的加热温度条件是关系于除气区域的产生，进而完成本发明。
实验例
本发明者认为，如将结合热处理时的加热温度最适当化，则可提高最终制造出来的SOI基板的除气能力，而进行以下的实验。
参照图1来说明实验例。
首先，准备二片直径200mm、面方位{100}的镜面研磨后的N型单晶硅基板。于成为支持基板的单晶硅基板12的表面，通过热氧化形成成为BOX层的膜厚约1μm的硅氧化膜13(a)。接着，将成为SOI层的单晶硅基板11与成为支持基板的单晶硅基板12，包夹硅氧化膜13地密着贴合(b)。
接着，根据以下的条件，进行用以提高结合强度的结合热处理(c)。也即，将贴合后的晶片投入设定于800℃的热处理炉内，至最高温度T1℃为止，以10℃/分钟的升温速度升温，保持二小时后，降温至800℃为止，然后将晶片移至热处理炉外。T1℃设为1050℃、1100℃、1150℃、1200℃，升温途中，并无特别进行保持等。
此时，结合热处理工序中的热处理环境，从800℃的晶片投入时起，至升温工序途中的900℃为止，为干氧环境，从900℃至T1℃为止的升温工序与保持T1℃二小时后的降温途中为止，是进行湿式氧化(也即包含水蒸气的环境)，之后，至800℃取出晶片为止为干氧环境。
之后，将贴合晶片15的有源层侧，通过平面磨削、镜面研磨等，薄膜化至成为约12μm的厚度为止，得到SOI基板18(d)。
将如此制作出来的SOI基板的除气能力，如下地评价。首先，于SOI层表面，以约1×1013atoms/cm2的浓度涂布镍(Ni)，通过以1000℃进行一小时的热处理，使其扩散至内部。接着，阶段地蚀刻表面氧化膜、SOI层、BOX层，以感应耦合等离子体质谱法(Inductively Coupled Plasma MassSpectrometry；ICP-MS)测定其溶液中的Ni浓度，由此，来测定Ni浓度的深度方向的分布。表面氧化膜与BOX层是通过氢氟酸(HF)溶液，分别以一阶段，SOI层是从SOI层表面以约2μm的步阶，分割为六阶段来测定。
Ni浓度的深度分布的测定结果的例子，是如图2所示。由此来看可知，受Ni污染的表层与BOX层的界面区域也就是在10～12μm区域的SOI层中的Ni浓度高。也即，可将图2中的SOI层10～12μm的区域中的Ni浓度，视为在结合界面区域被除气后的Ni浓度。实验例的评价结果表示于表1。表1中的Ni浓度，是指在上述的结合界面区域被除气后的Ni浓度。
表1
    最高温度T1(℃)     Ni浓度(atoms/cm2)
    1050     2.6×1012
    1100     1.6×1012
    1150     3.9×1011
    1200     3.7×1011
由表1的结果可知，与结合热处理的最高温度为1150℃与1200℃的情况相较，1050℃与1100℃的情况，其结合界面区域的Ni浓度变高。也即，在结合热处理中，保持于1100℃以下时，可对于结合界面区域附加更优良的除气能力。
由以上的结果可知，在图1的工序(c)中，进行用以提高结合强度的结合热处理时，通过将结合热处理的最高温度设为1100℃、或者低于此温度，可对于结合界面区域附加优良的除气能力。
又，最高温度的保持时间，在实验例中是设为二小时，但并无特别限定，对应必要的情况，设为约一小时至四小时，或者即使设为四小时以上，也可得相同的效果。
如上述地将热处理设为低温的情况，其可对于结合界面区域附加除气能力的理由，详细情况尚未明确，但是一般认为是结合界面的结合状态、或者由其起因而发生的某些缺陷，而成为除气部位(gettering site)。一般认为，加热温度高于1100℃的高温时，会成为更完全性的高度结合，而不会形成将成为除气部位的缺陷或是缺陷消灭。
由实验例的结果可知，通过于1100℃以下的温度进行结合热处理，可对于结合界面区域附加优良的除气能力。但是，如此地以1100℃以下的温度，特别是以1050℃以下的温度来进行结合热处理后的SOI基板，与以高于1100℃的温度进行结合热处理后的SOI基板相较，其结合强度弱，当投入组件工序时，有因SOI层的剥离等而导致成品率降低的可能性。因此，本发明者对于应如何发现在维持上述结合界面区域优良的除气能力的状况下，进而用以得到高结合强度的方法，进行努力调查与检讨。
其结果发现，将结合热处理，进行如上述的1100℃以下的低温的热处理后，利用进行更高温的热处理，可具有强固的结合力，且可控制除气部位的产生。
具体地，如图1所示的SOI基板的制造方法中，在图1(c)的结合热处理中，若进行以下的二阶段的热处理，则可得到优良的除气能力，且可得到更高的结合强度。也即，第一阶段的热处理是保持于至少950℃至1100℃的范围的温度的热处理，第二阶段的热处理是高于1100℃而未满硅的熔点的范围的温度的热处理。第一阶段的热处理的保持时间并无特别限定，例如可为一小时以上四小时以下。如短于一小时，则有无法得到充分的除气能力的情况。另外，如长于四小时，则生产性降低。另外，第二阶段的热处理的保持时间也无特别限定，可适当的选择。
又，上述“保持于至少950℃至1100℃的范围的温度”，通常是指以950℃至1100℃的范围的特定温度(一定温度)保持预定时间的意思，但是在本发明中不仅限定于此。也即，只要保持于950℃以上1100℃以下的范围即可，只要是可得到本发明效果的范围，也包含在此范围内。例如，有以下的型态，于图3表示概略图表。也即，上述的以950℃至1100℃的范围的特定温度，保持一定时间的(a)方法；使从950℃至1100℃的范围的升温速度，设成小于从晶片的投入温度至950℃为止的升温速度(例如10℃/分钟以上30℃/分钟以下)的渐升温(例如未满10℃/分钟)的(b)方法；于950℃以上1100℃以下的范围，上下变化温度的(c)方法等，或是组合这些的方法也可。
但是，若考虑生产性、成本，以(a)、(b)的方法为优选。
另外，也可如(d)所示，第一阶段的热处理后，暂时取出晶片，进行洗净等，之后，进行第二阶段的热处理；也可如(e)所示，在改变热处理炉等的情况中，在第一阶段的加热后，暂时地冷却，接着，第二阶段的热处理是于其他的热处理炉进行。另外，此时，第二阶段的热处理也可以快速退火热处理(Rapid thermal annealing；RTA)来进行。
即使是如上述的以二阶段来进行结合热处理的方法，其可以附加除气能力的详细理由尚未明确，但是一般认为是因通过第一阶段的保持于950℃至1100℃的范围的温度，于结合界面形成成为除气部位的某些缺陷，若是通过保持于此范围的温度而形成的除气部位，则即使于第二阶段的以高于1100℃温度进行的热处理中，此缺陷也不会消灭而可稳定地保持。
如为以上的方法，则可不追加高度杂质的导入等的特别的新工序，便能在保持高结合强度的状态下，将除气层导入SOI基板。也即，因未追加特别的新工序，不会降低生产性，且不会提高成本，便能有效率地制造出具有高除气能力的SOI基板。
而且，若根据本发明，不会有在导入磷、硼等的杂质来作成除气层的方法中，由于磷、硼等的杂质的热扩散所造成的对于组件形成区域的不良影响的问题。另外，本发明也可适用于：其SOI层的厚度薄，通过将多晶硅层形成于SOI层与BOX层的界面来导入除气层的方法是困难的情况。
上述实施形态中，在贴合后，将接合晶片薄膜化的工序，是进行平面磨削、镜面研磨等，但是也可利用被称为离子注入剥离法的方法来取代，此方法是先于贴合前的接合晶片的表层部，注入氢离子或稀有气体离子，形成离子注入层，将其表面与基体晶片的表面，隔着氧化膜贴合，通过以约500℃的低温进行热处理，于离子注入层剥离来形成SOI层。另外，此时，也可采用：通过等离子体处理使要贴合的晶片表面活性化后，进行贴合，而不进行上述约500℃的热处理，然后通过机械性应力于上述离子注入层剥离的方法。
任一种的情况下，刚剥离后的SOI晶片的贴合界面的结合强度，对于投入组件工序而言，皆不充分，因此，必须施加用以提高结合强度的热处理。作为此时的热处理，
通过施加本发明的热处理，由于可制造出在结合界面区域具有优良的除气能力的SOI晶片，因此，本发明特别适用于通过离子注入剥离法来进行薄膜化的情况。
然而，在本发明中，除气层是形成于成为SOI层的单晶硅基板与成为支持基板的单晶硅基板的贴合面附近。也即，在成为支持基板的单晶硅基板的表面，形成硅氧化膜时，于BOX层与SOI层的界面区域形成除气层；而在成为SOI层的单晶硅基板的表面，形成硅氧化膜时，于支持基板与BOX层的界面区域形成除气层。此时，因两者的贴合面的结合状态没有差异，两者的除气层的除气能力是相同的。
但是，因为金属杂质于硅中的扩散速度与于硅氧化物中的扩散速度相异，金属杂质难以通过BOX层。因此，为了要将附着于成为组件制作区域的SOI层的表面的金属污染除气，除气层最好是形成于BOX层与SOI层的界面区域。也即，优选是先在成为支持基板的单晶硅基板的表面，形成硅氧化膜，然后进行贴合。
可是，即使是先在成为SOI层的单晶硅基板的表面形成硅氧化膜，然后于支持基板与BOX层的界面区域形成除气层的情况，与将除气层导入SOI基板的背面的情况相比，可得到较大的除气能力。另外，SOI基板的BOX层的厚度，每年是制作成越来越薄。若BOX层的厚度薄至100nm以下，则即使是形成于支持基板与BOX层的界面区域的除气层，对于SOI层中的金属污染的除气也有效。
若通过以上的贴合方法来制造SOI基板的方法，则可制造出一种SOI基板，具有仅由单晶硅所构成的SOI层，在该SOI层中的SOI层与埋入氧化膜的界面区域，基于结合界面缺陷，具有可捕获1×1012atoms/cm2以上的金属杂质的能力。
已知会对于电气特性造成影响的金属杂质的浓度是1011atoms/cm2等级以上。因此，如本发明般地，具有1×1011atoms/cm2以上的除气能力，特别是若在SOI层与埋入氧化膜的界面区域具有1×1012atoms/cm2以上的除气能力，则可有效地防止SOI层中的组件形成区域中的金属污染所造成组件特性的劣化。
另外，如此地具有仅由单晶硅所构成的SOI层，且在SOI层中具有除气层的SOI基板，其电气特性优良，不会对组件造成不良影响，这些优点是无法以在SOI层与BOX层的界面附近的SOI层区域，形成高浓度杂质或多晶硅层等的方法来得到。
以下表示本发明的实施例，更具体地说明本发明，但是本发明不限定于这些实施例。
实施例1
基于图1所示的工序，如以下地制作SOI基板。
首先，与实验例相同地，准备二片镜面研磨后的直径200mm、面方位{100}的N型单晶硅基板。于成为支持基板的单晶硅基板12的表面，通过热氧化形成成为BOX层的膜厚约1μm的硅氧化膜13(a)。接着，使成为SOI层的单晶硅基板11与成为支持基板的单晶硅基板12，包夹硅氧化膜13而密着地贴合(b)。
接着，进行用以提高结合强度的结合热处理(c)。将贴合后的晶片投入保持于800℃的热处理炉内，以10℃/分钟的升温速度，升温至保持温度也就是T2℃之后，保持T2℃二小时。之后，升温至最高温度的1150℃为止，保持二小时之后，降温至800℃为止，然后将晶片移至炉外。T2℃是设为950℃、1000℃、1100℃。
此时，结合热处理工序中的热处理环境，从800℃的晶片投入时起，经过升温工序，至保持T2℃二小时为止的期间，设为干氧环境，从T2℃至1150℃的升温工序与经过保持1150℃二小时至降温途中为止，是进行湿式氧化(也即包含水蒸气的环境)，之后，至800℃取出晶片为止是设为干氧环境。
之后，将接合晶片15的有源层侧，通过平面磨削、镜面研磨等，薄膜化至厚度成为约12μm为止，而得到SOI基板18(d)。
以与实验例相同方法，评价以如此方式制作出来的SOI基板的除气能力。
比较例1
在实施例1的SOI基板的制作步骤中，结合热处理的升温过程中的保持温度T2℃是设为900℃、1125℃，以此条件制作出SOI基板。另外，以与实验例相同方法，评价除气能力。
实施例1与比较例1的除气能力的评价结果是表示于表2。
表2
    保持温度T2(℃)     Ni浓度(atoms/cm2)
    900     3.9×1011
    950     2.1×1012
    1000     3.0×1012
    1100     1.5×1012
    1125     6.8×1011
由表2所示可知，结合热处理的升温过程中的保持温度T2℃为实施例1的950℃～1100℃的情况，若与比较例1的900℃、1125℃的情况比较，提高了结合界面区域的Ni浓度。也即，可知即使最高温度为1150℃以上的情况，在其升温过程中，以950℃～1100℃的范围的温度进行保持的情况，可对结合界面区域附加更优良的除气能力。而且，具有可充分地将1×1012atoms/cm2以上的Ni除气的能力。
另外，将实施例1、比较例1中制作的SOI基板投入通常的组件工序，皆未发生剥离，结合强度也无问题。
由以上可表示，若根据本发明，则可有效率地制造出具有优良的除气能力的SOI基板。
实施例2、3
基于图1所示的工序，如以下地制作SOI基板。
首先，与实施例1相同地，准备二片N型单晶硅基板，于成为支持基板的单晶硅基板12的表面，通过热氧化形成成为BOX层的膜厚约1.3μm的硅氧化膜13(a)。接着，使成为SOI层的单晶硅基板11与成为支持基板的单晶硅基板12，包夹硅氧化膜13而密着地贴合(b)。接着，将贴合后的晶片投入保持于800℃的热处理炉内，以10℃/分钟的升温速度，升温至保持温度也就是1000℃，保持二小时，之后，升温至1150℃为止，保持二小时之后，降温至800℃为止，然后将晶片移至炉外。
此时，结合热处理工序中的热处理环境，分别进行：从800℃的晶片投入时起，至升温工序途中的900℃为止，设为干氧环境，经过从900℃至1000℃的升温工序、保持1000℃二小时、从1000℃至1150℃的升温工序、保持1150℃二小时的各工序，至降温途中为止，是进行湿式氧化(也即包含水蒸气的环境)，之后，至800℃取出晶片为止为干氧环境(实施例2)；以及结合热处理工序中的全部的热处理环境皆为干氧环境(实施例3)二种。
以与实验例的图2相同的方法，评价如此制作出来的SOI基板的除气能力，将结果表示于图4(实施例2)、图5(实施例3)。
比较例2
在实施例3的SOI基板的制作步骤中，结合热处理不进行1000℃二小时的途中保持，而以仅进行1150℃、二小时的热处理的情况，来制作SOI基板，以与实施例3相同的方法进行评价，将结果表示于图6。
根据实施例2、3与比较例2的结果，可获知如下所述的情况。
若如实施例2般地在包含水蒸气的环境进行结合热处理，与如实施例3般地在未包含水蒸气的环境进行热处理的情况比较，在SOI层与BOX层的界面附近，被除气的Ni浓度，显示高出一位数以上的数值，可知具有更优良的除气能力。如此，虽然在包含水蒸气的环境进行结合热处理时的除气能力变高的理由尚未明了，但一般认为，与氧分子相较分子半径较小的水分子的存在，是与界面附近的缺陷的形成、维持有关。
另一方面，即使如实施例3般地在未包含水蒸气的环境进行热处理的情况，如以本发明的伴随途中保持的热处理方法，进行结合热处理，若与如比较例2般地未伴随途中保持的热处理方法比较，在SOI层与BOX层的界面附近，被除气的Ni浓度显示高出约一位数以上的数值，可知具有除气能力。
因此，为了得到更高的除气能力，优选是在包含水蒸气的环境进行本发明的结合热处理。然而，因包含水蒸气的环境，其氧化速度快，例如，若适用于利用离子注入剥离法来制作薄膜SOI晶片的情况，则有SOI层的膜厚的减少量变大，无法得到预定的SOI层厚度的情况。如此，包含水蒸气的环境使用困难时，以未包含水蒸气的环境进行本发明的结合热处理为有效。
又，本发明不限定于上述实施形态。上述实施形态仅为例示。凡是与本发明的权利要求中记载的技术思想，实质上具有相同的构成，产生相同的效果者，不论为如何的形态，皆应包含于本发明的技术范围内。
例如，在上述实施例中，贴合后，将接合晶片薄膜化的工序是进行平面磨削、镜面研磨，但是也可以取代此种方法，可利用上述的被称为离子注入剥离法的方法，来进行接合晶片的薄膜化。
另外，结合热处理时的第一阶段的加热中，若保持温度保持于至少950℃以上1100℃以下，则在该温度范围之中，无论随时间如何地变化皆可。

Claims (4)

1.一种SOI基板的制造方法，通过贴合法来制造SOI基板，其特征为：
至少于成为SOI层的单晶硅基板与成为支持基板的单晶硅基板的任一方的表面，制作硅氧化膜，然后隔着该硅氧化膜，贴合上述成为SOI层的单晶硅基板与上述成为支持基板的单晶硅基板后，
在进行提高结合强度的结合热处理的情况，该结合热处理包含在含有水蒸气的环境下进行的热处理，并且该结合热处理是：在进行保持于至少950℃至1100℃的范围的温度的热处理之后，进行高于1100℃的温度的热处理。
2.如权利要求1所述的SOI基板的制造方法，其中，在上述成为支持基板的单晶硅基板的表面，形成上述硅氧化膜。
3.如权利要求1所述的SOI基板的制造方法，其中，上述950℃至1100℃的范围的温度的保持时间，是一小时以上四小时以下。
4.如权利要求2所述的SOI基板的制造方法，其中，上述950℃至1100℃的范围的温度的保持时间，是一小时以上四小时以下。
CN2006800478731A 2005-12-19 2006-10-20 Soi基板的制造方法及soi基板 Active CN101341577B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005364916 2005-12-19
JP364916/2005 2005-12-19
PCT/JP2006/320912 WO2007072624A1 (ja) 2005-12-19 2006-10-20 Ｓｏｉ基板の製造方法およびｓｏｉ基板

Publications (2)

Publication Number Publication Date
CN101341577A CN101341577A (zh) 2009-01-07
CN101341577B true CN101341577B (zh) 2011-08-03

Family

ID=38188407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800478731A Active CN101341577B (zh) 2005-12-19 2006-10-20 Soi基板的制造方法及soi基板

Country Status (6)

Country Link
US (1) US7749861B2 (zh)
EP (1) EP1965413B1 (zh)
JP (1) JP5292810B2 (zh)
KR (1) KR101356685B1 (zh)
CN (1) CN101341577B (zh)
WO (1) WO2007072624A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US8476099B2 (en) 2010-07-22 2013-07-02 International Business Machines Corporation Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
JP2013229356A (ja) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Ｓｏｉウェハおよびその製造方法、並びにｍｅｍｓデバイス
CN109183142A (zh) * 2018-11-14 2019-01-11 中国工程物理研究院激光聚变研究中心 一种籽晶托及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403450B1 (en) * 1998-04-07 2002-06-11 Commissariat A L'energie Atomique Heat treatment method for semiconductor substrates
US6534384B2 (en) * 1998-06-04 2003-03-18 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer including heat treatment in an oxidizing atmosphere
US6639327B2 (en) * 2000-07-10 2003-10-28 Canon Kabushiki Kaisha Semiconductor member, semiconductor device and manufacturing methods thereof
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JP2752799B2 (ja) * 1991-03-27 1998-05-18 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
JP2908150B2 (ja) 1992-11-27 1999-06-21 日本電気株式会社 Ｓｏｉ基板構造及びその製造方法
JPH06275525A (ja) 1993-03-18 1994-09-30 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JP3262190B2 (ja) 1994-09-05 2002-03-04 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JPH1032209A (ja) 1996-07-17 1998-02-03 Hitachi Ltd Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2004087768A (ja) 2002-08-27 2004-03-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
EP1662555B1 (en) * 2003-09-05 2011-04-13 SUMCO Corporation Method for producing soi wafer
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
JP2006278893A (ja) * 2005-03-30 2006-10-12 Toshiba Ceramics Co Ltd 貼り合わせウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403450B1 (en) * 1998-04-07 2002-06-11 Commissariat A L'energie Atomique Heat treatment method for semiconductor substrates
US6534384B2 (en) * 1998-06-04 2003-03-18 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer including heat treatment in an oxidizing atmosphere
US6639327B2 (en) * 2000-07-10 2003-10-28 Canon Kabushiki Kaisha Semiconductor member, semiconductor device and manufacturing methods thereof
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-311526A 2004.11.04
JP特开平8-78646A 1996.03.22

Also Published As

Publication number Publication date
WO2007072624A1 (ja) 2007-06-28
KR101356685B1 (ko) 2014-02-03
EP1965413A1 (en) 2008-09-03
EP1965413A4 (en) 2010-09-22
US20090042361A1 (en) 2009-02-12
KR20080089350A (ko) 2008-10-06
CN101341577A (zh) 2009-01-07
JPWO2007072624A1 (ja) 2009-05-28
US7749861B2 (en) 2010-07-06
EP1965413B1 (en) 2012-12-05
JP5292810B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
CN101427347B (zh) Soi晶片的制造方法
EP1025580B1 (en) Improved process for production of thin layers of semiconductor material
CN101241835B (zh) 贴合晶片的制造方法
CN101432849B (zh) Soi晶片的制造方法
CN101341577B (zh) Soi基板的制造方法及soi基板
CN104025254A (zh) 贴合soi晶片的制造方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
JP4665429B2 (ja) 半導体素子の製造方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
TWI716627B (zh) 貼合式soi晶圓的製造方法
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
CN102224568A (zh) 贴合晶片的制造方法
CN101445958A (zh) 硅结晶化方法
JP3452123B2 (ja) Ｓｏｉ基板の製造方法
JP3484961B2 (ja) Ｓｏｉ基板の製造方法
JP2009537076A (ja) 絶縁体上半導体構造を形成するための方法
KR101064325B1 (ko) 다결정 실리콘 박막의 제조방법
JPS61258434A (ja) 半導体装置の製造方法
CN116721912A (zh) 一种含电荷阻隔层的复合基底、复合薄膜及其制备方法
JPH03165509A (ja) シリコンウエハー
JP2001257329A (ja) Ｓｉｍｏｘ基板およびその製造方法
JPH05121282A (ja) 貼り合わせ基板の製造方法
JP2013168432A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant