WO2007072624A1 - Ｓｏｉ基板の製造方法およびｓｏｉ基板 - Google Patents

Ｓｏｉ基板の製造方法およびｓｏｉ基板 Download PDF

Info

Publication number
WO2007072624A1
WO2007072624A1 PCT/JP2006/320912 JP2006320912W WO2007072624A1 WO 2007072624 A1 WO2007072624 A1 WO 2007072624A1 JP 2006320912 W JP2006320912 W JP 2006320912W WO 2007072624 A1 WO2007072624 A1 WO 2007072624A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
soi
heat treatment
layer
bonding
Prior art date
Application number
PCT/JP2006/320912
Other languages
English (en)
French (fr)
Inventor
Hiroshi Takeno
Nobuhiko Noto
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP06821973A priority Critical patent/EP1965413B1/en
Priority to KR1020087014754A priority patent/KR101356685B1/ko
Priority to JP2007551002A priority patent/JP5292810B2/ja
Priority to US12/086,009 priority patent/US7749861B2/en
Priority to CN2006800478731A priority patent/CN101341577B/zh
Publication of WO2007072624A1 publication Critical patent/WO2007072624A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　本発明は、貼り合わせ法によりＳＯＩ基板を製造する方法において、少なくとも、ＳＯＩ層となる単結晶シリコン基板と支持基板となる単結晶シリコン基板のいずれか一方の表面にシリコン酸化膜を作製し、該シリコン酸化膜を介して前記ＳＯＩ層となる単結晶シリコン基板と前記支持基板となる単結晶シリコン基板とを貼り合わせた後、結合強度を高める結合熱処理を行う場合に、少なくとも９５０°Cから１１００°Cの範囲の温度で保持する熱処理を行った後に、１１００°Cよりも高い温度の熱処理を行うことを特徴とするＳＯＩ基板の製造方法である。これにより、ＳＯＩ層の金属汚染に対して優れたゲッタリング能力を有するＳＯＩ基板を効率的に製造することのできるＳＯＩ基板の製造方法およびＳＯＩ基板が提供される。

Description

明 細 書
SOI基板の製造方法および SOI基板
技術分野
[0001] 本発明は、貼り合わせ法による SOI (Silicon On Insulator)基板の製造方法に 関し、より詳しくは、金属不純物に対して優れたゲッタリング能力を有する SOI基板の 製造方法に関する。 背景技術
[0002] 半導体素子用の基板の一つとして、絶縁膜であるシリコン酸ィ匕膜の上にシリコン層 ( 以下、 SOI層と呼ぶことがある）を形成した SOI基板がある。この SOI基板は、デバイ ス作製領域となる基板表層部の SOI層が埋め込み酸化膜層（BOX層）により基板内 部と電気的に分離されているため、寄生容量が小さぐ耐放射性能力が高いなどの 特徴を有する。そのため、高速'低消費電力動作、ソフトエラー防止などの効果が期 待され、高性能半導体素子用の基板として有望視されている。
[0003] この SOI基板の製造方法として、例えば、以下の方法が知られている。すなわち、 鏡面研磨された 2枚の単結晶シリコン基板 (SOI層となる単結晶シリコン基板 (ボンド ゥエーハ）と支持基板となる単結晶シリコン基板 (ベースウェーハ) )を用意し、少なく とも一方のシリコン基板の表面に酸ィ匕膜を形成させる。そして、これらの単結晶シリコ ン基板を酸ィ匕膜を挟んで貼り合わせた後、熱処理して結合強度を高める。その後、 ボンドゥエーハを薄膜ィ匕して SOI (Silicon On Insulator)層が形成された SOI基 板を得る。この薄膜ィ匕の方法としては、ボンドゥエーハを所望の厚さまで研肖 ij、研磨 等を施す方法や、イオン注入剥離法と呼ばれる方法でイオン注入層でボンドゥエ一 ハを剥離する方法等がある。
[0004] 前述したように、 SOI基板は、電気的特性の観点から構造上のメリットを多く有する 力 金属不純物汚染に対する耐性という観点では構造上のデメリットを有している。 すなわち、多くの場合金属不純物の拡散速度は、シリコン中よりもシリコン酸ィ匕膜中 の方が遅くなる。それにより、 SOI層表面力も汚染された場合、金属不純物が BOX 層を通過しにくいために、薄い SOI層に蓄積されることになる。そのため、 SOI構造を 有しないシリコン基板の場合よりも金属汚染の悪影響がより大きくなる。したがって、 S OI基板では、金属不純物を捕獲して半導体素子の活性層となる領域力も除去する 能力（ゲッタリング能力）を有することが、より一層重要な品質の一つとなる。
[0005] SOI構造を有しな 、シリコン基板の場合に一般的に用いられるゲッタリング手法 (酸 素析出物、高濃度ホウ素添加、裏面多結晶シリコン膜等）は、いずれも活性層とは逆 の基板側にゲッタリング層が導入される。しかし、 SOI基板において同様の手法を用 Vヽて支持基板側にゲッタリング層を導入しても、金属不純物が BOX層を通過しにく いために、上述のゲッタリング層が十分機能せず、これらの手法はそのままでは SOI 基板には適用できな 、と 、う問題がある。
[0006] これらの問題を解決するため、 SOI基板の SOI層近傍にゲッタリング領域を導入す る方法が従来力 幾つ力提案されて 、る。
例えば、 SOI層の選択的な領域に、例えばリンやホウ素などの不純物を高濃度に 含んだ領域をゲッタリング用として設ける方法が特開平 6— 163862号公報ゃ特開平 10— 32209号公報に開示されている。しかし、このような方法では、不純物を導入す る工程が増えることにより、コストが高くなり生産性が低下するという問題がある。また、 SOI基板の製造工程やデバイスプロセスにおける熱処理により、ゲッタリング用に導 入した不純物が拡散して半導体素子の活性層に達すると、電気的特性への悪影響 が懸念される。
[0007] また、他の方法として、 SOI層と BOX層との界面近傍の SOI層領域に多結晶シリコ ン層を形成し、金属不純物をゲッタリングする方法が特開平 6— 275525号公報に開 示されている。しかし、この場合も、多結晶シリコン層を形成する工程が増えること〖こ なり、コストが高くなり生産性が低下するという問題がある。また、 SOI層の厚さが薄い 場合には、多結晶シリコン層の形成が極めて難しくなる。 発明の開示
[0008] 本発明はこのような問題に鑑みてなされたもので、 SOI層の金属汚染に対して優れ たゲッタリング能力を有する SOI基板を効率的に製造することのできる SOI基板の製 造方法および SOI基板を提供することを目的とする。
[0009] 本発明は、上記課題を解決するためになされたもので、貼り合わせ法により SOI基 板を製造する方法において、少なくとも、 SOI層となる単結晶シリコン基板と支持基板 となる単結晶シリコン基板のいずれか一方の表面にシリコン酸ィ匕膜を作製し、該シリ コン酸ィ匕膜を介して前記 SOI層となる単結晶シリコン基板と前記支持基板となる単結 晶シリコン基板とを貼り合わせた後、結合強度を高める結合熱処理を行う場合に、少 なくとも 950°Cから 1100°Cの範囲の温度で保持する熱処理を行った後に、 1100°C よりも高い温度の熱処理を行うことを特徴とする SOI基板の製造方法を提供する。
[0010] このように、少なくとも 950°Cから 1100°Cの範囲の温度で保持する熱処理を行った 後に、 1100°Cよりも高い温度の熱処理を行うことにより、結合界面領域に優れたゲッ タリング能力を付加できると共に、高い結合強度を有する SOI基板を製造できる。ま た、別途特別な新たな工程が追加されないため、生産性を低下させず、しかもコスト を高くすることなぐ効率的に SOI基板を製造できる。し力も、不純物の高濃度層を設 ける等も不要であることから、その他の電気特性の劣化等もな 、。
[0011] また、本発明の SOI基板の製造方法では、前記支持基板となる単結晶シリコン基 板の表面に前記シリコン酸ィ匕膜を形成することが好ましい。
[0012] 支持基板となる単結晶シリコン基板の表面にシリコン酸ィ匕膜を形成することによって 、ゲッタリングサイトとなる結合界面が SOI層と BOX層との界面になるので、 SOI層に おける金属汚染を BOX層を通過させなくてもゲッタリングすることができる SOI基板を 製造することができる。
[0013] また、本発明の SOI基板の製造方法では、前記 950°Cから 1100°Cの範囲の温度 に保持する時間を 1時間以上 4時間以下とすることが好ましい。
[0014] このように 950°Cから 1100°Cで保持する時間を 1時間以上 4時間以下とすることで
、生産性を低下させることなく十分なゲッタリング能力を得ることができる。
[0015] また、本発明の SOI基板の製造方法では、前記結合強度を高める熱処理は、水蒸 気を含む雰囲気での熱処理を含むことが好まし ヽ。
[0016] このように、前記結合強度を高める熱処理として、少なくとも 950°Cから 1100°Cの 範囲の温度で保持する熱処理を行なった後に、 1100°Cよりも高い温度の熱処理を 行なう際に、その熱処理の少なくとも一部の工程中の熱処理雰囲気が水蒸気を含む 雰囲気であれば、ゲッタリング能力をより一層高めることができる。
[0017] また、本発明は、貼り合わせ法により製造された SOI基板であって、単結晶シリコン のみ力もなる SOI層を有し、該 SOI層中の SOI層と埋め込み酸ィ匕膜との界面領域に おいて、結合界面欠陥に基づいて 1 X 1012atoms/cm2以上の金属不純物を捕獲 する能力を有するものであることを特徴とする SOI基板を提供する。
[0018] 電気的特性に影響を与える金属不純物の濃度は loUatomsZcm2台以上である ことが知られている。したがって、本発明の SOI基板のように l X 1012atoms/cm2以 上のゲッタリング能力が SOI層と埋め込み酸ィ匕膜との界面領域にあるものであれば、 金属汚染による素子特性の劣化を十分に防ぐことができる。
[0019] 本発明に従う SOI基板の製造方法であれば、 SOI層の金属汚染に対して優れたゲ ッタリング能力を有する SOI基板を効率的に低コストで製造できる。また、本発明に従 う SOI基板であれば、十分に高!ヽゲッタリング能力を SOI層中に有する高品質で安 価な SOI基板とできる。 図面の簡単な説明
[0020] [図 1]貼り合わせ法による SOI基板の製造方法の概略を示したフローシートである。
[図 2]実験例における SOI基板の SOI層側の表面力も BOX層までの金属不純物の 濃度分布の一例を示したグラフである。
[図 3]本発明の結合熱処理の際の温度の変化パターンの例を示した概略図であり、 ( a)は 1段階目の熱処理において特定の温度にて一定時間保つ場合であり、 (b)は 1 段階目の熱処理を徐昇温で行う場合であり、（c)は、 1段階目の熱処理において 950 °C以上 1100°C以下の範囲で温度を上下に変化させる場合であり、 (d)は 1段階目 の熱処理後にゥエーハをー且取り出す場合であり、 (e)は熱処理炉を変える場合で ある。
[図 4]実施例 2における SOI基板のゲッタリング能力の評価結果を示すグラフである。
[図 5]実施例 3における SOI基板のゲッタリング能力の評価結果を示すグラフである。
[図 6]比較例 2における SOI基板のゲッタリング能力の評価結果を示すグラフである。 発明を実施するための最良の形態
[0021] 以下、本発明について図面を参照しながらさらに詳細に説明する力 本発明はこれ らに限定されるものではない。
[0022] 図 1は、貼り合わせ法による SOI基板の製造方法の一例を示すフローシートである
。本発明が適用される貼り合わせ法による SOI基板の製造方法の概略は以下に示す 通りである。
まず、工程 (a)において、半導体素子形成用の SOI層となる単結晶シリコン基板（ ボンドゥエーハ） 11と、支持基板となる単結晶シリコン基板 (ベースウェーノヽ） 12を用 意し、少なくともいずれか一方の単結晶シリコン基板の表面に BOX層となるシリコン 酸化膜 13を形成する（ここでは、ベースウェーハに酸ィ匕膜 13を形成する)。
[0023] 次に、工程 (b)において、上記 SOI層となる単結晶シリコン基板 11と支持基板とな る単結晶シリコン基板 12をシリコン酸ィ匕膜 13を介して密着させて貼り合わせる。この ようにして貼り合わせ面 14を有する貼り合わせゥエーハ 15を得る。
次に、工程 (c)において、結合強度を高めるための結合熱処理を行う。 次に、工程 (d)において、 SOI層を所望の厚さまで薄膜ィ匕を行って SOI層 16およ び埋め込み酸ィ匕膜 (BOX層） 17を有する SOI基板 18を得る。
[0024] この時の薄膜ィ匕は、例えば、平面研削および鏡面研磨による方法を用いることもで きるし、ボンドゥエーハとべ一スウェーハとを貼り合わせる工程 (b)の前に予めボンド ゥエーハの貼り合わせ面に水素イオンまたは希ガスイオンを注入することによってィ オン注入層を形成しておき、貼り合わせた後にイオン注入層でボンドゥエーハを剥離 することによって薄膜ィ匕を行うイオン注入剥離法と呼ばれる方法を用いることもできる 。なお、イオン注入剥離法で薄膜ィ匕を行う場合には、室温で貼り合わせた後に、必要 に応じて 500°C程度の低温熱処理を行って剥離を行った後、結合強度を高めるため の結合熱処理工程 (c)を行うと ヽぅ工程順となる。
[0025] 本発明者らは、このような貼り合わせ法による SOI基板の製造方法にぉ 、て、高濃 度不純物領域の形成や多結晶シリコン層の形成等の別途特別な工程を追加するこ となぐ SOI層にゲッタリング能力を直接的に付加する方法について鋭意検討したと ころ、貼り合わせ界面自体をゲッタリングサイトとして利用することを発想し、これには 結合熱処理条件を工夫することにより、貼り合わせ界面領域にゲッタリング能力を付 加できることを見出した。すなわち、結合熱処理時の加熱温度条件がゲッタリンダサ イトの生成に関わっていることを見出し、本発明を完成させた。
[0026] (実験例）
本発明者らは、結合熱処理時の加熱温度を最適化すれば、最終的に製造された S OI基板のゲッタリング能力を向上させることができると考え、以下のような実験を行つ た。
図 1を参照して実験例を説明する。
まず、直径 200mm、面方位 { 100}の鏡面研磨された 2枚の N型単結晶シリコン基 板を用意した。支持基板となる単結晶シリコン基板 12の表面に、 BOX層となる膜厚 約 l /z mのシリコン酸ィ匕膜 13を熱酸ィ匕により形成した (a)。次に、 SOI層となる単結晶 シリコン基板 11と支持基板となる単結晶シリコン基板 12をシリコン酸ィ匕膜 13を挟むよ うにして密着させて貼り合わせた (b)。
[0027] 次 、で、結合強度を高めるための結合熱処理を以下の条件で行った (c)。すなわ ち、 800°Cに設定した熱処理炉に貼り合わせたゥエーハを投入し、最高温度 T °Cま で 10°CZ分の昇温速度で昇温して 2時間保持した後に、 800°Cまで降温してからゥ エーノヽを熱処理炉外に引き出した。 T 。Cは 1050。C、 1100。C、 1150。C、 1200。Cと し、昇温途中にぉ 、て保持することなどは特にしな力つた。
この時、結合熱処理工程中の熱処理雰囲気としては、 800°Cのゥエーハ投入時か ら昇温工程途中の 900°Cまではドライ酸素雰囲気とし、 900°C力も T °Cまでの昇温 工程と T °Cで 2時間保持した後の降温工程の途中まではノ ィロジェニック酸ィ匕 (すな わち、水蒸気を含む雰囲気）を行い、その後、 800°Cでゥエーハを取り出すまではド ライ酸素雰囲気とした。
その後、貼り合わせゥエーハ 15の活性層側を、平面研削や鏡面研磨などにより、 約 12 mの厚さになるまで薄膜ィ匕し、 SOI基板 18を得た (d)。
[0028] このように作製した SOI基板のゲッタリング能力を次のように評価した。まず、 SOI層 表面に Niを約 1 X 1013atoms/cm2の濃度で塗布し、 1000°Cで 1時間の熱処理に より内部に拡散させた。次に、表面酸化膜、 SOI層、 BOX層を段階的にエッチングし て、その溶液中の Ni濃度を ICP— MS (誘導結合プラズマ質量分析法)で測定するこ とにより、 Ni濃度の深さ方向分布を測定した。表面酸ィ匕膜と BOX層は HF溶液により 各々 1段階で、 SOI層は SOI層表面力も約 2 テツプで 6段階に分割して測定し た。
[0029] Ni濃度の深さ分布の測定結果の例を図 2に示す。これを見ると、 Ni汚染させた表 層と、 BOX層との界面領域である、 10〜12 111領域での301層中の^濃度が高ぃ ことがわかる。すなわち、図 2における SOI層 10〜12 /ζ πιの領域での Ni濃度を結合 界面領域にゲッタリングされた Ni濃度と見なすことができる。実験例の評価結果を表 1に示す。表 1における Ni濃度とは上述の結合界面領域にゲッタリングされた Ni濃度 である。
[0030] [表 1]
Figure imgf000009_0001
[0031] 表 1の結果から、結合熱処理の最高温度が 1150°Cと 1200°Cの場合と比較して、 1 050°Cと 1100°Cの方力 結合界面領域の Ni濃度が高くなつていることがわかる。す なわち、結合熱処理において 1100°C以下で保持した場合に、結合界面領域に、よ り優れたゲッタリング能力が付加されることがわかる。
以上の結果から、図 1の工程 (c)において、結合強度を高めるための結合熱処理を 行う際に、結合熱処理の最高温度を 1100°C、あるいはそれよりも低い温度にするこ とにより、結合界面領域に優れたゲッタリング能力を付加することができることがわか つた o
[0032] なお、最高温度における保持時間は、実験例においては 2時間とした力 特に限定 されるものではなぐ必要に応じて 1時間から 4時間程度、あるいはそれ以上としても 同様の効果が得られる。 [0033] 上記のように熱処理を低温とした場合の方が結合界面領域にゲッタリング能力が付 カロされる理由の詳細は明らかではないが、結合界面の結合状態、あるいはそれに起 因して発生した何らかの欠陥がゲッタリングサイトとなって 、るものと考えられる。加熱 温度が 1100°Cよりも高温の場合は、より完全性の高い結合となり、ゲッタリングサイト となるような欠陥が形成されないか、あるいは消滅するものと考えられる。
[0034] 実験例の結果より、 1100°C以下の温度で結合熱処理を行うことによって、結合界 面領域に優れたゲッタリング能力を付加することができることがわ力つた。しかし、この ように 1100°C以下の温度、特に 1050°C以下の温度で結合熱処理を行った SOI基 板は、 1100°Cよりも高い温度で結合熱処理を行った SOI基板よりも結合強度が弱く 、デバイス工程に投入した場合に、 SOI層の剥離などにより歩留りの低下を招く可能 性がある。そこで、本発明者らは、上述の結合界面領域における優れたゲッタリング 能力を維持したまま、さらに高い結合強度を得るための方法を見出すベぐ鋭意調査 および検討を行った。
[0035] その結果、結合熱処理を上記のような 1100°C以下の低温の熱処理を行った後に より高温の熱処理を行うことで強固な結合力を有するとともにゲッタリングサイトの生 成を制御できることを見出した。
具体的には、図 1に示すような SOI基板の製造方法において、図 1 (c)の結合熱処 理において以下のような 2段階の熱処理を行えば、優れたゲッタリング能力を得ると 共に、より高い結合強度を得ることができる。すなわち、 1段階目の熱処理は、少なく とも 950°Cから 1100°Cの範囲の温度で保持する熱処理であり、 2段階目の熱処理は 1100°Cよりも高ぐシリコンの融点未満の範囲の温度における熱処理である。 1段階 目の熱処理の保持時間は特に限定されないが、例えば 1時間以上 4時間以下とする ことができる。 1時間よりも短いと十分なゲッタリング能力を得られない場合がある。ま た、 4時間よりも長いと生産性が低下してしまう。また、 2段階目の熱処理の保持時間 も特に限定されず、適宜選択すればよい。
[0036] なお、上記の「少なくとも 950°Cから 1100°Cの範囲の温度で保持する」とは、通常 は、 950°Cから 1100°Cの範囲の特定の温度（一定温度）にて所定時間保持すること を意味する力 本発明においてはこれだけに限定されない。つまり、 950°C以上 110 o°c以下の範囲を保っておけばよぐ本発明の効果が得られる範囲であればこれらも 含むものとする。例えば以下のようなパターンがあり、図 3に概略グラフを示した。すな わち、上記の 950°Cから 1100°Cの範囲の特定の温度にて一定時間保つ方法（a)、 950°Cから 1100°Cの範囲の昇温速度を、ゥエーハの投入温度から 950°Cまでの昇 温速度 (例えば 10°CZ分以上 30°CZ分以下）に比べて小さい徐昇温 (例えば 10°C Z分未満）とする方法 (b)、 950°C以上 1100°C以下の範囲で温度を上下に変化さ せるような方法 (c)等や、これらを組み合わせた方法でも良!、。
ただし、生産性やコストを考慮すると (a)や (b)の方法が好ま U 、。
[0037] また、 (d)のように、 1段階目の熱処理後ゥエーハをー且取り出して洗浄等を行 、、 その後 2段階目の熱処理を行っても良いし、（e)のように、熱処理炉を変えるなどの場 合において、 1段階目の加熱後にー且冷却し、次いで 2段階目の熱処理を別の熱処 理炉で行っても良い。また、この場合において、 2段階目の熱処理を RTA (Rapid T hernial Anealing)で行っても良!ヽ。
[0038] 上記のような結合熱処理を 2段階によって行う方法においても、ゲッタリング能力が 付加される詳細な理由は明らかではないが、 1段階目の 950°Cから 1100°Cの範囲 の温度での保持により、結合界面にゲッタリングサイトとなる何らかの欠陥が形成され 、この範囲の温度での保持によって形成されたゲッタリングサイトであれば 2段階目の 1100°Cよりも高 、温度での熱処理にお!、てもこの欠陥が消滅せずに安定に保たれ るためと考えられる。
[0039] 以上のような方法とすれば、高純度不純物の導入等の特別な新たな工程を追加す ることなぐ高い結合強度を保ったまま SOI基板にゲッタリング層を導入することがで きる。すなわち、特別な新たな工程が追加されないため、生産性を低下させず、しか もコストを高くすることなぐ効率的に高いゲッタリング能力を持つ SOI基板を製造でき る。
[0040] し力も、本発明によれば、リンやホウ素などの不純物を導入してゲッタリング層とする 方法において問題となるリンやホウ素などの不純物の熱拡散による素子形成領域へ の悪影響もない。また、本発明は、 SOI層の厚さが薄ぐ多結晶シリコン層を SOI層と BOX層の界面に形成することによってゲッタリング層を導入する方法が困難な場合 にも好適である。
[0041] 上記実施形態においては、貼り合わせた後にボンドゥエーハを薄膜ィ匕する工程とし て平面研削や鏡面研磨を行っているが、これらの代わりに、貼り合わせる前のボンド ゥエーハの表層部に水素イオンや希ガスイオンを注入してイオン注入層を形成して おき、その表面とベースウェーハの表面とを酸ィ匕膜を介して貼り合わせ、 500°C程度 の低温で熱処理することによってイオン注入層で剥離して SOI層を形成するイオン注 入剥離法と呼ばれる方法を用いることもできる。また、このとき、貼り合わせるゥエーハ 表面をプラズマ処理することにより活性ィ匕したのちに貼り合わせることにより、前記 50 0°C程度の熱処理を行うことなぐ機械的な応力により前記イオン注入層で剥離する 方法を用いることもできる。
[0042] いずれの場合も、剥離直後の SOIゥエーハの貼り合わせ界面の結合強度はデバイ スプロセスに投入するには不十分であるため、結合強度を高めるための熱処理をカロ える必要がある。この際の熱処理として、本発明の熱処理を加えることにより、結合界 面領域に優れたゲッタリング能力を有する SOIゥエーハを製造することができるため 、本発明は薄膜ィ匕をイオン注入剥離法によって行う場合に特に好適である。
[0043] ところで、本発明では、ゲッタリング層は、 SOI層となる単結晶シリコン基板と支持基 板となる単結晶シリコン基板との貼り合わせ面付近に形成される。すなわち、支持基 板となる単結晶シリコン基板の表面にシリコン酸ィ匕膜を形成した場合には BOX層と S OI層との界面領域に、 SOI層となる単結晶シリコン基板の表面にシリコン酸ィ匕膜を形 成した場合には支持基板と BOX層との界面領域にゲッタリング層が形成される。この とき、貼り合わせ面の結合状態は両者に違いはないため、両者のゲッタリング層のゲ ッタリング能力は同等である。
[0044] しかし、金属不純物のシリコン中の拡散速度とシリコン酸ィ匕物中の拡散速度の違い により、金属不純物は BOX層を通過しにくい。そのため、デバイス作製領域となる S OI層の表面に付着した金属汚染をゲッタリングするには、ゲッタリング層は BOX層と SOI層の界面領域に形成される方が良い。すなわち、支持基板となる単結晶シリコン 基板の表面にシリコン酸ィ匕膜を形成し、貼り合わせを行う方がより良い。
[0045] ただし、 SOI層となる単結晶シリコン基板の表面にシリコン酸ィ匕膜を形成し、支持基 板と BOX層の界面領域にゲッタリング層が形成された場合でも、 SOI基板の裏面に ゲッタリング層を導入する場合よりは大きなゲッタリング能力が得られる。また、 SOI基 板の BOX層の厚さは年々薄いものが作製されている。 BOX層の厚さが例えば 100η m以下と薄ければ、支持基板と BOX層の界面領域に形成されたゲッタリング層であ つても、 SOI層中の金属汚染のゲッタリングにも有効である。
[0046] 以上のような貼り合わせ法による SOI基板の製造方法によれば、単結晶シリコンの み力もなる SOI層を有し、該 SOI層中の SOI層と埋め込み酸ィ匕膜との界面領域にお いて、結合界面欠陥に基づいて 1 X 1012atoms/cm2以上の金属不純物をも捕獲 する能力を有する SOI基板を製造することができる。
電気的特性に影響を与える金属不純物の濃度は loUatomsZcm2台以上である ことが知られている。したがって、本発明のように l X loHatoms/cm2以上のゲッタ リング能力を有し、特に、 l X 1012atoms/cm2以上のゲッタリング能力が SOI層と埋 め込み酸ィ匕膜との界面領域にあれば、 SOI層中の素子形成領域における金属汚染 による素子特性の劣化を効果的に防ぐことができる。
また、このように単結晶シリコンのみ力もなる SOI層を有し、かつ SOI層中にゲッタリ ング層を有する SOI基板は、電気特性に優れており、デバイスにも悪影響を及ぼすこ とが無ぐ SOI層と BOX層との界面近傍の SOI層領域に高濃度不純物層や多結晶 シリコン層等を形成する方法では得られな ヽ。
[0047] 以下、本発明の実施例を示して本発明をより具体的に説明する力 本発明はこれら に限定されるものではない。
[0048] (実施例 1)
図 1に示した工程に基づ ヽて、以下のように SOI基板を作製した。
まず、実験例と同様に、直径 200mm、面方位 { 100}の鏡面研磨された 2枚の N型 単結晶シリコン基板を用意した。支持基板となる単結晶シリコン基板 12の表面に、 B OX層となる膜厚約 1 mのシリコン酸ィ匕膜 13を熱酸ィ匕により形成した (a)。次に、 S OI層となる単結晶シリコン基板 11と支持基板となる単結晶シリコン基板 12をシリコン 酸ィ匕膜 13を挟むようにして密着させて貼り合わせた (b)。 [0049] 次 、で、結合強度を高めるための結合熱処理を行った (c)。 800°Cで保持した熱処 理炉に貼り合わせたゥエーハを投入し、 10°CZ分の昇温速度で保持温度である T
2
°Cまで昇温した後に T °Cで 2時間保持した。その後、最高温度の 1150°Cまで昇温し
2
て 2時間保持した後に、 800°Cまで降温して力 ゥエーハを炉外に引き出した。 T °C
2 は 950。C、 1000。C、 1100。Cとした。
[0050] この時、結合熱処理工程中の熱処理雰囲気としては、 800°Cのゥエーハ投入時か ら昇温工程を経て T °Cで 2時間保持までの間はドライ酸素雰囲気とし、 T °Cから 115
2 2
0°Cへの昇温工程と、 1150°Cでの 2時間保持を経て降温途中まではパイロジェ-ッ ク酸化 (すなわち、水蒸気を含む雰囲気）を行い、その後、 800°Cでゥエーハを取り 出すまではドライ酸素雰囲気とした。
[0051] その後、貼り合わせゥエーハ 15の活性層側を、平面研削や鏡面研磨などにより、 約 12 mの厚さになるまで薄膜ィ匕し、 SOI基板 18を得た (d)。
このように作製した SOI基板のゲッタリング能力を実験例と同じ方法により評価した
[0052] (比較例 1)
実施例 1の SOI基板の作製手順において、結合熱処理の昇温過程における保持 温度 T °Cを 900°C、 1125°Cとした場合の SOI基板を作製した。また、そのゲッタリン
2
グ能力を実験例と同じ方法により評価した。
[0053] 実施例 1および比較例 1のゲッタリング能力の評価結果を表 2に示す。
[0054] [表 2] f呆 '皿 I 2 N 度
CO ^ atoms/ cm2)
900 3.9X10"
950 2. 1 X1012
1000 3.0X1013
1100 1. 5X1012
1125 6. 8X10" [0055] 表 2に示すように、結合熱処理の昇温過程における保持温度 T °Cが実施例 1の 95
2
0〜： L 100°Cである場合の方力 比較例 1の 900°C、 1125°Cの場合と比較すると、結 合界面領域の Ni濃度が高くなつていることがわかる。すなわち、最高温度が 1150°C 以上の場合でも、その昇温過程において 950〜： L 100°Cの範囲の温度で保持した場 合には、結合界面領域に、より優れたゲッタリング能力が付加されたことがわかる。し 力も、 1 X 1012atoms/cm2以上の Niをゲッタリングできる十分な能力を有している。
[0056] また、実施例 比較例 1にお ヽて作製した SOI基板を通常のデバイス工程に投入 したが、剥離などは生じず、結合強度に問題はなかった。
以上により、本発明によれば、優れたゲッタリング能力を有する SOI基板を効率的 に製造できることが示された。
[0057] (実施例 2、 3)
図 1に示した工程に基づ ヽて、以下のように SOI基板を作製した。
まず、実施例 1と同様に 2枚の N型シリコン単結晶基板を用意し、支持基板となる単 結晶シリコン基板 12の表面に、 BOX層となる膜厚約 1. 3 mのシリコン酸ィ匕膜 13を 熱酸化により形成した (a)。次に、 SOI層となる単結晶シリコン基板 11と支持基板とな る単結晶シリコン基板 12を、シリコン酸ィ匕膜 13を挟むようにして密着させて貼り合わ せた (b)。次いで、 800°Cで保持した熱処理炉に貼り合わせたゥエーハを投入し、 10 °CZ分の昇温速度で保持温度である 1000°Cまで昇温して 2時間保持し、その後、 1 150°Cまで昇温して 2時間保持した後に、 800°Cまで降温してからゥエーハを炉外に 引き出した。
[0058] この時、結合熱処理工程中の熱処理雰囲気としては、 800°Cのゥエーハ投入時か ら昇温工程途中の 900°Cまではドライ酸素雰囲気とし、 900°Cから 1000°Cへの昇温 工程、 1100。Cで 2時間保持、 1100。。カも1150。。への昇温ェ程、 1150。Cで 2時間 保持の各工程を経て降温途中まではノィロジェニック酸ィ匕 (すなわち、水蒸気を含む 雰囲気）を行い、その後、 800°Cでゥエーハを取り出すまではドライ酸素雰囲気とした もの（実施例 2)と、結合熱処理工程中の全ての熱処理雰囲気をドライ酸素雰囲気と したもの（実施例 3)の 2種類を行なった。 このように作製した SOI基板のゲッタリング能力を実験例の図 2と同じ方法で評価し 、図 4 (実施例 2)、図 5 (実施例 3)に示した。
[0059] (比較例 2)
実施例 3の SOI基板の作製手順において、結合熱処理として 1000°C、 2時間の途 中保持を行なわずに、 1150°C、 2時間の熱処理のみを行なった場合の SOI基板を 作製し、実施例 3と同じ方法で評価し、図 6に示した。
[0060] 実施例 2、 3及び比較例 2の結果力 次のことが言える。
実施例 2のように水蒸気を含む雰囲気で結合熱処理を行なうと、実施例 3のように水 蒸気を含まな 、雰囲気で熱処理を行なった場合と比較して、 SOI層と BOX層との界 面付近にゲッタリングされた Ni濃度は 1桁以上高 ヽ値を示し、より優れたゲッタリング 能力を有していることがわかる。このように、水蒸気を含む雰囲気で結合熱処理を行 なった場合にゲッタリング能力が高くなる理由は明らかではないが、酸素分子に比べ て分子半径の小さい水分子の存在が、界面付近の欠陥の形成や維持に関与してい るものと考えられる。
[0061] 一方、実施例 3のように水蒸気を含まない雰囲気で熱処理を行なった場合であって も、本発明の途中保持を伴う熱処理方法で結合熱処理を行なえば、比較例 2のよう な途中保持を伴わない熱処理方法と比較すると、 SOI層と BOX層との界面付近にゲ ッタリングされた Ni濃度は 1桁程度高い値を示し、ゲッタリング能力を有することがわ かる。
[0062] 従って、より高いゲッタリング能力を得るためには、水蒸気を含む雰囲気で本発明 の結合熱処理を行なうことが好ましい。し力しながら、水蒸気を含む雰囲気は酸化速 度が速いため、例えば、イオン注入剥離法を用いて作製する薄膜 SOIゥエーハに適 用すると、 SOI層の膜厚の減少量が大きくなり、所望の SOI層厚が得られなくなる場 合がある。このように、水蒸気を含む雰囲気を使うことが困難な場合には、水蒸気を 含まない雰囲気で本発明の結合熱処理を行なうことが有効である。 [0063] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単な る例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一 な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技 術的範囲に包含される。
[0064] 例えば、上記実施例においては、貼り合わせた後にボンドゥエーハを薄膜ィ匕する 工程として平面研削や鏡面研磨を行っているが、その代わりに、前記のイオン注入剥 離法と呼ばれる方法を用いてボンドゥエーハの薄膜ィ匕を行っても良い。
また、結合熱処理の際の 1段階目の加熱において保持する温度は少なくとも 950°C 以上 1100°C以下を保っていれば、その温度範囲の中でどのような経時変化をしても 良い。

Claims

請求の範囲
[1] 貼り合わせ法により SOI基板を製造する方法において、少なくとも、 SOI層となる単 結晶シリコン基板と支持基板となる単結晶シリコン基板のいずれか一方の表面にシリ コン酸ィ匕膜を作製し、該シリコン酸ィ匕膜を介して前記 SOI層となる単結晶シリコン基 板と前記支持基板となる単結晶シリコン基板とを貼り合わせた後、結合強度を高める 結合熱処理を行う場合に、少なくとも 950°Cから 1100°Cの範囲の温度で保持する熱 処理を行った後に、 1100°Cよりも高い温度の熱処理を行うことを特徴とする SOI基板 の製造方法。
[2] 前記支持基板となる単結晶シリコン基板の表面に前記シリコン酸ィ匕膜を形成するこ とを特徴とする請求項 1に記載の SOI基板の製造方法。
[3] 前記 950°Cから 1100°Cの範囲の温度に保持する時間を 1時間以上 4時間以下と することを特徴とする請求項 1または請求項 2に記載の SOI基板の製造方法。
[4] 前記結合強度を高める熱処理は、水蒸気を含む雰囲気での熱処理を含むことを特 徴とする請求項 1から 3のいずれか一項に記載された SOI基板の製造方法。
[5] 貼り合わせ法により製造された SOI基板であって、単結晶シリコンのみ力もなる SOI 層を有し、該 SOI層中の SOI層と埋め込み酸ィ匕膜との界面領域において、結合界面 欠陥に基づいて 1 X 1012atOmsZcm2以上の金属不純物を捕獲する能力を有する ものであることを特徴とする SOI基板。
PCT/JP2006/320912 2005-12-19 2006-10-20 Ｓｏｉ基板の製造方法およびｓｏｉ基板 WO2007072624A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP06821973A EP1965413B1 (en) 2005-12-19 2006-10-20 Method for manufacturing soi substrate
KR1020087014754A KR101356685B1 (ko) 2005-12-19 2006-10-20 Ｓｏｉ 기판의 제조방법 및 ｓｏｉ 기판
JP2007551002A JP5292810B2 (ja) 2005-12-19 2006-10-20 Ｓｏｉ基板の製造方法
US12/086,009 US7749861B2 (en) 2005-12-19 2006-10-20 Method for manufacturing SOI substrate and SOI substrate
CN2006800478731A CN101341577B (zh) 2005-12-19 2006-10-20 Soi基板的制造方法及soi基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-364916 2005-12-19
JP2005364916 2005-12-19

Publications (1)

Publication Number Publication Date
WO2007072624A1 true WO2007072624A1 (ja) 2007-06-28

Family

ID=38188407

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/320912 WO2007072624A1 (ja) 2005-12-19 2006-10-20 Ｓｏｉ基板の製造方法およびｓｏｉ基板

Country Status (6)

Country Link
US (1) US7749861B2 (ja)
EP (1) EP1965413B1 (ja)
JP (1) JP5292810B2 (ja)
KR (1) KR101356685B1 (ja)
CN (1) CN101341577B (ja)
WO (1) WO2007072624A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476099B2 (en) 2010-07-22 2013-07-02 International Business Machines Corporation Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
JP2013229356A (ja) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Ｓｏｉウェハおよびその製造方法、並びにｍｅｍｓデバイス

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
CN109183142A (zh) * 2018-11-14 2019-01-11 中国工程物理研究院激光聚变研究中心 一种籽晶托及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163862A (ja) 1992-11-27 1994-06-10 Nec Corp Ｓｏｉ基板構造及びその製造方法
JPH06275525A (ja) 1993-03-18 1994-09-30 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JPH0878646A (ja) 1994-09-05 1996-03-22 Mitsubishi Materials Corp 半導体基板及びその製造方法
JPH1032209A (ja) 1996-07-17 1998-02-03 Hitachi Ltd Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置
JPH11354760A (ja) * 1998-06-04 1999-12-24 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2002503400A (ja) * 1998-04-07 2002-01-29 コミッサリア・ア・レナージ・アトミク 半導体基板の熱処理方法
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
EP1548822A1 (en) 2002-08-27 2005-06-29 Shin-Etsu Handotai Co., Ltd Method for manufacturing soi wafer
JP2006278893A (ja) * 2005-03-30 2006-10-12 Toshiba Ceramics Co Ltd 貼り合わせウェーハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JP2752799B2 (ja) * 1991-03-27 1998-05-18 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2004063730A (ja) 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163862A (ja) 1992-11-27 1994-06-10 Nec Corp Ｓｏｉ基板構造及びその製造方法
JPH06275525A (ja) 1993-03-18 1994-09-30 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JPH0878646A (ja) 1994-09-05 1996-03-22 Mitsubishi Materials Corp 半導体基板及びその製造方法
JPH1032209A (ja) 1996-07-17 1998-02-03 Hitachi Ltd Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置
JP2002503400A (ja) * 1998-04-07 2002-01-29 コミッサリア・ア・レナージ・アトミク 半導体基板の熱処理方法
US6403450B1 (en) 1998-04-07 2002-06-11 Commissariat A L'energie Atomique Heat treatment method for semiconductor substrates
JPH11354760A (ja) * 1998-06-04 1999-12-24 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
EP1548822A1 (en) 2002-08-27 2005-06-29 Shin-Etsu Handotai Co., Ltd Method for manufacturing soi wafer
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
JP2006278893A (ja) * 2005-03-30 2006-10-12 Toshiba Ceramics Co Ltd 貼り合わせウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1965413A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476099B2 (en) 2010-07-22 2013-07-02 International Business Machines Corporation Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
US8878326B2 (en) 2010-07-22 2014-11-04 International Business Machines Corporation Imager microlens structure having interfacial region for adhesion of protective layer
JP2013229356A (ja) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Ｓｏｉウェハおよびその製造方法、並びにｍｅｍｓデバイス
US9212049B2 (en) 2012-04-24 2015-12-15 Mitsubishi Electric Corporation SOI wafer, manufacturing method therefor, and MEMS device
US9266715B2 (en) 2012-04-24 2016-02-23 Mitsubishi Electric Corporation SOI wafer, manufacturing method therefor, and MEMS device

Also Published As

Publication number Publication date
CN101341577B (zh) 2011-08-03
US20090042361A1 (en) 2009-02-12
EP1965413A4 (en) 2010-09-22
KR101356685B1 (ko) 2014-02-03
EP1965413B1 (en) 2012-12-05
JPWO2007072624A1 (ja) 2009-05-28
US7749861B2 (en) 2010-07-06
CN101341577A (zh) 2009-01-07
EP1965413A1 (en) 2008-09-03
JP5292810B2 (ja) 2013-09-18
KR20080089350A (ko) 2008-10-06

Similar Documents

Publication Publication Date Title
JP6228462B2 (ja) ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
JP2014512091A5 (ja)
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
US7972937B2 (en) Method for producing semiconductor substrate
JP5220335B2 (ja) Ｓｏｉ基板の製造方法
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
WO2007072624A1 (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP2003224247A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP4720163B2 (ja) Ｓｏｉウェーハの製造方法
JP2009105315A (ja) 半導体基板の製造方法
JPH11191617A (ja) Ｓｏｉ基板の製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JP2009218381A (ja) ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）基板の製造方法
JP2008159692A (ja) 半導体基板の製造方法
JP3452122B2 (ja) Ｓｏｉ基板の製造方法
JP2000124091A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP5096780B2 (ja) Ｓｏｉウエーハの製造方法
JP2017157811A (ja) Ｓｏｉ基板及びその製造方法
WO2007097179A1 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680047873.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007551002

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12086009

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2006821973

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020087014754

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE