JP2006278893A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2006278893A
JP2006278893A JP2005098436A JP2005098436A JP2006278893A JP 2006278893 A JP2006278893 A JP 2006278893A JP 2005098436 A JP2005098436 A JP 2005098436A JP 2005098436 A JP2005098436 A JP 2005098436A JP 2006278893 A JP2006278893 A JP 2006278893A
Authority
JP
Japan
Prior art keywords
wafer
bonded
oxide film
bmd
hydrogen atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005098436A
Other languages
English (en)
Inventor
Yoko Takahashi
葉子 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP2005098436A priority Critical patent/JP2006278893A/ja
Publication of JP2006278893A publication Critical patent/JP2006278893A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

【課題】この発明は、貼り合わせウェーハにおいて貼り合わせ面のボイドの発生を抑制し、かつ接着界面付近にBMD(Bulk Micro Defect)を形成してゲッタリング能力をこれまで以上に向上させた直接接着の貼り合わせウェーハを得ようとするものである。
【解決手段】素子ウェーハと基体ウェーハのいずれか一方に50〜500Åの酸化膜を形成し、これを貼り合わせたウェーハを水素雰囲気で熱処理して前記酸化膜を還元して消去し、素子ウェーハと基体ウェーハの界面近傍にバルク微少欠陥(BMD)を形成させる貼り合わせウェーハの製造方法。である。
【選択図】 図1

Description

この発明は、貼り合わせウェーハの製造方法に関し、特に貼り合わせ面のボイドの発生を抑制し、かつ素子ウェーハと基体ウェーハの貼り合わせ近傍にバルク微少欠陥(BMD)を形成してゲッタリング能力を向上させた貼り合わせウェーハの製造方法に関するものである。
二枚のウェーハを貼り合わせた半導体基板は、貼り合わせ面に酸化膜層を介して貼り合わせたSOIウェーハと、酸化膜を中間に介在しないで直接接合した貼り合わせウェーハが広く使用されている。このうち酸化膜層を介在しないで直接接合した貼り合わせウェーハは、従来ウェーハ表面同士の化学結合によりウェーハの鏡面を互いに貼り合わせ、これを例えば1100℃の窒素雰囲気中或いは酸素雰囲気中で2時間程度熱処理を行ってさらに接着力を高めている。その後、貼り合わせ面のボイド発生の有無の検査を行って、ボイドの発生が認めらないものを貼り合わせウェーハとして使用している。
しかし、ウェーハの貼り合わせに際しては、シリコン表面同士を直接貼り合わせる直接接着の貼り合わせウェーハではボイドが発生し易く、単なる貼り合わせ面の鏡面研磨の精度向上だけではこのボイドの発生抑制には限界があった。また、シリコン表面同士を直接貼り合わせる貼り合わせウェーハでは、これを窒素雰囲気或いは酸素雰囲気中で熱処理を施すだけであるので、デバイス形成面のゲッタリング性能が十分ではないといった問題もあった。
貼り合わせウェーハで発生するボイドは、従来から接着面の異物の付着が主な原因とされているが、この他にウェーハ接着面の表面状態にも左右される(例えば、特許文献1,特許文献2,特許文献3参照。)。
特開平1−103826号公報 特開平2−126625号公報 特開平7−249598号公報
この発明は、貼り合わせウェーハにおいて貼り合わせ面のボイドの発生を抑制し、かつ接着界面付近にBMD(Bulk Micro Defect)を形成してゲッタリング能力をこれまで以上に向上させた直接接着の貼り合わせウェーハを得ようとするものである。
この発明は、素子ウェーハと基体ウェーハのいずれか一方に50〜500Åの酸化膜を形成し、これを貼り合わせたウェーハを水素雰囲気で熱処理して前記酸化膜を還元して消去し、素子ウェーハと基体ウェーハの界面近傍にバルク微少欠陥(BMD)を形成させる貼り合わせウェーハの製造方法(請求項1)、前記の酸化膜を形成し、貼り合わせたウェーハを外周研削する工程と、この貼り合わせウェーハの素子ウェーハ側を所望の厚さに加工する工程と、この加工された貼り合わせウェーハを水素雰囲気下で1000〜1300℃で熱処理する請求項1記載の貼り合わせウェーハの製造方法(請求項2)および前記酸化膜が、ドライ酸化またはオゾン洗浄で形成されたものである請求項1または2に記載の貼り合わせウェーハの製造方法(請求項3)である。
この発明は、表面を鏡面仕上げした二枚のシリコン基板を貼り合わせる際に、貼り合わせ面に強固な接着剤となる50〜500Åの酸化膜を介して貼り合わせ、その後この接着剤である酸化膜を水素雰囲気下1000〜1300℃で熱処理して消去するので、強固な貼り合わせでボイドの発生がない貼り合わせウェーハ体を得ることができる。また、この発明によれば、貼り合わせ面に50〜500Åの酸化膜を介して貼り合わせて、これを水素雰囲気下1000〜1300℃で熱処理しているので、酸化膜内の酸素原子により素子ウェーハと基体ウェーハとの界面付近により多くのBMDを形成し、ゲッタリング能力をさらに向上させた貼り合わせウェーハを得ることができる。
本発明の貼り合わせウェーハの製造方法の一実施例を図1に示す。図1に示されているように、まず素子ウェーハを準備してこれを洗浄する。次に、その片面を鏡面研磨してから熱処理又はオゾン洗浄を行って、鏡面に50〜500Åの酸化膜を形成する。この熱処理は、例えばドライ雰囲気(窒素および酸素雰囲気)で酸化膜形成処理を行う。また、オゾン洗浄は、例えば超純水にオゾンをバブリングし、またオゾン水に浸漬して行う。この酸化膜厚が50Å未満の場合は、その後にこれと基体ウェーハとを貼り合わせたときに、この酸化膜が接着剤としての効果を奏せずボイドの発生を抑制することができない。また、ここに形成する酸化膜の厚さが500Åを超えると、これと基体ウェーハを貼り合わせて水素雰囲気で熱処理を行っても酸化膜を消去がすることが出来ず、貼り合わせ箇所に酸化膜層が残り、素子ウェーハと基体ウェーハを直接貼り合わせたウェーハとならないで、接着界面に酸化膜を介在させるSOI基板となってしまう。ここでいう酸化膜厚はナノスペックなどで容易に測定することができる。
なお、図1に示す事例では素子ウェーハ側に50〜500Åの酸化膜を形成しているが、この酸化膜は素子ウェーハ側でなくて基体ウェーハ側に形成してもよい。素子ウェーハに貼り合わせる他方の基体ウェーハは、その貼り合わせ面を素子ウェーハと同様にして鏡面研磨する。
この基体ウェーハを、前記の素子ウェーハと鏡面同士を貼り合わせて直接接着し一枚の基板とする。しかし、これらを単に貼り合わせただけでは接着強度が弱いので、次にこれを窒素雰囲気或いは酸素雰囲気で熱処理を行う。これによって二枚の基板の接着強度は強固なものになる。ここでの熱処理は、図1に示すように例えば1100℃で2時間を行う。その後、ウェーハの外周研削を行って周囲の未接着部分を削除し、さらに素子側の基板の厚さを所定の厚さに加工する。次にこれを洗浄し、続いて水素雰囲気で1000〜1300℃の熱処理を行う。実施例では1200℃で2時間の処理を行っている。熱処理時間は形成した膜が完全に消去される時間であれば特に限定されないが好ましくは10分以上であり、さらに好ましくは30分以上である。
この水素雰囲気での熱処理によって素子ウェーハと基体ウェーハの中間に介在していた50〜500Åの酸化膜が水素によって還元されてシリコン原子となり、接着界面に形成した酸化膜は消去される。そして、残存した酸素原子はそのままシリコン結晶内に核として存在することになり、水素雰囲気で1000〜1300℃で核同士が結合して接着界面付近にBMDが形成される。熱処理温度が1000℃未満では酸化膜の還元が十分に行われず、また1300℃を超える高温では熱処理部材が変形する恐れがある。この処理で界面付近に形成されたBMDは、素子側のゲッタリング能力向上の役割を果たし高品質な貼り合わせウェーハとすることができる。高温熱処理した貼り合わせウェーハはその後洗浄処理され、さらに素子ウェーハ表面を鏡面加工して製品とされる。
なお、図1では水素雰囲気での熱処理を行った後に鏡面加工しているが、この発明ではこれを若干変更して、貼り合わせウェーハの素子側を所定の厚さに加工した後に洗浄を行い次いで鏡面加工を行い、その後で水素雰囲気で熱処理を行うようにしてもよい。
リンがドープされた直径125mmの素子ウェーハと、アンチモンがドープされた直径125mmの基体ウェーハをそれぞれ複数枚準備し、素子ウェーハに酸化膜を1〜2000Åの間で各種形成させて接着して貼り合わせウェーハとし、これを窒素および酸素雰囲気で1100℃で2時間の熱処理を行った。これによって得られた各貼り合わせウェーハを、超音波探傷装置を用いてボイド発生状況を評価した。この結果を図2に示した。図2から分かるように、ボイドの発生個数は、酸化膜厚が50Å以上であるとゼロとなることが分かる。
次に、ボイドが発生していない貼り合わせウェーハ(酸化膜厚50Å以上)の外周研削を行い直径100mmにした後、素子側厚さを40μmまで研削加工し、その後表面を10μm研磨加工を行った。これをその後、水素雰囲気下で温度1200℃で2時間の熱処理を行いサンプルとした。このサンプルをチップ状に割ってアングルラップにより斜め研磨を行い、素子ウェーハの接着界面の酸化膜の有無を目視にて評価した。
その結果、酸化膜の厚さが500Åを超えると、基体ウェーハを貼り合わせて水素雰囲気で熱処理を行っても酸化膜を消去することが出来ず、貼り合わせ箇所に酸化膜層が残り、素子ウェーハと基体ウェーハを直接貼り合わせた貼り合わせウェーハとならないことが確認された。この点から酸化膜厚は500Åを上限とすることが必要である。
また、本発明の実施例において、酸化膜を50Å形成させたウェーハに、水素雰囲気で2段ステップ処理(780℃で3時間,1000℃で16時間)を行った後、IRトモググラフにてBMDを評価した。その結果、BMD密度は3.7×10個/cmであった。なお、比較例として素子ウェーハに酸化膜を形成させないで、その他は実施例と同じ方法でサンプルを作成し、2段ステップ処理(780℃で3時間,1000℃で16時間)を行った後、IRトモググラフにてBMDを評価した。その結果、BMD密度は2.4×10個/cmであった。以上により、この発明の酸化膜を形成することによって、従来の酸化膜を設けないものと比べてBMD密度が1.5倍以上向上する。
この発明一実施例になる貼り合わせ半導体の製造工程を示す工程図。 シリコン酸化膜厚(Å)と、貼り合わせ面のボイド発生個数の関係を示した関係図。

Claims (3)

  1. 素子ウェーハと基体ウェーハのいずれか一方に50〜500Åの酸化膜を形成し、これを貼り合わせたウェーハを水素雰囲気で熱処理して前記酸化膜を還元して消去し、素子ウェーハと基体ウェーハの界面近傍にバルク微少欠陥(BMD)を形成させた貼り合わせウェーハの製造方法。
  2. 前記の酸化膜を形成し、貼り合わせたウェーハを外周研削する工程と、この貼り合わせウェーハの素子ウェーハ側を所望の厚さに加工する工程と、この加工された貼り合わせウェーハを水素雰囲気下で1000〜1300℃で熱処理する請求項1記載の貼り合わせウェーハの製造方法。
  3. 前記酸化膜が、ドライ酸化またはオゾン洗浄で形成されたものである請求項1または2に記載の貼り合わせウェーハの製造方法。
JP2005098436A 2005-03-30 2005-03-30 貼り合わせウェーハの製造方法 Withdrawn JP2006278893A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005098436A JP2006278893A (ja) 2005-03-30 2005-03-30 貼り合わせウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005098436A JP2006278893A (ja) 2005-03-30 2005-03-30 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2006278893A true JP2006278893A (ja) 2006-10-12

Family

ID=37213300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005098436A Withdrawn JP2006278893A (ja) 2005-03-30 2005-03-30 貼り合わせウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2006278893A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072624A1 (ja) * 2005-12-19 2007-06-28 Shin-Etsu Handotai Co., Ltd. Soi基板の製造方法およびsoi基板
JP2008227207A (ja) * 2007-03-14 2008-09-25 Sumco Corp 貼り合わせウェーハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072624A1 (ja) * 2005-12-19 2007-06-28 Shin-Etsu Handotai Co., Ltd. Soi基板の製造方法およびsoi基板
US7749861B2 (en) 2005-12-19 2010-07-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
JP5292810B2 (ja) * 2005-12-19 2013-09-18 信越半導体株式会社 Soi基板の製造方法
JP2008227207A (ja) * 2007-03-14 2008-09-25 Sumco Corp 貼り合わせウェーハの製造方法
KR100935397B1 (ko) * 2007-03-14 2010-01-06 가부시키가이샤 사무코 접합 웨이퍼의 제조 방법
US8802540B2 (en) 2007-03-14 2014-08-12 Sumco Corporation Method of manufacturing bonded wafer

Similar Documents

Publication Publication Date Title
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
KR101541940B1 (ko) Soi 기판의 제조 방법
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
JP2006074034A (ja) 二枚のウエハを結合する前の熱処理
JP6168143B2 (ja) ハイブリッド基板の製造方法
WO2001073831A1 (fr) Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
TW201023253A (en) Surface treatment for molecular bonding
WO2014142303A1 (ja) 半導体デバイスの製造方法
JP2011103409A (ja) ウェーハ貼り合わせ方法
KR100827907B1 (ko) 실리콘 기판의 세정방법
JP6643873B2 (ja) 2枚の基板を積層する方法
JP2011071193A (ja) 貼合せsoiウェーハ及びその製造方法
JP5493343B2 (ja) 貼り合わせウェーハの製造方法
JPS60121715A (ja) 半導体ウエハの接合方法
JP2006278893A (ja) 貼り合わせウェーハの製造方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP2006165062A (ja) Soiウェーハの製造方法
JPH05109678A (ja) Soi基板の製造方法
JP3927925B2 (ja) 半導体接合ウエハ
JP3902321B2 (ja) 張り合わせ基板の製造方法
JPH09293845A (ja) Soiウェ−ハおよびその製造方法
JPH11260774A (ja) 張り合わせ基板の製造方法
JP3604026B2 (ja) 張り合わせシリコン基板の製造方法
JP2796666B2 (ja) Copを低減した張り合わせ半導体基板およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A761 Written withdrawal of application

Effective date: 20091120

Free format text: JAPANESE INTERMEDIATE CODE: A761