JP5493343B2 - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP5493343B2
JP5493343B2 JP2008309524A JP2008309524A JP5493343B2 JP 5493343 B2 JP5493343 B2 JP 5493343B2 JP 2008309524 A JP2008309524 A JP 2008309524A JP 2008309524 A JP2008309524 A JP 2008309524A JP 5493343 B2 JP5493343 B2 JP 5493343B2
Authority
JP
Japan
Prior art keywords
temperature
wafer
heat treatment
peeling
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008309524A
Other languages
English (en)
Other versions
JP2010135539A (ja
Inventor
徹 石塚
徳弘 小林
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008309524A priority Critical patent/JP5493343B2/ja
Priority to PCT/JP2009/005346 priority patent/WO2010064355A1/ja
Priority to CN200980147233.1A priority patent/CN102224568B/zh
Priority to KR1020117011925A priority patent/KR20110091521A/ko
Priority to US13/126,993 priority patent/US8697544B2/en
Priority to EP09830126A priority patent/EP2355134A4/en
Publication of JP2010135539A publication Critical patent/JP2010135539A/ja
Application granted granted Critical
Publication of JP5493343B2 publication Critical patent/JP5493343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

本発明は、スマートカット法(登録商標）を用いた貼り合わせウェーハの製造方法に関し、典型的には、水素イオン等を注入したシリコンウェーハを支持基板となる他のウェーハと密着させた後に剥離してＳＯＩウェーハや直接接合ウェーハを製造する方法に関する。
デバイス世代が進むにつれ、高性能化トレンド目標を満たす為には、従来のバルクシリコンウェーハを用いたスケーリング効果だけでは対応できず、新たなデバイス構造が必要とされ、その出発原料としてＳＯＩウェーハが着目されている。ＳＯＩウェーハには、貼り合わせ法（研削研磨により薄膜化）、ＳＩＭＯＸ法、スマートカット法（登録商標：イオン注入剥離により薄膜化）があるが、薄いＳＯＩ層の作製においては、幅広い膜厚範囲でＳＯＩ作製が可能である点から、スマートカット法（登録商標）を用いて作製されたＳＯＩウェーハが主流となっている。
スマートカット法では、シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成させる。次いで、ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいはシリコン酸化膜を介して密着させる。この密着させたウェーハに剥離熱処理を加えることにより、イオン注入層でボンドウェーハを剥離させて貼り合わせウェーハを作製する。その後、この貼り合わせウェーハに結合熱処理を加えることにより、ボンドウェーハから剥離されたＳＯＩ層とベースウェーハを強固に結合し、ＳＯＩウェーハとする（特許文献１参照）。
ここで、一般に、剥離熱処理の温度（通常、５００℃以上）は、後に行われる貼り合わせ強度を十分に高めるための結合熱処理温度よりも低いため、十分に貼り合わせ強度が向上する前に、剥離熱処理によるボンドウェーハの剥離が発生する。剥離後ではシリコンの厚さが薄いために、その物理的耐性が低く、貼り合わせ強度が弱い場合には、剥がれなどを発生し容易に損傷して、ＳＯＩ層の欠陥となる。
しかしながら、剥離発生時までに、剥がれなどが発生しない程度に貼り合わせ強度を高めておくことができれば、引き続き行われる結合熱処理において十分な貼り合わせ強度が得られるので、欠陥の少ない高品質なＳＯＩウェーハを製造することができる。
従来、貼り合わせ強度の向上や欠陥の低減を目的として、特許文献２に、プレアニールを２００〜４００℃（１０〜３６０分）を行い、その後、５００℃で熱処理して剥離することが記載されている。また、特許文献３には、３５０℃で投入し、その後昇温し５００℃で熱処理して剥離を行うことが記載されている。特許文献４には、３００℃で投入し、その後昇温し５００℃で熱処理して剥離を行うことが記載されている。
しかしながら、このように剥離熱処理前にプレアニールを行っても、ブリスター（ＳＯＩ層がベースウェーハと結合していないもの）やボイド（ＳＯＩ層の脱落が生じているもの）といったＳＯＩ層の欠陥の発生率を十分に低減することができない場合があった。
特開平５−２１１１２８号公報 特開２００６−７４０３４号公報 特開２００３−３４７１７６号公報 ＷＯ２００５／０２４９１６
本発明は、上記事情に鑑みなされたもので、スマートカット法（登録商標）による貼り合わせウェーハの作製において、剥離が発生する温度よりも低い温度において、貼り合わせ強度の高い状態を形成し、剥離における欠陥の発生を低減して高品質の貼り合わせウェーハを製造することを目的とする。
上記課題を解決するため、本発明では、少なくとも、シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成する工程と、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいはシリコン酸化膜を介して密着させる工程と、前記イオン注入層でボンドウェーハを剥離させる熱処理工程とを含む貼り合わせウェーハの製造方法において、前記剥離させる熱処理工程は、５００℃未満の温度でプレアニールを行い、その後５００℃以上の温度で剥離熱処理をすることで行われ、前記プレアニールは、少なくとも、第１の温度で熱処理した後に、第１の温度よりも高い第２の温度で熱処理をすることで行われることを特徴とする貼り合わせウェーハの製造方法を提供する。
このように、５００℃未満の温度で、少なくとも、第１の温度で熱処理した後に、第１の温度よりも高い第２の温度で熱処理をすることで行われるプレアニールを施し、その後５００℃以上の温度で剥離熱処理を行うことによって、剥離が発生する温度より低い温度において、貼り合わせ強度の向上が得られるので、ボイドやブリスターを低減し、欠陥の少ない貼り合わせウェーハを作製することが可能となる。
また、前記プレアニールにおける第１の温度での熱処理は、２００±２０℃で熱処理することが好ましい。
このように、プレアニールにおける第１の温度を２００℃とすることにより、貼り合わせ界面に吸着している水分の脱離が十分にゆっくりと行われるため、ボイドやブリスターの発生を抑制できる。
また、前記プレアニールにおける第２の温度での熱処理は、３５０±２０℃で熱処理することが好ましい。
このように、プレアニールにおける第２の温度を３５０℃とすることにより、イオン注入した水素原子の拡散を抑制することができ、その後の剥離熱処理において、剥離を十分に起こさせることができる。
本発明の貼り合わせウェーハの製造方法を用いれば、剥離が発生する温度よりも低い温度において、貼り合わせ強度の高い状態を形成し、剥離時に発生するボイドやブリスターといった欠陥の発生を低減して高品質の貼り合わせウェーハ（ＳＯＩウェーハ、直接接合ウェーハを含む）を製造することができる。
以下、本発明についてより具体的に説明する。
前述のように、従来、剥離熱処理の温度が、貼り合わせ強度を十分に高めるための結合熱処理の温度よりも低いため、十分に貼り合わせ強度が向上する前に剥離が発生し、剥離後ではシリコンの厚さが薄いために、その物理的耐性が弱く、貼り合わせ強度が低い場合には剥がれなどを発生し、容易に損傷してＳＯＩ層の欠陥となる問題が生じていた。この点は、同じスマートカット法で作製される酸化膜を介さずに直接接合される直接接合ウェーハにおいても事情は同じである。以下、貼り合わせウェーハがＳＯＩウェーハである場合を例として説明するが、本発明は当然直接接合ウェーハにも適用できる。
上記のような問題に対し、本発明者は、以下のような検討を行った。まず、剥離熱処理において、剥離が発生する温度（剥離温度）より低い温度での熱処理において、発生している現象を考察した。
剥離熱処理を開始する前には、貼り合わせ界面には水分（Ｈ２Ｏ）が存在する。熱処理に従い、界面の水分は脱離し、貼り合わせ界面に沿って外方に拡散する。脱離の速度と拡散の速度を実際に測定することは困難であるが、概念的には、脱離の速度よりも拡散の速度の方が早い場合には、脱離により発生した気体が界面に留まらずに拡散し結合を維持するが、脱離の速度の方が拡散の速度よりも早い場合には、脱離により発生した気体が界面に留まって固まりを形成する。すなわち、吸着している水分（Ｈ２Ｏ）の脱離が促進される温度で熱処理を行うと、ブリスターやボイドと呼ばれる貼り合わせが形成されない部分になる。従って、本発明者は、水分の脱離に着目すれば、プレアニールは水分の脱離が十分とゆっくり行われるような低い温度で行うことが望ましいことに想到した。
また、貼り合わせ界面の水分が脱離すると、貼り合わせ界面では各々のＳｉの結合状態が変化し貼り合わせ界面での結合を形成する。結合状態は、温度が高いほど促進され貼り合わせ強度が向上する傾向にあるので、各々のＳｉの結合状態に着目すれば、プレアニールは出来る限り高い温度で行うことが望ましい。しかし、温度が上昇して注入した水素が移動を開始する場合には、拡散により注入した水素濃度が低下して、後に剥離温度まで上昇しても剥離が発生しないという現象が生ずる。従って本発明者は、注入した水素の拡散に着目すれば、プレアニールは、注入した水素の拡散が急激に発生しない範囲において高い温度で行うことが望ましいことに想到した。
そこで本発明者は、鋭意研究を行い、少なくとも、貼り合わせ界面の水分を十分にゆっくりと除去（脱離）できる温度範囲でできる限り高い、第１の温度にて熱処理をした後に、第１の温度よりも高い温度であり、水分の脱離が十分に終了した温度で、かつ注入した水素原子の拡散が少ない温度範囲でできる限り高い、第２の温度にて熱処理をするプレアニールを施した上で、剥離温度において熱処理を行うと、剥離温度までに貼り合わせ強度を高めておくことができることを見出した。
添付図１に、ＴＤＳ（昇温脱離ガス分析）による貼り合わせ界面からの脱離ガス分析の結果を示す。２００℃から３５０℃にかけて、水分（Ｈ２Ｏ）の脱離ピークが確認できる。同様の温度において水素（Ｈ２）の脱離ピークも観察できるがこれは、水分の脱離によるピークと解釈できる。更に、３５０℃から４５０℃にかけて、水素（Ｈ２）の脱離ピークが確認できる。これは注入した水素原子の拡散によるピークと解釈できる。
本発明者は、上記のＴＤＳによる脱離ガス分析の結果から、少なくとも、第１の温度での熱処理と、第２の温度での熱処理とを有するプレアニールにおいての第１の温度、即ち、貼り合わせ界面の水分を十分にゆっくりと除去（脱離）するための低い温度とは、図１の２００℃から３５０℃にかけての水分の脱離ピークよりも低い温度でできるだけ高い温度、つまり、２００℃付近（２００℃±２０℃程度）が好ましいことを見出した。また、第２の温度、即ち、水分の脱離が十分に終了した温度でありかつ注入した水素原子の拡散が少ない温度でできる限り高い温度とは、図１の２００℃から３５０℃にかけての水分の脱離ピークよりも高い温度で、かつ３５０℃から４５０℃にかけての水素の脱離ピークよりも低い温度、つまり、３５０℃付近（３５０℃±２０℃程度）であれば、剥離が発生する温度より低い温度において、貼り合わせ強度の向上が得られるので、ボイドやブリスターの形成を低減し、欠陥の少ないＳＯＩウェーハを作製できることを見出した。
以下、本発明についてさらに詳細に説明するが、本発明は、これらに限定されるものではない。ここでは、好適な態様として、２枚のシリコンウェーハからＳＯＩウェーハを製造する場合について説明するが、もちろん本発明は絶縁基板とシリコンウェーハを貼り合わせる場合にも適用できる。
本発明は、貼り合わせウェーハの製造において、ボンドウェーハを剥離させる熱処理工程を、５００℃未満の温度でプレアニールを行い、その後５００℃以上の温度で剥離熱処理をすることで行い、プレアニールは、少なくとも、第１の温度で熱処理した後に、第１の温度よりも高い第２の温度で熱処理をすることで行われることを特徴とするが、ウェーハの準備からＳＯＩウェーハを完成させるまで順に説明する。
まず、デバイスの仕様に合った支持基板となるシリコン単結晶ウェーハからなるベースウェーハと、一部がＳＯＩ層となるシリコン単結晶ウェーハからなるボンドウェーハを準備する。
次に、ベースウェーハ、ボンドウェーハのうち少なくとも一方のウェーハに、絶縁膜としての酸化膜を形成する。酸化膜の厚さ等は仕様により決定されるべきもので特に限定されるものではないが、熱酸化により約０．０１〜２．０μｍ程度の厚さの酸化膜を形成させればよい。
次いで、ボンドウェーハの表面から水素イオン、希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成する。その後、ボンドウェーハのイオン注入した表面と、ベースウェーハの表面を前記形成したシリコン酸化膜を介して密着させる。
次いで、５００℃未満の温度においてプレアニールを行う。プレアニールは、５００℃未満の温度の範囲内で少なくとも、第１の温度で熱処理した後に、第１の温度より高い第２の温度で熱処理をすることで行われる。第１の温度としては、貼り合わせ界面の水分を十分にゆっくりと除去できるような１００℃以上の低い温度で、この低い温度の中でも貼り合わせ界面での結合状態が促進されるようできる限り高い温度である２００℃付近（２００℃±２０℃）が好ましい。その後、第１の温度よりも高い第２の温度での熱処理を行うが、第２の温度としては、水分の脱離が十分に終了した温度でかつ注入した水素原子の拡散が少ない温度で、できる限り高い温度である３５０℃付近（３５０℃±２０℃）が好ましい。
また、本発明においてのプレアニールは、５００℃未満の温度の範囲内であれば上記第１の温度、第２の温度においての熱処理のみに限られず、第３や第４等といった他の温度で行われる熱処理工程を含む３段以上の多段階で温度を上昇させる熱処理工程であっても良く、あるいはランプアップアニール工程としてもよい。
上記プレアニール後、イオン注入層での剥離が可能な５００℃以上の温度に昇温して剥離熱処理を行い、イオン注入層でボンドウェーハを剥離させることによりＳＯＩウェーハを得る。
このように、剥離させる熱処理工程として、５００℃未満の温度で複数段のプレアニールを行い、その後５００℃以上の温度で剥離熱処理をすることで、剥離が発生する温度よりも低い温度において貼り合わせ強度の向上が得られるため、ボイドやブリスターを低減し、欠陥の少ないＳＯＩウェーハを作製することが可能となる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径３００ｍｍのシリコン単結晶ウェーハを３００枚用意してボンドウェーハとベースウェーハとに分け、ボンドウェーハの表面に１５０ｎｍの熱酸化膜を形成し、その酸化膜を通してボンドウェーハ内部に水素イオンを注入した（注入エネルギー４６ｋｅＶ、ドーズ量５Ｅ１６／ｃｍ２）。
その後、ボンドウェーハとベースウェーハを室温で貼り合わせ、ボンドウェーハを剥離させるための熱処理を行った。その際、熱処理は、第１の温度及び第２の温度での熱処理工程を有するプレアニールを含む熱処理条件とし、プレアニールにおける第１の温度での熱処理を２００℃で４時間保持、第２の温度での熱処理を３５０℃で２時間保持するものとし、その後、５００℃まで昇温して３０分保持し、ボンドウェーハを剥離した。
剥離後の貼り合わせウェーハ（ＳＯＩウェーハ）の表面を目視により観察し、ブリスター発生率、ボイド発生率を求めたところ、それぞれ１５．３％、１．３％であった。尚、ブリスター発生率、ボイド発生率の定義は以下の通りである。
ブリスター発生率：（ブリスターのあるウェーハ数）／（全ウェーハ数）×１００（％）
ボイド発生率：（ボイドのあるウェーハ数）／（全ウェーハ数）×１００（％）
（比較例１）
熱処理工程におけるプレアニールを、３５０℃、２時間保持の１ステップのみとした以外は実施例１と同一条件で貼り合わせウェーハ（ＳＯＩウェーハ）を作製し、ブリスター発生率、ボイド発生率を求めたところ、それぞれ２４．０％、７６．０％であった。
（実施例２）
直径３００ｍｍのシリコン単結晶ウェーハを用意してボンドウェーハとベースウェーハとに分け、ボンドウェーハの表面に２０ｎｍの熱酸化膜を形成し、その酸化膜を通してボンドウェーハ内部に水素イオンを注入した（注入エネルギー３５ｋｅＶ、ドーズ量５Ｅ１６／ｃｍ２）。
その後、ボンドウェーハの貼り合わせ界面に対し、室温での貼り合わせ強度を高めるための窒素プラズマ処理を行った後、ベースウェーハを室温で貼り合わせ、ボンドウェーハを剥離するための熱処理を行った。その際、熱処理は、第１の温度及び第２の温度での熱処理工程を有するプレアニールを含む熱処理条件とし、プレアニールにおける第１の温度での熱処理を２００℃で４時間保持、第２の温度での熱処理を３５０℃で２時間保持するものとし、その後、５００℃まで昇温して３０分保持し、ボンドウェーハを剥離した。
剥離後の貼り合わせウェーハ（ＳＯＩウェーハ）に対し、１２００℃の高温でＳＯＩ表面の平坦化熱処理を行い、製品となるＳＯＩウェーハを完成させた。
完成後のＳＯＩウェーハを光学的表面検査装置（ＳＰ２：ＫＬＡ−Ｔｅｎｃｏｒ社製）により測定し、０．２５μｍ以上のサイズの欠陥数を求めたところ、平均１．２個／ウェーハであった。
尚、完成品であるＳＯＩウェーハ表面に検出された０．２５μｍ以上のサイズの欠陥を、別途、ＳＥＭ観察したところ、それらのほとんどは、ブリスターに起因した欠陥であった。
（比較例２）
熱処理におけるプレアニールを２００℃、４時間保持の１ステップのみとした以外は実施例２と同一条件で貼り合わせウェーハ（ＳＯＩウェーハ）を作製し、同様に０．２５μｍ以上のサイズの欠陥数を求めたところ、平均２．３個／ウェーハであった。
（比較例３）
熱処理におけるプレアニールを３５０℃、２時間保持の１ステップのみとした以外は実施例２と同一条件で貼り合わせウェーハ（ＳＯＩウェーハ）を作製し、同様に０．２５μｍ以上のサイズの欠陥数を求めたところ、平均３．４個／ウェーハであった。
以上に示したように、本発明の貼り合わせウェーハの製造方法によれば、水分等をより確実に除去して貼り合わせ強度を向上させてから剥離することができ、ボイドやブリスターの形成を低減し、欠陥の少ないＳＯＩウェーハを作製することが可能となった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
ＴＤＳによる貼り合わせ界面からの脱離ガス分析結果である。

Claims (1)

  1. 少なくとも、シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成する工程と、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいはシリコン酸化膜を介して密着させる工程と、前記イオン注入層でボンドウェーハを剥離させる熱処理工程とを含む貼り合わせウェーハの製造方法において、
    前記剥離させる熱処理工程は、５００℃未満の温度でプレアニールを行い、その後５００℃以上の温度で剥離熱処理をすることで行われ、
    前記プレアニールは、少なくとも、貼り合わせ界面に吸着している水分を脱離するための、２００±２０℃である第１の温度で保持する熱処理をした後に、３５０±２０℃である第２の温度で保持する熱処理をすることで行われることによって、３５０℃で１ステップのみのプレアニールと比べてブリスター発生率及びボイド発生率を低減することを特徴とする貼り合わせウェーハの製造方法。
JP2008309524A 2008-12-04 2008-12-04 貼り合わせウェーハの製造方法 Active JP5493343B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008309524A JP5493343B2 (ja) 2008-12-04 2008-12-04 貼り合わせウェーハの製造方法
PCT/JP2009/005346 WO2010064355A1 (ja) 2008-12-04 2009-10-14 貼り合わせウェーハの製造方法
CN200980147233.1A CN102224568B (zh) 2008-12-04 2009-10-14 贴合晶片的制造方法
KR1020117011925A KR20110091521A (ko) 2008-12-04 2009-10-14 접합 웨이퍼의 제조방법
US13/126,993 US8697544B2 (en) 2008-12-04 2009-10-14 Method for manufacturing bonded wafer
EP09830126A EP2355134A4 (en) 2008-12-04 2009-10-14 MANUFACTURING PROCESS FOR JOINT WAFERS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008309524A JP5493343B2 (ja) 2008-12-04 2008-12-04 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010135539A JP2010135539A (ja) 2010-06-17
JP5493343B2 true JP5493343B2 (ja) 2014-05-14

Family

ID=42233015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008309524A Active JP5493343B2 (ja) 2008-12-04 2008-12-04 貼り合わせウェーハの製造方法

Country Status (6)

Country Link
US (1) US8697544B2 (ja)
EP (1) EP2355134A4 (ja)
JP (1) JP5493343B2 (ja)
KR (1) KR20110091521A (ja)
CN (1) CN102224568B (ja)
WO (1) WO2010064355A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710429B2 (ja) * 2011-09-02 2015-04-30 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
WO2017141103A1 (en) * 2016-02-16 2017-08-24 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3628108B2 (ja) * 1996-06-10 2005-03-09 株式会社イオン工学研究所 太陽電池の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP2002353082A (ja) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2003347176A (ja) 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
JPWO2005024916A1 (ja) 2003-09-05 2007-11-08 株式会社Sumco Ｓｏｉウェーハの作製方法
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
FR2914495B1 (fr) 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.

Also Published As

Publication number Publication date
US20110212598A1 (en) 2011-09-01
EP2355134A1 (en) 2011-08-10
KR20110091521A (ko) 2011-08-11
CN102224568B (zh) 2015-03-04
CN102224568A (zh) 2011-10-19
WO2010064355A1 (ja) 2010-06-10
US8697544B2 (en) 2014-04-15
EP2355134A4 (en) 2012-04-25
JP2010135539A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2006216807A (ja) Ｓｏｉ基板の製造方法
WO2006059586A1 (ja) 直接接合ウェーハの製造方法及び直接接合ウェーハ
JP5493343B2 (ja) 貼り合わせウェーハの製造方法
WO2013111242A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2015186625A1 (ja) ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置
JP2008021992A (ja) 接合界面安定化のための熱処理
JP2015177150A (ja) 貼り合わせウェーハの製造方法
KR102019653B1 (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP5703853B2 (ja) 貼り合わせウェーハの製造方法
JP5263509B2 (ja) 貼り合わせウェーハの製造方法
WO2014192207A1 (ja) 貼り合わせウェーハの製造方法
JP6500845B2 (ja) 貼り合わせウェーハの製造方法
JP2005072043A (ja) 貼り合わせウエーハの製造方法およびｓｏｉウエーハ
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
JP2009295667A (ja) 貼り合わせウェーハの製造方法
JP5572914B2 (ja) 直接接合ウェーハの製造方法
JP6131179B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2009252948A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R150 Certificate of patent or registration of utility model

Ref document number: 5493343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250