WO2013111242A1 - 貼り合わせｓｏｉウェーハの製造方法 - Google Patents

貼り合わせｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
WO2013111242A1
WO2013111242A1 PCT/JP2012/008300 JP2012008300W WO2013111242A1 WO 2013111242 A1 WO2013111242 A1 WO 2013111242A1 JP 2012008300 W JP2012008300 W JP 2012008300W WO 2013111242 A1 WO2013111242 A1 WO 2013111242A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
soi
soi layer
ion
treatment
Prior art date
Application number
PCT/JP2012/008300
Other languages
English (en)
French (fr)
Inventor
徳弘 小林
徹 石塚
阿賀　浩司
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to KR1020147020725A priority Critical patent/KR101846931B1/ko
Priority to CN201280067455.4A priority patent/CN104115255B/zh
Priority to SG11201403616WA priority patent/SG11201403616WA/en
Priority to EP12866461.2A priority patent/EP2808889B1/en
Priority to US14/371,048 priority patent/US9093497B2/en
Publication of WO2013111242A1 publication Critical patent/WO2013111242A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

　本発明は、イオン注入剥離法により得られた剥離後の貼り合わせＳＯＩウェーハに対しＲＴＯ処理を行い、該ＲＴＯ処理によって前記ＳＯＩ層表面に形成された酸化膜を除去した後、前記ＳＯＩ層表面のシリコン原子にマイグレーションを生じさせる平坦化熱処理を行って前記ＳＯＩ層表面を平坦化し、その後、犠牲酸化処理を行って前記ＳＯＩ層の膜厚を調整することを特徴とする貼り合わせＳＯＩウェーハの製造方法である。これにより、ＳＯＩ層表面の表面粗さを十分に低減し、かつ、ＳＯＩ層表面の深いピットが低減された高品質のＳＯＩ層を有するＳＯＩウェーハを効率よく製造することができる貼り合わせＳＯＩウェーハの製造方法が提供される。

Description

貼り合わせＳＯＩウェーハの製造方法
　本発明は、イオン注入剥離法を用いた貼り合わせＳＯＩウェーハの製造方法に関し、特には、水素イオン等を注入したシリコン単結晶ウェーハを支持基板となるベースウェーハと貼り合わせた後に剥離して貼り合わせＳＯＩウェーハを製造する方法に関する。
　最近、貼り合わせＳＯＩウェーハの製造方法として、イオン注入したボンドウェーハを貼り合わせ後に剥離して貼り合わせウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が新たに注目され始めている。このイオン注入剥離法は、二枚のウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のウェーハ（ボンドウェーハ）の上面から水素イオンや希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層（封入層）を形成させた後、該イオンを注入した方の面を酸化膜（絶縁膜）を介して他方のウェーハ（ベースウェーハ）と密着させ、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離し、さらに熱処理（結合熱処理）を加えて強固に結合してベースウェーハ上に薄膜（ＳＯＩ層）を有する貼り合わせウェーハを作製する技術（特許文献１参照）である。この方法では、劈開面（剥離面）は良好な鏡面であり、薄膜、特にはＳＯＩ層の膜厚の均一性もある程度高いＳＯＩウェーハが容易に得られている。
　しかし、イオン注入剥離法により貼り合わせＳＯＩウェーハを作製する場合においては、剥離後の貼り合わせウェーハ表面にイオン注入によるダメージ層が存在し、また表面粗さが通常の製品レベルのシリコンウェーハの鏡面に比べて大きなものとなる。したがって、イオン注入剥離法では、このようなダメージ層を除去し、表面粗さを低減することが必要になる。
　従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨（取り代：１００ｎｍ程度）が行われていた。
　ところが、ＳＯＩ層に機械加工的要素を含む研磨をしてしまうと、研磨の取り代が均一でないために、水素イオンなどの注入、剥離によってある程度達成されたＳＯＩ層の膜厚均一性が悪化してしまうという問題が生じる。
　このような問題点を解決する方法として、前記タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている。
　例えば、特許文献２では、剥離熱処理後（または結合熱処理後）に、ＳＯＩ層の表面を研磨することなく水素を含む還元性雰囲気下の熱処理（急速加熱・急速冷却熱処理（ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）処理））を加えることを提案している。さらに、特許文献３では、剥離熱処理後（又は結合熱処理後）に、酸化性雰囲気下の熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に還元性雰囲気の熱処理（急速加熱・急速冷却熱処理（ＲＴＡ処理））を加えることを提案している。
　また、特許文献４では、剥離後のＳＯＩウェーハに、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下での平坦化熱処理の後に犠牲酸化処理を行うことにより、剥離面の平坦化とＯＳＦの回避を同時に達成している。
　このように、タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになったことによって、現在では、直径３００ｍｍでＳＯＩ層の膜厚レンジ（面内の最大膜厚値から最小膜厚値を引いた値）が３ｎｍ以内の膜厚均一性を有するＳＯＩウェーハが、イオン注入剥離法によって量産レベルで得られている。
　更に、特許文献５では、特許文献４に記載された平坦化熱処理（非酸化性ガス雰囲気下の熱処理）を行う前に、特許文献２に記載された水素を含む還元性雰囲気下のＲＴＡ処理（以下、単に水素ＲＴＡ処理と呼ぶことがある）と犠牲酸化処理を行うことによって、表面粗さの向上と凹状欠陥の発生を抑制することが記載されている。
特開平５－２１１１２８号公報 特開平１１－３０７４７２号公報 特開２０００－１２４０９２号公報 ＷＯ２００３／００９３８６ 特開２００９－３２９７２号公報
　剥離後のＳＯＩ層表面を効率よく平坦化するためには、特許文献５に記載されているように、Ａｒアニール等の平坦化熱処理（バッチ炉による熱処理）の前に、マイグレーション効果の高い水素を含む雰囲気下のＲＴＡ処理を導入することが効果的であるが、剥離後に水素ＲＴＡ処理を行う場合、その直後に犠牲酸化処理を行わずにＡｒアニールを行うとＳＯＩ層表面に深いピットが形成されてしまい、ＳＯＩ層の表面粗さが悪化してしまう。
　それを回避するためには、水素ＲＴＡ処理の後に犠牲酸化処理を行ってからＡｒアニールを行う必要があるため、最終製品であるＳＯＩウェーハを完成させるためには、Ａｒアニールの後に、更にＳＯＩ層の膜厚を調整するための犠牲酸化処理を行うという複雑なプロセス（剥離→水素ＲＴＡ処理→犠牲酸化処理→Ａｒアニール→犠牲酸化処理）が必要となる問題があった。
　本発明は、このような問題点に鑑みなされたものであり、ＳＯＩ層表面の表面粗さを十分に低減し、かつ、ＳＯＩ層表面の深いピットが低減された高品質のＳＯＩ層を有するＳＯＩウェーハを効率よく製造することを目的とする。
　上記課題を解決するため、本発明では、シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入して該ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、前記ボンドウェーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウェーハの薄膜からなるＳＯＩ層を有する貼り合わせＳＯＩウェーハを作製する貼り合わせＳＯＩウェーハの製造方法において、
　前記剥離後の貼り合わせＳＯＩウェーハに対しＲＴＯ処理を行い、該ＲＴＯ処理によって前記ＳＯＩ層表面に形成された酸化膜を除去した後、前記ＳＯＩ層表面のシリコン原子にマイグレーションを生じさせる平坦化熱処理を行って前記ＳＯＩ層表面を平坦化し、その後、犠牲酸化処理を行って前記ＳＯＩ層の膜厚を調整することを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
　また、本発明では、シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入して該ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、前記ボンドウェーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウェーハの薄膜からなるＳＯＩ層を有する貼り合わせＳＯＩウェーハを作製する貼り合わせＳＯＩウェーハの製造方法において、
　前記剥離後の貼り合わせＳＯＩウェーハに対しＲＴＯ処理を行い、該ＲＴＯ処理によって前記ＳＯＩ層表面に形成された酸化膜を除去した後に犠牲酸化処理を行って、又は、該ＲＴＯ処理によって前記ＳＯＩ層表面に形成された酸化膜を除去せずに犠牲酸化処理を行って前記ＳＯＩ層の膜厚を調整し、その後、前記ＳＯＩ層表面のシリコン原子にマイグレーションを生じさせる平坦化熱処理を行って前記ＳＯＩ層表面を平坦化することを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
　またこの場合、前記平坦化熱処理を行った後、さらに、犠牲酸化処理を行って前記ＳＯＩ層の膜厚を調整することが好ましい。
　このような貼り合わせＳＯＩウェーハの製造方法によれば、ＳＯＩ層表面の表面粗さを十分に低減し、かつ、ＳＯＩ層表面の深いピットが低減された高品質のＳＯＩ層を有するＳＯＩウェーハを効率よく製造することができる。また、後者の貼り合わせＳＯＩウェーハの製造方法の場合、ＳＯＩ層の膜厚調整を行うための犠牲酸化処理（熱酸化＋熱酸化膜除去）を平坦化熱処理の前に実施するので、平坦化熱処理を行うことによって製品となるＳＯＩウェーハが完成するが、その後に、新たに犠牲酸化処理を追加してＳＯＩ膜厚の微調整を行うこともできる。
　またこの場合、前記ＲＴＯ処理によって前記ＳＯＩ層表面に形成する酸化膜の膜厚を５ｎｍ以上とすることが好ましい。
　このように、ＲＴＯ処理で形成する酸化膜の膜厚を５ｎｍ以上とすれば、より一層、ＲＴＯ処理によってピットの深さを低減することができる。
　またこの場合、前記ＲＴＯ処理を、１１００℃以上、１０秒以上の条件で行うことが好ましい。
　ＲＴＯ処理の熱処理条件をこのようにすることで、より一層、ＳＯＩ層表面の表面粗さを十分に低減することができる。
　またこの場合、前記平坦化熱処理を、水素ガス、不活性ガス、又は、これらの混合ガス雰囲気下で行うことが好ましい。また、前記平坦化熱処理を、ＲＴＡ炉、又は、抵抗加熱式熱処理炉で行うことが好ましい。
　平坦化熱処理は、ＳＯＩ層表面のシリコン原子にマイグレーションを生じさせる熱処理であれば特に限定されないが、特に、抵抗加熱式熱処理炉を用いたＡｒアニールや、ＲＴＡ炉を用いた水素雰囲気下、又はＡｒと水素の混合ガス雰囲気下でのＲＴＡ処理が好ましい。
　以上説明したように、本発明の貼り合わせＳＯＩウェーハの製造方法によれば、ＳＯＩ層表面の表面粗さを十分に低減し、かつ、ＳＯＩ層表面の深いピットが低減された高品質のＳＯＩ層を有するＳＯＩウェーハを効率よく製造することができる。
本発明の貼り合わせＳＯＩウェーハの製造方法の一例を示した工程フロー図を示す。 本発明の貼り合わせＳＯＩウェーハの製造方法の別の一例を示した工程フロー図を示す。 イオン注入剥離法を用いてＳＯＩウェーハを製造する手順の一例を示すフロー図である。
　上記のように、ＳＯＩ層表面の表面粗さを十分に低減し、かつ、ＳＯＩ層表面の深いピットが低減された高品質のＳＯＩ層を有するＳＯＩウェーハを効率よく製造する方法が求められていた。
　本発明者らは、剥離面の平坦化熱処理として、ＳＯＩウェーハの生産上の効率の良さを考え、多数のウェーハを一括して処理できるバッチ炉によるＡｒ雰囲気下の熱処理（Ａｒアニール）を中心に検討を行ったところ、Ａｒアニールによるマイグレーション効果によって十分に平坦なＳＯＩ表面を得るためには、高温長時間の熱処理条件が必要であり、それに伴いスリップ転位の発生頻度が高まるという問題があることがわかった。そこで、Ａｒアニールの前に、マイグレーション効果の高い水素を含む雰囲気下のＲＴＡ（水素ＲＴＡ）処理を導入し、Ａｒアニールの負荷を低減することを発想した。
　しかしながら、水素ＲＴＡ処理の直後にＡｒアニールを行うと、ＳＯＩ層表面にはＡＦＭ（Ａｔｏｍ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ）による３０μｍ角の観察で測定されるピット（直径０．５～数１０μｍ、深さ数ｎｍ）が発生し、それが表面粗さを悪化させることが判明した。また、このようなピットは、ＳＯＩ層の表面（剥離面）に対して水素ＲＴＡ処理を行わず、直接Ａｒアニールを行っても発生することがわかった。その一方で、通常のＰＷ（鏡面研磨ウェーハ）に水素ＲＴＡ処理とＡｒアニールを続けて行ってもピットは発生しなかった。この事から、このようなピットが発生する現象は、イオン注入剥離後のＳＯＩ層の剥離面のような表面粗さの大きな表面に特有の現象であると言える。
　また、水素ＲＴＡ処理の直後に犠牲酸化処理を追加し、その後にＡｒアニールを行えば、ピットの深さを低減でき、表面粗さを改善できることが判明した。しかしながら、このように水素ＲＴＡ処理とＡｒアニールの間に犠牲酸化処理を行うと、最終製品であるＳＯＩウェーハを完成させるためには、剥離→水素ＲＴＡ処理→犠牲酸化処理→Ａｒアニール→犠牲酸化処理（ＳＯＩ膜厚調整）という複雑なプロセス（特許文献５に記載されたプロセスと同等のプロセス）が必要となるため、生産性の低下が懸念された。
　そこで本発明者らは、剥離直後に行う水素ＲＴＡ処理＋犠牲酸化処理という工程を、酸化性雰囲気下で行うＲＴＡ処理（急速加熱・急速冷却熱処理）、すなわち、ＲＴＯ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ｏｘｉｄａｔｉｏｎ）処理で代用することを発想し、鋭意検討を重ねた結果、本発明を完成させた。
　図１に本発明の貼り合わせＳＯＩウェーハの製造方法の一例を示した工程フロー図を示す。
　まず、イオン注入剥離法を用いて作製した剥離後のＳＯＩウェーハを準備する（図１（Ａ））。すなわち、図３に示すような手順で剥離後のＳＯＩウェーハ（剥離ＳＯＩウェーハ）を製造する。
　図３のイオン注入剥離法において、工程（１）では、デバイスの仕様に合った支持基板となるベースウェーハ１とＳＯＩ層となるシリコン単結晶からなるボンドウェーハ２を準備する。ベースウェーハ１としては、シリコン単結晶ウェーハを用いることができるが、特に限定されない。
　次に、工程（２）では、ボンドウェーハ２及びベースウェーハ１のうちの少なくとも一方のウェーハ、ここではボンドウェーハ２の表面に絶縁膜３を形成する。絶縁膜３としては、例えば、約１０～２０００ｎｍ厚の酸化膜を形成することができる。
　工程（３）では、表面に絶縁膜３を形成したボンドウェーハ２の片面に対して水素イオン、希ガスイオンの少なくとも１種類のガスイオンをイオン注入してボンドウェーハ２内部にイオン注入層４を形成する。尚、本発明においては、水素分子イオンも「水素イオン」に含まれるものとする。
　工程（４）では、ボンドウェーハ２のイオン注入面に、ベースウェーハ１を絶縁膜３を介して貼り合わせる。通常は、常温の清浄な雰囲気下でベースウェーハ１とボンドウェーハ２の表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
　工程（５）では、ボンドウェーハ２の一部をイオン注入層で剥離してベースウェーハ上にボンドウェーハの薄膜からなるＳＯＩ層５を有する貼り合わせＳＯＩウェーハ６を作製する。例えば、不活性ガス雰囲気下約５００℃以上の温度で熱処理を加えれば、イオン注入層でボンドウェーハを剥離させることができる。また、常温での貼り合わせ面に予めプラズマ処理を施して貼り合わせ界面の結合強度を高めることによって、熱処理を加えずに（あるいは剥離しない程度の熱処理を加えた後）、外力を加えて剥離することもできる。
　次いで、上記のようにして得られた剥離後の貼り合わせＳＯＩウェーハに対し、酸化性雰囲気下で行うＲＴＡ処理（急速加熱・急速冷却処理）、即ちＲＴＯ処理を行う（図１（Ｂ））。
　前記ＲＴＯ処理を、１１００℃以上、１０秒以上（特に１０秒以上３００秒以下）の条件で行うことが好ましい。ＲＴＯ処理の熱処理温度を１１００℃以上とすることで、より一層、ＳＯＩ層表面の表面粗さを十分に低減することができる。また、該ＲＴＯ処理によって、ＳＯＩ層表面に、５ｎｍ以上の膜厚を有する酸化膜を形成することが好ましい。
　また、このＲＴＯ処理で用いられる急速加熱・急速冷却装置としては、ＲＴＡ処理を行うことができる装置（以下、ＲＴＡ炉ともいう）であれば特に限定されず、例えば枚様式のランプ加熱装置を用いることができる。
　次いで、ＲＴＯ処理によってＳＯＩ層５表面に形成された酸化膜を除去する（図１（Ｃ））。酸化膜除去を行うことで、後の平坦化熱処理でシリコン原子にマイグレーションを生じ易くすることができるため、ＳＯＩ層表面の表面粗さを十分に低減することができる。
　このような酸化膜除去方法としては、ＨＦを含有する水溶液等で除去することにより実施することができる。
　次いで、ＳＯＩ層表面のシリコン原子にマイグレーションを生じさせる平坦化熱処理を行って、ＳＯＩ層表面を平坦化する（図１（Ｄ））。
　該平坦化熱処理としては、マイグレーションを生じさせる熱処理であれば特に限定されず、ＲＴＡ炉又は抵抗加熱式熱処理炉を用いて水素ガス、不活性ガス、又は、これらの混合ガス雰囲気下で行うことが可能である。特に、抵抗加熱式のバッチ式熱処理炉を用いたＡｒアニール（通常、１０００℃以上、１時間以上）や、ＲＴＡ炉を用いた水素ＲＴＡ処理若しくはＡｒと水素の混合ガス雰囲気によるＲＴＡ処理（通常、１１００℃以上、１０秒以上３００秒以下）が挙げられる。以下では、Ａｒアニールを行う場合を例に説明するが、他のマイグレーションを生じさせる熱処理を行った場合であっても同等の効果が得られる。
　その後、犠牲酸化処理を行って、ＳＯＩ層の膜厚を調整し（図１（Ｅ））、貼り合わせＳＯＩウェーハを製造する。
　即ち、まず、酸化性ガス雰囲気下で熱処理を行い、ＳＯＩウェーハの表層に所望の膜厚の熱酸化膜を形成した後、その熱酸化膜をＨＦ水溶液等により除去することによって、ＳＯＩ層の膜厚を調整する。
　図１（Ｂ）で行うＲＴＯ処理は、酸化性雰囲気で行うＲＴＡ処理であるため、水素ＲＴＡ処理のようなＳＯＩ表面のシリコン原子のマイグレーションによる平坦化効果はほとんどない。しかしながら、従来の水素ＲＴＡ処理の直後に犠牲酸化処理を行った場合と同様に、ピットの深さを低減できる効果が確認された。そのため、ＲＴＯ処理で形成された酸化膜を除去した後にＡｒアニールを行えば、マイグレーションによる平坦化効果によって十分な表面粗さを得ることができる。
　即ち、従来の剥離→水素ＲＴＡ処理→犠牲酸化処理→Ａｒアニール→犠牲酸化処理（ＳＯＩ膜厚調整）という複雑なプロセスで得られた表面粗さと同等以上に改善された表面粗さが、本発明においては、剥離→ＲＴＯ処理→Ａｒアニール→犠牲酸化処理（ＳＯＩ膜厚調整）という簡単なプロセスで得ることができる。
　この現象は、前者のプロセスでは、マイグレーションによる平坦化効果が得られる工程が水素ＲＴＡ処理とＡｒアニールの２工程にあるのに対し、後者（本発明）のプロセスではＡｒアニールの１工程のみであることを考慮すると、後者（本発明）のプロセスで前者のプロセスと同等以上に改善された表面粗さが得られることは、当業者であっても全く予測できなかった顕著な効果である。
　また、本発明の剥離→ＲＴＯ処理→Ａｒアニール→犠牲酸化処理（ＳＯＩ膜厚調整）というプロセスに関し、Ａｒアニールと犠牲酸化処理（ＳＯＩ膜厚調整）の順序を逆にして、剥離→ＲＴＯ処理→犠牲酸化処理（ＳＯＩ膜厚調整）→Ａｒアニールというプロセスにしても、同様の効果が得られることが確認された。この場合、ＲＴＯ処理後に犠牲酸化処理（ＳＯＩ膜厚調整）を行うという順序になるため、ＲＴＯ処理によって形成された酸化膜を除去する工程は必ずしも必要はないので省略することもできる。
　即ち、本発明では、図２に示されるように、剥離後の貼り合わせＳＯＩウェーハ（図２（Ａ））に対しＲＴＯ処理を行い（図２（Ｂ））、該ＲＴＯ処理によって前記ＳＯＩ層表面に形成された酸化膜を除去した後に犠牲酸化処理を行って、又は、該ＲＴＯ処理によって前記ＳＯＩ層表面に形成された酸化膜を除去せずに犠牲酸化処理を行って前記ＳＯＩ層の膜厚を調整し（図２（Ｃ）、（Ｄ））、その後、前記ＳＯＩ層表面のシリコン原子にマイグレーションを生じさせる平坦化熱処理を行って前記ＳＯＩ層表面を平坦化する（図２（Ｅ））ことを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
　この場合、ＳＯＩ層の膜厚調整を行うための犠牲酸化処理を平坦化熱処理（Ａｒアニール）の前に実施するので、平坦化熱処理を行うことによって製品となるＳＯＩウェーハが完成するが、その後に、新たに犠牲酸化処理を追加してＳＯＩ膜厚の微調整を行うこともできる。
　以下に本発明の実施例及び比較例を挙げて、本発明をより詳細に説明するが、これらは本発明を限定するものではない。
［ＳＯＩウェーハの製法（剥離工程まで）：機械的剥離］（実施例１～１２、比較例１、２）
　ボンドウェーハ及びベースウェーハとして、直径３００ｍｍ、結晶方位＜１００＞の鏡面研磨されたシリコン単結晶ウェーハを準備し、ボンドウェーハの表面に１５０ｎｍの熱酸化膜を形成し、該熱酸化膜を通して、水素イオン注入（ドーズ量：６×１０１６／ｃｍ２、注入エネルギー：５０ｋｅＶ）を行い、貼り合わせ面をプラズマ処理によって活性化したベースウェーハと酸化膜を介して室温にて貼り合わせ、３５０℃、１時間の熱処理（この熱処理で剥離は発生しない）を行なった後、イオン注入層に機械的な外力を加えて剥離した。
［ＳＯＩウェーハの製法（剥離工程まで）：熱処理剥離］（実施例１３，１４、比較例３～５）
　ボンドウェーハ及びベースウェーハとして、直径３００ｍｍ、結晶方位＜１００＞の鏡面研磨されたシリコン単結晶ウェーハを準備し、ボンドウェーハの表面に１５０ｎｍの熱酸化膜を形成し、該熱酸化膜を通して、水素イオン注入（ドーズ量：５×１０１６／ｃｍ２、注入エネルギー：５０ｋｅＶ）を行い、ベースウェーハの表面に酸化膜を介して室温にて貼り合わせ、５００℃、０．５時間の熱処理を加えて剥離した。
　上記剥離後のＳＯＩウェーハに対し、下記表１に示す処理を順番に施した。即ち、実施例１～８、１３では、図１に示すような順番で処理を行い（ＲＴＯ処理→酸化膜除去→平坦化熱処理→犠牲酸化処理）貼り合わせＳＯＩウェーハを製造した。実施例９～１２、１４では、図２に示すような順番で処理を行い（ＲＴＯ処理→（酸化膜除去）→犠牲酸化処理→平坦化熱処理）貼り合わせウェーハを製造した。比較例１～５に関しては、表１に示す順番で処理を施した。
［表面粗さ評価］
　全ての処理が終了したＳＯＩ層の表面をＡＦＭ（Ａｔｏｍ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ）で複数点測定（測定範囲３０μｍ角）し、表面粗さ（ＲＭＳ、Ｒｍａｘ）の平均値を求めた。また、ＳＯＩ層表面の全面のＬＰＤ（Ｌｉｇｈｔ　Ｐｏｉｎｔ　Ｄｅｆｅｃｔ）測定を行った。測定装置はレーザー散乱方式の表面検査装置（ＫＬＡ―Ｔｅｎｃｏｒ社製　ＳＰ１）を用い、直径９０ｎｍ以上のＬＰＤと、直径６５ｎｍ以上のＬＰＤを測定した。結果を、下記表１に示す。
　ＡＦＭによる測定は、測定範囲が３０μｍ角と狭い領域であるため、その範囲にピットが１個観察されただけでも１×１０５／ｃｍ２の密度となってしまうため、ピットの定量的な評価には適さない。一方、ピットの発生などの原因により、表面粗さ（ＲＭＳ、Ｒｍａｘ）の面内バラツキが大きくなると、ＳＯＩ表面のヘイズレベルが悪化してＬＰＤ測定が不可能となったり、ヘイズ起因の粗さの大きな領域はＬＰＤとして検出される。従って、ＳＯＩ表面のＬＰＤを測定することによって、ＳＯＩ層の表面粗さを相対的に比較することができる。
　表１の実施例、比較例において、ＬＰＤの測定結果が２０個／ｗａｆｅｒ以下である場合、ＳＯＩ表面のヘイズレベルの影響を受けずに、パーティクルや表面欠陥などがＬＰＤとして正確に測定されていることを表している。
Figure JPOXMLDOC01-appb-T000001
　実施例１～１４では、ＡＦＭで測定した表面粗さ（ＲＭＳ、Ｒｍａｘ）の平均値は、ほとんど差がなく、比較例１～４に比べて良好な値が得られた。また、直径９０ｎｍ以上のＬＰＤについても、すべて２０個／ｗａｆｅｒ以下の良好な値であった。ただし、直径６５ｎｍ以上のＬＰＤを測定した場合には、ＲＴＯ処理の温度が１１００℃未満（１０００℃、１０５０℃）になると、検出されるＬＰＤが増加することがわかった。これは、表面粗さ（ＲＭＳ、Ｒｍａｘ）の面内バラツキが大きくなった結果、ヘイズ起因の粗さの大きな領域が直径６５ｎｍ以上のＬＰＤとして検出されたことに起因する。従って、ＲＴＯ処理の温度は、１１００℃以上とすることが好ましいことが判った。
　比較例１は、実施例１のＲＴＯ処理と水素ＲＴＡ処理の順序を逆にしたプロセスであるが、この場合、表面粗さ（ＲＭＳ、Ｒｍａｘ）の平均値は実施例に比べ大きな値となり、表面粗さを十分に低減することができていない。また、その影響によりヘイズレベルが悪く、ＬＰＤの測定ができなかった。
　比較例２は、実施例１のＲＴＯ処理をマイグレーション効果の高い水素ＲＴＡ処理に置き換えたプロセスであるが、この場合も、表面粗さ（ＲＭＳ、Ｒｍａｘ）の平均値は実施例に比べ大きな値となり、表面粗さを十分に低減することができず、その影響によりヘイズレベルが悪く、ＬＰＤの測定ができなかった。
　比較例３は、実施例１３のＲＴＯ処理をマイグレーション効果の高い水素ＲＴＡ処理に置き換えたプロセスであるが、この場合には、大きなピットが表面に発生したため、表面粗さ（ＲＭＳ、Ｒｍａｘ）の平均値は実施例に比べ大きな値となり、その影響によりヘイズレベルが悪く、ヘイズ起因の粗さの大きな領域がＬＰＤとして検出されたため、ＬＰＤ（≧９０ｎｍ）が大きな値となった。
　比較例４は、剥離後にＲＴＯ処理や水素ＲＴＡ処理を行うことなく、直ちにバッチ式熱処理炉による平坦化熱処理を行ったプロセスであるが、この場合も、大きなピットが表面に発生したため、表面粗さ（ＲＭＳ、Ｒｍａｘ）の平均値は実施例に比べ大きな値となり、その影響によりヘイズレベルが悪く、ヘイズ起因の粗さの大きな領域がＬＰＤとして検出されたため、ＬＰＤ（≧９０ｎｍ）が大きな値となった。
　比較例５は、特許文献５に記載された剥離→水素ＲＴＡ処理→犠牲酸化処理→Ａｒアニール→犠牲酸化処理（ＳＯＩ膜厚調整）というプロセスと同等のプロセスを行った場合であるが、この場合は、表面粗さやＬＰＤの測定結果は実施例と同等の結果が得られているが、工程が複雑で長いため製造コストが高くなるという欠点を有する。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 　シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入して該ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、前記ボンドウェーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウェーハの薄膜からなるＳＯＩ層を有する貼り合わせＳＯＩウェーハを作製する貼り合わせＳＯＩウェーハの製造方法において、
    　前記剥離後の貼り合わせＳＯＩウェーハに対しＲＴＯ処理を行い、該ＲＴＯ処理によって前記ＳＯＩ層表面に形成された酸化膜を除去した後、前記ＳＯＩ層表面のシリコン原子にマイグレーションを生じさせる平坦化熱処理を行って前記ＳＯＩ層表面を平坦化し、その後、犠牲酸化処理を行って前記ＳＯＩ層の膜厚を調整することを特徴とする貼り合わせＳＯＩウェーハの製造方法。
  2. 　シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入して該ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、前記ボンドウェーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウェーハの薄膜からなるＳＯＩ層を有する貼り合わせＳＯＩウェーハを作製する貼り合わせＳＯＩウェーハの製造方法において、
    　前記剥離後の貼り合わせＳＯＩウェーハに対しＲＴＯ処理を行い、該ＲＴＯ処理によって前記ＳＯＩ層表面に形成された酸化膜を除去した後に犠牲酸化処理を行って、又は、該ＲＴＯ処理によって前記ＳＯＩ層表面に形成された酸化膜を除去せずに犠牲酸化処理を行って前記ＳＯＩ層の膜厚を調整し、その後、前記ＳＯＩ層表面のシリコン原子にマイグレーションを生じさせる平坦化熱処理を行って前記ＳＯＩ層表面を平坦化することを特徴とする貼り合わせＳＯＩウェーハの製造方法。
  3. 　前記平坦化熱処理を行った後、さらに、犠牲酸化処理を行って前記ＳＯＩ層の膜厚を調整することを特徴とする請求項２に記載の貼り合わせＳＯＩウェーハの製造方法。
  4. 　前記ＲＴＯ処理によって前記ＳＯＩ層表面に形成する酸化膜の膜厚を５ｎｍ以上とすることを特徴とする請求項１乃至請求項３のいずれか一項に記載の貼り合わせＳＯＩウェーハの製造方法。
  5. 　前記ＲＴＯ処理を、１１００℃以上、１０秒以上の条件で行うことを特徴とする請求項１乃至請求項４のいずれか一項に記載の貼り合わせＳＯＩウェーハの製造方法。
  6. 　前記平坦化熱処理を、水素ガス、不活性ガス、又は、これらの混合ガス雰囲気下で行うことを特徴とする請求項１乃至請求項５のいずれか一項に記載の貼り合わせＳＯＩウェーハの製造方法。
  7. 　前記平坦化熱処理を、ＲＴＡ炉、又は、抵抗加熱式熱処理炉で行うことを特徴とする請求項１乃至請求項６のいずれか一項に記載の貼り合わせＳＯＩウェーハの製造方法。
PCT/JP2012/008300 2012-01-24 2012-12-26 貼り合わせｓｏｉウェーハの製造方法 WO2013111242A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020147020725A KR101846931B1 (ko) 2012-01-24 2012-12-26 접합 soi 웨이퍼의 제조방법
CN201280067455.4A CN104115255B (zh) 2012-01-24 2012-12-26 贴合soi晶片的制造方法
SG11201403616WA SG11201403616WA (en) 2012-01-24 2012-12-26 Method for manufacturing bonded soi wafer
EP12866461.2A EP2808889B1 (en) 2012-01-24 2012-12-26 Bonded soi wafer manufacturing method
US14/371,048 US9093497B2 (en) 2012-01-24 2012-12-26 Method for manufacturing bonded SOI wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012012256A JP5673572B2 (ja) 2012-01-24 2012-01-24 貼り合わせｓｏｉウェーハの製造方法
JP2012-012256 2012-01-24

Publications (1)

Publication Number Publication Date
WO2013111242A1 true WO2013111242A1 (ja) 2013-08-01

Family

ID=48873020

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/008300 WO2013111242A1 (ja) 2012-01-24 2012-12-26 貼り合わせｓｏｉウェーハの製造方法

Country Status (7)

Country Link
US (1) US9093497B2 (ja)
EP (1) EP2808889B1 (ja)
JP (1) JP5673572B2 (ja)
KR (1) KR101846931B1 (ja)
CN (1) CN104115255B (ja)
SG (1) SG11201403616WA (ja)
WO (1) WO2013111242A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN104891430B (zh) * 2015-04-17 2016-09-28 上海华虹宏力半导体制造有限公司 硅片键合方法
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN106653677A (zh) * 2016-09-22 2017-05-10 东莞市联洲知识产权运营管理有限公司 一种soi片的制备方法
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US11715639B2 (en) 2016-11-29 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
JP6834932B2 (ja) * 2017-12-19 2021-02-24 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
CN110400773B (zh) * 2018-04-24 2022-06-07 沈阳硅基科技有限公司 一种采用快速热处理工艺制备soi硅片的方法
FR3132380A1 (fr) * 2022-01-31 2023-08-04 Soitec Procédé de fabrication d’une structure de type double semi-conducteur sur isolant

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2003009386A1 (fr) 2001-07-17 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes de liaison
JP2004281805A (ja) * 2003-03-17 2004-10-07 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦化処理方法
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
JP2008262992A (ja) * 2007-04-10 2008-10-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
WO2009016795A1 (ja) * 2007-07-27 2009-02-05 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP2009289948A (ja) * 2008-05-29 2009-12-10 Sumco Corp 貼り合わせウェーハの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2003009386A1 (fr) 2001-07-17 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes de liaison
JP2004281805A (ja) * 2003-03-17 2004-10-07 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦化処理方法
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
JP2008262992A (ja) * 2007-04-10 2008-10-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
WO2009016795A1 (ja) * 2007-07-27 2009-02-05 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法
JP2009032972A (ja) 2007-07-27 2009-02-12 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2808889A4 *

Also Published As

Publication number Publication date
SG11201403616WA (en) 2014-12-30
EP2808889A4 (en) 2015-09-30
US9093497B2 (en) 2015-07-28
US20150017783A1 (en) 2015-01-15
JP2013153016A (ja) 2013-08-08
EP2808889B1 (en) 2016-10-26
EP2808889A1 (en) 2014-12-03
JP5673572B2 (ja) 2015-02-18
CN104115255B (zh) 2016-08-24
CN104115255A (zh) 2014-10-22
KR101846931B1 (ko) 2018-04-10
KR20140123505A (ko) 2014-10-22

Similar Documents

Publication Publication Date Title
JP5673572B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
KR102229397B1 (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
WO2015141121A1 (ja) 貼り合わせウェーハの製造方法
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6380245B2 (ja) Ｓｏｉウェーハの製造方法
KR102019653B1 (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
JP2003347176A (ja) 貼り合わせウェーハの製造方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
JP5673180B2 (ja) 貼り合わせウェーハの製造方法
JP2009295667A (ja) 貼り合わせウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP7160943B2 (ja) 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
JP5119742B2 (ja) 貼り合わせウエーハの製造方法
JP5555995B2 (ja) 貼り合わせシリコンウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2012104666A (ja) 貼り合わせウェーハ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12866461

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14371048

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2012866461

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012866461

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20147020725

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE