CN104891430B - 硅片键合方法 - Google Patents
硅片键合方法 Download PDFInfo
- Publication number
- CN104891430B CN104891430B CN201510189318.3A CN201510189318A CN104891430B CN 104891430 B CN104891430 B CN 104891430B CN 201510189318 A CN201510189318 A CN 201510189318A CN 104891430 B CN104891430 B CN 104891430B
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- oxide layer
- wafer bonding
- isolated island
- island structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
- Micromachines (AREA)
Abstract
本发明揭示了一种硅片键合方法。该方法包括:提供第一硅片,并在所述第一硅片中形成孤岛结构;在所述第一硅片上形成牺牲氧化层;去除所述牺牲氧化层,使得所述孤岛结构的边缘硅表面低于中央区域;在所述第一硅片上形成键合氧化层,该键合氧化层在孤岛结构的边缘厚于中央区域;提供第二硅片,所述第二硅片通过所述孤岛结构与第一硅片键合。本发明中由于通过孤岛结构的硅表面和键合氧化层厚度的互相补偿,获得了良好的表面微观平整度,能够使得第一硅片与第二硅片键合时有较大的键合面积,提高了键合强度。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种硅片键合方法。
背景技术
近年来,随着微机电系统(Micro-Electrico-Mechanical-System,MEMS)技术的发展,各种微机电装置,包括:微传感器、微致动器等实现了微小型化,微小型化有利于提高器件集成度,因此MEMS成为了主要的发展方向之一。
MEMS的常见制造方法包括体硅制造工艺,具体涉及硅片的键合。下面请参考如图1-5所示的现有技术中硅片键合过程中的器件结构的示意图。
如图1所示,首先,提供第一硅片1,并在第一硅片1上形成掩膜层2。然后,对所述掩膜层2进行图案化,以图案化的掩膜层2刻蚀所述第一硅片1,形成第一空腔3,如图2所示。接着,如图3所示,继续刻蚀所述第一硅片1,形成第二空腔4,而所述第二空腔4的侧壁即为孤岛结构5。之后,请参考图4,将孤岛结构5上的掩膜层去除,并利用热氧化工艺在第一硅片1上形成一层氧化层6。按照现有技术中的做法,接下来就是如图5所示,将第二硅片7与第一硅片1进行键合。
但是,请参考图4和图5,在氧化层6的形成过程中,孤岛结构5的边缘部分比中间部分反应强烈,因此氧化层6在孤岛结构5的边缘部分形成了突起61。那么如图5所示,在键合后,实际上键合只是发生在突起61,而不是整个孤岛结构(上的氧化层)全部与第二硅片7键合在一起。很显然,这样的键合强度是很低的,容易导致部分脱离甚至整体脱落,严重影响器件的可靠性。
发明内容
本发明的目的在于,提供一种硅片键合方法,提高键合强度,防止硅片之间脱离。
为解决上述技术问题,本发明提供一种硅片键合方法,包括:
提供第一硅片,并在所述第一硅片中形成孤岛结构;
在所述第一硅片上形成牺牲氧化层;
去除所述牺牲氧化层,使得所述孤岛结构的边缘硅表面低于中央区域;
在所述第一硅片上形成键合氧化层,该键合氧化层在孤岛结构的边缘厚于中央区域;
提供第二硅片,所述第二硅片通过所述孤岛结构与第一硅片键合。
可选的,对于所述的硅片键合方法,所述提供第一硅片,并在所述第一硅片中形成孤岛结构包括如下过程:
在所述第一硅片上形成掩膜层;
图案化所述掩膜层;
进行第一次刻蚀,形成第一空腔;
进行第二次刻蚀,形成第二空腔,所述第二空腔侧壁为所述孤岛结构。
可选的,对于所述的硅片键合方法,所述第一空腔的深度为1-5μm。
可选的,对于所述的硅片键合方法,所述第二空腔的深度为30-80μm。
可选的,对于所述的硅片键合方法,所述第二空腔中形成有缓冲块。
可选的,对于所述的硅片键合方法,采用热氧化工艺形成所述牺牲氧化层。
可选的,对于所述的硅片键合方法,所述牺牲氧化层的厚度为0.4-1.5μm。
可选的,对于所述的硅片键合方法,采用热氧化工艺形成所述键合氧化层。
可选的,对于所述的硅片键合方法,所述键合氧化层的厚度为0.4-1.5μm。
可选的,对于所述的硅片键合方法,在所述第二硅片与第一硅片键合后,还包括:
减薄所述第二硅片。
可选的,对于所述的硅片键合方法,所述第二硅片减薄后的厚度为20-70μm。
与现有技术相比,本发明提供的硅片键合方法中,首先形成牺牲氧化层,并去除,使得所述孤岛结构的边缘硅表面低于中央区域,然后在所述第一硅片上形成键合氧化层,该键合氧化层在孤岛结构的边缘厚于中央区域;与第二硅片键合。相比现有技术,通过孤岛结构的硅表面和键合氧化层厚度的互相补偿,获得了良好的表面微观平整度,能够使得第一硅片与第二硅片键合时有较大的键合面积,从而与第二硅片键合时有着较大的键合面积,提高了键合强度。
附图说明
图1-5为现有技术中硅片键合过程中的器件结构的示意图;
图6为本发明实施例中硅片键合方法的流程图;
图7-图13为本发明实施例中硅片键合方法的过程中的器件结构的示意图。
具体实施方式
下面将结合示意图对本发明的硅片键合方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种硅片键合方法,通过线形成牺牲氧化层,使得孤岛结构的边缘变低,在形成键合氧化层,以提高了键合强度。
该方法包括:
步骤S101,提供第一硅片,并在所述第一硅片中形成孤岛结构;
步骤S102,在所述第一硅片上形成牺牲氧化层;
步骤S103,去除所述牺牲氧化层,使得所述孤岛结构的边缘硅表面低于中央区域;
步骤S104,在所述第一硅片上形成键合氧化层,该键合氧化层在孤岛结构的边缘厚于中央区域;
步骤S105,提供第二硅片,所述第二硅片通过所述孤岛结构与第一硅片键合。
以下列举所述硅片键合方法的较优实施例,以清楚说明本发明的内容,应当明确的是,本发明的内容并不限制于以下实施例,其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参考图6,并结合图7-图13,其中图6为本发明实施例中硅片键合方法的流程图;图7~图13为本发明实施例中硅片键合方法的过程中的器件结构的示意图。
如图6所示,在本实施例中,所述硅片键合方法包括:
首先,请参考图7-图9,执行步骤S101,提供第一硅片,并在所述第一硅片中形成孤岛结构。具体的,所述第一硅片10的选择可以为常用硅片,包括经过预清洗等过程,在第一硅片10选择好后,进行掩膜层11的形成。如图7所示,所述掩膜层优选为氧化硅层,可以通过热生长形成,也可以是氮化硅层,通过CVD工艺形成。所述掩膜层11的厚度可以是0.5-1.5μm,例如,0.5μm、0.8μm、1μm等。当然,所述掩膜层11的厚度并非完全限制于该范围,其他厚度的掩膜层11也是可以的。
请参考图8,在掩膜层11形成后,对掩膜层11进行图案化,例如通过光刻刻蚀工艺将掩膜层11的一些区域去除,之后以图案化后的掩膜层11为掩膜,进行第一硅片10的第一次刻蚀,形成第一空腔12。较佳的,所述第一空腔12的深度为1-5μm,例如2μm、3μm、5μm等。然后,请参考图9,继续进行第二次刻蚀,形成第二空腔13。所述第二空腔13的侧壁即为孤岛结构14。所述第二空腔13的深度为30-80μm,例如40μm、50μm、60μm等。其中,在进行第二次刻蚀时,在第二空腔13中形成有缓冲块131。所述缓冲块131的高度可以选择为第二空腔13的深度与第一空腔12的深度之差,也可以小于。
然后,去除掩膜层11。
接着,进行步骤S102:在所述第一硅片上形成牺牲氧化层。如图10所示,所述牺牲氧化层15形成在所述第一硅片10上。具体的,所述牺牲氧化层15采用热氧化工艺形成,期厚度可以是0.4-1.5μm,例如0.6μm、1μm、1.2μm等。如图10所示,在热氧化后,在孤岛结构14上端的边缘处,牺牲氧化层15的高度要高于孤岛结构14上端中央部分的牺牲氧化层15。于是,接着进行下一步骤。
步骤S103:去除所述牺牲氧化层,使得所述孤岛结构的边缘硅表面低于中央区域。请参考图11,由于在热氧化过程中,孤岛结构14的边缘处反应比中央区域强烈,故当牺牲氧化层去除后,孤岛结构14的边缘处会形成凹陷141,即使得孤岛结构的边缘硅表面较低,低于中央区域。
之后,进行步骤S104:在所述第一硅片上形成键合氧化层,该键合氧化层在孤岛结构的边缘厚于中央区域。请参考图12,所述键合氧化层16形成,且该键合氧化层16在孤岛结构14的边缘的厚度d2大于中央区域的厚度d1。由于在牺牲氧化层去除后孤岛结构14的边缘硅表面会形成凹陷,因此键合氧化层16形成后位于孤岛结构14边缘的部分161不会出现高于中央区域162的现象,而且可以通过孤岛结构14的边缘硅表面和键合氧化层16厚度的互相补偿,获得了良好的表面微观平整度,那么在之后的键合过程中,键合面积会增大。较佳的,所述键合氧化层的厚度为0.4-1.5μm,具体可以是与牺牲氧化层的厚度相差无几。
请参考图13,进行步骤S105:提供第二硅片20,所述第二硅片20通过所述孤岛结构14与第一硅片10键合。由图13可见,第二硅片20与孤岛结构14的上表面完全键合在一起,而不是如现有技术中仅在边缘处键合,因此,键合面积增大,提高了键合强度。
在所述第二硅片20与第一硅片10键合后,还包括:减薄所述第二硅片。例如所述第二硅片减薄后的厚度为20-70μm,依据不同的工艺需求,可以选择不同的厚度,例如30μm、40μm、50μm等。
相比现有技术,本发明中由于使得孤岛结构的边缘硅表面变低,通过孤岛结构的硅表面和键合氧化层厚度的互相补偿,获得了良好的表面微观平整度,能够使得第一硅片与第二硅片键合时有较大的键合面积,提高了键合强度。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种硅片键合方法,包括:
提供第一硅片,并在所述第一硅片中形成孤岛结构;
在所述第一硅片上形成牺牲氧化层;
去除所述牺牲氧化层,使得所述孤岛结构的边缘硅表面低于中央区域;
在所述第一硅片上形成键合氧化层,该键合氧化层在孤岛结构的边缘厚于中央区域,键合氧化层形成后位于孤岛结构边缘的部分不高于中央区域;
提供第二硅片,所述第二硅片通过所述孤岛结构与第一硅片键合。
2.如权利要求1所述的硅片键合方法,其特征在于,所述提供第一硅片,并在所述第一硅片中形成孤岛结构包括如下过程:
在所述第一硅片上形成掩膜层;
图案化所述掩膜层;
进行第一次刻蚀,形成第一空腔;
进行第二次刻蚀,形成第二空腔,所述第二空腔侧壁为所述孤岛结构。
3.如权利要求2所述的硅片键合方法,其特征在于,所述第一空腔的深度为1-5μm。
4.如权利要求3所述的硅片键合方法,其特征在于,所述第二空腔的深度为30-80μm。
5.如权利要求4所述的硅片键合方法,其特征在于,所述第二空腔中形成有缓冲块。
6.如权利要求1所述的硅片键合方法,其特征在于,采用热氧化工艺形成所述牺牲氧化层。
7.如权利要求6所述的硅片键合方法,其特征在于,所述牺牲氧化层的厚度为0.4-1.5μm。
8.如权利要求1所述的硅片键合方法,其特征在于,采用热氧化工艺形成所述键合氧化层。
9.如权利要求8所述的硅片键合方法,其特征在于,所述键合氧化层的厚度为0.4-1.5μm。
10.如权利要求1所述的硅片键合方法,其特征在于,在所述第二硅片与第一硅片键合后,还包括:
减薄所述第二硅片。
11.如权利要求10所述的硅片键合方法,其特征在于,所述第二硅片减薄后的厚度为20-70μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510189318.3A CN104891430B (zh) | 2015-04-17 | 2015-04-17 | 硅片键合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510189318.3A CN104891430B (zh) | 2015-04-17 | 2015-04-17 | 硅片键合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104891430A CN104891430A (zh) | 2015-09-09 |
CN104891430B true CN104891430B (zh) | 2016-09-28 |
Family
ID=54024472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510189318.3A Active CN104891430B (zh) | 2015-04-17 | 2015-04-17 | 硅片键合方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104891430B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1009514B (zh) * | 1987-12-29 | 1990-09-05 | 东南大学 | 半导体直接键合的工艺方法 |
US5585661A (en) * | 1993-08-18 | 1996-12-17 | Harris Corporation | Sub-micron bonded SOI by trench planarization |
JP5521561B2 (ja) * | 2010-01-12 | 2014-06-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
FR2963982B1 (fr) * | 2010-08-20 | 2012-09-28 | Soitec Silicon On Insulator | Procede de collage a basse temperature |
JP5673572B2 (ja) * | 2012-01-24 | 2015-02-18 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN104409411B (zh) * | 2014-11-24 | 2017-12-08 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
-
2015
- 2015-04-17 CN CN201510189318.3A patent/CN104891430B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104891430A (zh) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103569937B (zh) | Mems器件及mems器件形成方法 | |
US9862595B2 (en) | Method for manufacturing thin-film support beam | |
CN113176630B (zh) | 平滑波导结构和制造方法 | |
EP3119533B1 (en) | Cmut device and manufacturing method | |
JP2007273942A (ja) | 複合材料を製造する方法及びウエハを選択する方法 | |
JP2007033355A (ja) | 半導体センサの製造方法及び半導体センサ | |
CN113534339B (zh) | 半导体结构及其制造方法 | |
CN109422239A (zh) | 用于制造mems传感器的方法和mems传感器 | |
TW201626449A (zh) | 形成溝渠的方法 | |
CN104422547A (zh) | 谐振式压力传感器及其制造方法 | |
CN104925749B (zh) | 硅片键合方法 | |
CN104891430B (zh) | 硅片键合方法 | |
JP2012195095A (ja) | 荷電粒子線レンズの製造方法 | |
CN109151690A (zh) | 麦克风及其制造方法 | |
US8283256B1 (en) | Methods of forming microdevice substrates using double-sided alignment techniques | |
CN106957044B (zh) | 一种mems器件及其制造方法和电子装置 | |
JP3813128B2 (ja) | 微細構造の製造方法 | |
CN103972164B (zh) | 铜互连大马士革工艺方法 | |
TWI775763B (zh) | 用於製作半導體結構之方法 | |
US9312227B2 (en) | Method of joining semiconductor substrate | |
CN112661105B (zh) | 基于梳齿局部氧化的mems高低梳齿结构的制作方法 | |
CN106229255B (zh) | 自对准双重曝光显影工艺的方法以及半导体器件 | |
CN108122838A (zh) | 半导体器件制备工艺 | |
CN103839796A (zh) | 源极多晶硅的形成方法 | |
US20090233413A1 (en) | Method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |