CN106229255B - 自对准双重曝光显影工艺的方法以及半导体器件 - Google Patents

自对准双重曝光显影工艺的方法以及半导体器件 Download PDF

Info

Publication number
CN106229255B
CN106229255B CN201610596339.1A CN201610596339A CN106229255B CN 106229255 B CN106229255 B CN 106229255B CN 201610596339 A CN201610596339 A CN 201610596339A CN 106229255 B CN106229255 B CN 106229255B
Authority
CN
China
Prior art keywords
layer
core layer
self
etched
development process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610596339.1A
Other languages
English (en)
Other versions
CN106229255A (zh
Inventor
叶滋婧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610596339.1A priority Critical patent/CN106229255B/zh
Publication of CN106229255A publication Critical patent/CN106229255A/zh
Application granted granted Critical
Publication of CN106229255B publication Critical patent/CN106229255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供了一种优化自对准双重曝光显影工艺的方法以及半导体器件。根据本发明的优化自对准双重曝光显影工艺的方法包括：在待刻蚀膜层形成核心层，其中核心层包括层叠的多个层；第二步骤：在核心层上形成光刻胶层，并形成光刻胶图案；第三步骤：利用光刻胶图案刻蚀核心层；第四步骤：沉积隔离层；第五步骤：刻蚀隔离层从而在核心层图案形成隔离层侧壁；第六步骤：去除核心层图案，留下隔离层侧壁；第七步骤：利用隔离层侧壁来刻蚀待刻蚀膜层。

Description

自对准双重曝光显影工艺的方法以及半导体器件
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种优化自对准双重曝光显影工艺的方法以及利用所述优化自对准双重曝光显影工艺的方法制成的半导体器件。
背景技术
自对准双重曝光显影技术(Self Aligned Double Patterning Technology)已经被广泛用于半导体制造工艺。在传统的自对准双重曝光显影中，一般先对光刻胶进行光刻显影，随后利用光刻胶对核心层(core)进行刻蚀，此时刻蚀后的核心层图案的顶部边缘形成的是圆角，随后沉积隔离层，然后刻蚀隔离层从而在核心层图案形成隔离层侧壁，随后去除核心层图案而仅仅留下隔离层侧壁，最后利用隔离层侧壁来刻蚀待刻蚀膜层。
图1示意性地示出了根据现有技术的优化自对准双重曝光显影工艺制成的隔离层侧壁1的顶部轮廓的示意图。如图1所示，传统方法在核心层刻蚀后，核心层的顶部变圆。隔离层沉积及刻蚀会将该形状传递，导致核心层图案去除后，留下的隔离层顶部向内侧形成一个弯角。而该弯角会造成最终的刻蚀轮廓的关键尺寸均匀性变差，而且导致待刻蚀膜层各区域的深度差异大，而且导致轮廓顶部不对称。
因此，希望提供一种优化自对准双重曝光显影工艺的方法来改善刻蚀轮廓的关键尺寸均匀性，使得待刻蚀膜层各区域的深度差变小，并且使轮廓顶部变得对称。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种优化自对准双重曝光显影工艺的方法，能够改善刻蚀轮廓的关键尺寸均匀性，使得待刻蚀膜层各区域的深度差变小，并且使轮廓顶部变得对称。
为了实现上述技术目的，根据本发明，提供了一种优化自对准双重曝光显影工艺的方法，包括：
第一步骤：在待刻蚀膜层形成核心层，其中核心层包括层叠的多个层；
第二步骤：在核心层上形成光刻胶层，并形成光刻胶图案；
第三步骤：利用光刻胶图案刻蚀核心层；
第四步骤：沉积隔离层；
第五步骤：刻蚀隔离层从而在核心层图案形成隔离层侧壁；
第六步骤：去除核心层图案，留下隔离层侧壁；
第七步骤：利用隔离层侧壁来刻蚀待刻蚀膜层。
优选地，在第三步骤中，核心层的所述多个层从下至上刻蚀选择比依次增大，使得刻蚀后的核心层图案形成上大下小的火柴棒形状。
优选地，所述多个层的厚度从下至上依次减小。
优选地，所述多个层的层数至少为3层。
优选地，隔离层的材料为氧化硅。
优选地，核心层包括层叠的第一层、第二层和第三层。
优选地，在第三步骤中，刻蚀后的第一层图案、刻蚀后的第二层图案和刻蚀后的第三层图案形成上大下小的火柴棒形状。
为了实现上述技术目的，根据本发明，还提供了一种利用根据上述优化自对准双重曝光显影工艺的方法制成的半导体器件。
本发明将原先的核心层由一层改为刻蚀选择比从低到高的多层结构；刻蚀核心层时，由于从下往上的多层的选择比是从低到高排布的，使得核心层的轮廓形成头大脚细的火柴棒形状。火柴棒形状经由隔离层沉积和刻蚀传递，在核心层去除后，留下的核心层图案顶部不再有向内的弯角，而是形成一个向外的大开口。由此，最终关键尺寸的差异减小，刻蚀深度差异减小，而且轮廓顶部不对称性减小。
由此，本发明提供了一种优化自对准双重曝光显影工艺的方法，能够改善刻蚀轮廓的关键尺寸均匀性，使得待刻蚀膜层各区域的深度差变小，并且使轮廓顶部变得对称。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的自对准双重曝光显影工艺制成的隔离层侧壁顶部轮廓示意。
图2示意性地示出了根据本发明优选实施例的优化自对准双重曝光显影工艺的方法的第一步骤。
图3示意性地示出了根据本发明优选实施例的优化自对准双重曝光显影工艺的方法的第二步骤。
图4示意性地示出了根据本发明优选实施例的优化自对准双重曝光显影工艺的方法的第三步骤。
图5示意性地示出了根据本发明优选实施例的优化自对准双重曝光显影工艺的方法的第四步骤。
图6示意性地示出了根据本发明优选实施例的优化自对准双重曝光显影工艺的方法的第五步骤。
图7示意性地示出了根据本发明优选实施例的优化自对准双重曝光显影工艺的方法的第六步骤。
图8示意性地示出了根据本发明优选实施例的优化自对准双重曝光显影工艺的方法的第七步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图2至图8示意性地示出了根据本发明优选实施例的优化自对准双重曝光显影工艺的方法的各个步骤。
如图2至图8所示，根据本发明优选实施例的优化自对准双重曝光显影工艺的方法包括：
第一步骤：在待刻蚀膜层10形成核心层，其中核心层包括层叠的多个层；
优选地，所述多个层的厚度从下至上依次减小。
优选地，所述多个层的层数至少为3层。例如，附图示出了核心层包括层叠的第一层21、第二层22和第三层23。
第二步骤：在核心层上形成光刻胶层，并形成光刻胶图案30；
第三步骤：利用光刻胶图案30刻蚀核心层，其中，核心层的所述多个层从下至上刻蚀选择比依次增大，使得刻蚀后的核心层图案形成上大下小的火柴棒形状；
例如，附图示出了刻蚀后的第一层图案41、刻蚀后的第二层图案42和刻蚀后的第三层图案43形成上大下小的火柴棒形状。
第四步骤：沉积隔离层50；例如，隔离层的材料为氮化硅；当然，隔离层的材料也可以是其它任何适当材料。
第五步骤：刻蚀隔离层50从而在核心层图案形成隔离层侧壁51；
第六步骤：去除核心层图案，留下隔离层侧壁51；在此，与图1所示的根据现有技术的自对准双重曝光显影工艺制成的隔离层侧壁1的顶部轮廓相比较可以看出本发明对现有技术的改进。
第七步骤：利用隔离层侧壁来刻蚀待刻蚀膜层，得到待刻蚀膜层的刻蚀结构11。
本发明将原先的核心层由一层改为刻蚀选择比从低到高的多层结构；刻蚀核心层时，由于从下往上的多层的选择比是从低到高排布的，使得核心层的轮廓形成头大脚细的火柴棒形状。火柴棒形状经由隔离层沉积和刻蚀传递，在核心层去除后，留下的核心层图案顶部不再有向内的弯角，而是形成一个向外的大开口。由此，最终关键尺寸的差异减小，刻蚀深度差异减小，而且轮廓顶部不对称性减小。
由此，本发明提供了一种优化自对准双重曝光显影工艺的方法，能够改善刻蚀轮廓的关键尺寸均匀性，使得待刻蚀膜层各区域的深度差变小，并且使轮廓顶部变得对称。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种自对准双重曝光显影工艺的方法，其特征在于包括：
第一步骤：在待刻蚀膜层形成核心层，其中核心层包括层叠的多个层；
第二步骤：在核心层上形成光刻胶层，并形成光刻胶图案；
第三步骤：利用光刻胶图案刻蚀核心层，核心层的所述多个层从下至上刻蚀选择比依次增大，使得刻蚀后的核心层图案形成上大下小的火柴棒形状；
第四步骤：沉积隔离层；
第五步骤：刻蚀隔离层从而在核心层图案形成隔离层侧壁；
第六步骤：去除核心层图案，留下隔离层侧壁；
第七步骤：利用隔离层侧壁来刻蚀待刻蚀膜层。
2.根据权利要求1所述的自对准双重曝光显影工艺的方法，其特征在于，所述多个层的厚度从下至上依次减小。
3.根据权利要求1所述的自对准双重曝光显影工艺的方法，其特征在于，所述多个层的层数至少为3层。
4.根据权利要求1所述的自对准双重曝光显影工艺的方法，其特征在于，隔离层的材料为氮化硅。
5.根据权利要求1所述的自对准双重曝光显影工艺的方法，其特征在于，核心层包括层叠的第一层、第二层和第三层。
6.根据权利要求5所述的自对准双重曝光显影工艺的方法，其特征在于，在第三步骤中，刻蚀后的第一层图案、刻蚀后的第二层图案和刻蚀后的第三层图案形成上大下小的火柴棒形状。
7.一种利用根据权利要求1至6中任意一项所述的自对准双重曝光显影工艺的方法制成的半导体器件。
CN201610596339.1A 2016-07-27 2016-07-27 自对准双重曝光显影工艺的方法以及半导体器件 Active CN106229255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610596339.1A CN106229255B (zh) 2016-07-27 2016-07-27 自对准双重曝光显影工艺的方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610596339.1A CN106229255B (zh) 2016-07-27 2016-07-27 自对准双重曝光显影工艺的方法以及半导体器件

Publications (2)

Publication Number Publication Date
CN106229255A CN106229255A (zh) 2016-12-14
CN106229255B true CN106229255B (zh) 2020-02-21

Family

ID=57534733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610596339.1A Active CN106229255B (zh) 2016-07-27 2016-07-27 自对准双重曝光显影工艺的方法以及半导体器件

Country Status (1)

Country Link
CN (1) CN106229255B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216163A (zh) * 2017-06-29 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211761A (zh) * 2006-12-28 2008-07-02 海力士半导体有限公司 半导体器件以及在半导体器件中形成图案的方法
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
CN101546694A (zh) * 2008-03-28 2009-09-30 海力士半导体有限公司 形成半导体器件的图案的方法
CN101923285A (zh) * 2009-06-09 2010-12-22 Asml荷兰有限公司 光刻方法和布置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
KR20100027403A (ko) * 2008-09-02 2010-03-11 주식회사 하이닉스반도체 반도체 장치의 미세패턴 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211761A (zh) * 2006-12-28 2008-07-02 海力士半导体有限公司 半导体器件以及在半导体器件中形成图案的方法
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
CN101546694A (zh) * 2008-03-28 2009-09-30 海力士半导体有限公司 形成半导体器件的图案的方法
CN101923285A (zh) * 2009-06-09 2010-12-22 Asml荷兰有限公司 光刻方法和布置

Also Published As

Publication number Publication date
CN106229255A (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
CN104103648B (zh) 柔性显示设备、柔性显示母板及其制作方法
WO2006096528A3 (en) Stabilized photoresist structure for etching process
CN109309091A (zh) 图案化方法
CN106229255B (zh) 自对准双重曝光显影工艺的方法以及半导体器件
US20140342559A1 (en) Method of forming a spacer patterning mask
US7316963B2 (en) Method for manufacturing semiconductor device
US11183395B2 (en) Semiconductor device and fabrication method thereof
US20110201202A1 (en) Method of forming fine patterns of semiconductor device
US20090098699A1 (en) Method for manufacturing semiconductor device
US7816270B2 (en) Method of forming minute patterns in semiconductor device using double patterning
US7982283B2 (en) Semiconductor device and method for manufacturing the same
CN107833890A (zh) Sonos存储器栅极结构的制造方法
US11557480B2 (en) Semiconductor structure and fabrication method thereof
US10475662B2 (en) Method of forming semiconductor device
US8658502B2 (en) Method for reducing morphological difference between N-doped and undoped polysilicon gates after etching
CN108400091B (zh) Sonos存储器的ono栅极结构的制造方法
CN104716042B (zh) 一种半导体器件的制造方法
CN105977150A (zh) 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法
CN109494187B (zh) 半导体结构的制作方法
CN116364658B (zh) 半导体结构的制作方法以及半导体结构
US7282421B2 (en) Methods for reducing a thickness variation of a nitride layer formed in a shallow trench isolation CMP process and for forming a device isolation film of a semiconductor device
US9373505B2 (en) Mark segmentation method and method for manufacturing a semiconductor structure applying the same
US20220344157A1 (en) Method of high-density pattern forming
CN102427057B (zh) 存储器字线高度的控制方法
CN112635310B (zh) 半导体结构的制作方法及半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant