CN109103074B - 自对准双重图形化工艺的修正方法及其半导体器件 - Google Patents

自对准双重图形化工艺的修正方法及其半导体器件 Download PDF

Info

Publication number
CN109103074B
CN109103074B CN201810882502.XA CN201810882502A CN109103074B CN 109103074 B CN109103074 B CN 109103074B CN 201810882502 A CN201810882502 A CN 201810882502A CN 109103074 B CN109103074 B CN 109103074B
Authority
CN
China
Prior art keywords
layer
core
photoresist
peripheral
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810882502.XA
Other languages
English (en)
Other versions
CN109103074A (zh
Inventor
叶滋婧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810882502.XA priority Critical patent/CN109103074B/zh
Publication of CN109103074A publication Critical patent/CN109103074A/zh
Application granted granted Critical
Publication of CN109103074B publication Critical patent/CN109103074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种自对准双重图形化工艺的修正方法及其半导体器件，该方法包括在衬底上形成刻蚀膜层、核心层和光刻胶层；在核心层掩模板增加掩模结构后对光刻胶层进行光刻，形成图形化的光刻胶结构；以图形化的光刻胶结构为基础刻蚀核心层，形成核心图形结构；在核心图形结构上沉积间隔物并蚀刻，在核心图形结构的两侧形成间隔层；去除核心图形结构，保留间隔层；在间隔层上涂布光刻胶；在外围掩模板上，使待刻蚀的外围刻蚀膜结构的位置和不规则形貌的边缘间隔层形成覆盖后，对光刻胶进行光刻，形成外围光刻胶结构；以间隔层和外围光刻胶结构为掩模，对刻蚀膜层进行刻蚀，形成修正后的刻蚀膜结构。本发明能够改善刻蚀膜关键尺寸的均匀性和形貌。

Description

自对准双重图形化工艺的修正方法及其半导体器件
技术领域
本发明涉及半导体制造技术领域，特别涉及一种自对准双重图形化工艺的修正方法及其半导体器件。
背景技术
自对准双重图形化(Self Aligned Double Patterning，SADP)技术已经被广泛用于半导体制造工艺。请参考图1至图6，传统的自对准双重图形化工艺如下：提供衬底10，依次衬底10之上依次形成刻蚀膜层20和核心层30，在核心层30上涂布光刻胶通过掩模板50形成光刻胶图案40，以光刻胶图案40为基础对核心层30进行刻蚀形成核心图形结构31，沉积间隔物在核心图形结构31的两侧形成自对准的间隔层60，间隔层60包括左间隔层60a和右间隔层60b，然后去除核心图形结构31，保留间隔层60，在间隔层60上涂布光刻胶，通过外围掩模板80对光刻胶进行光刻形成外围光刻胶图案70，以间隔层60和光刻胶图案70为基础，对刻蚀膜20进行刻蚀形成核心刻蚀膜结构21和外围刻蚀膜结构22。通过图1至图6可知，传统的自对准双重图形化工艺，以三组核心图形结构为例进行说明。请参考图1和图2，掩模板50设置有三组掩模结构，则形成光刻胶图案40时，其右侧边缘的光刻胶40的侧壁由于负载效应(loading effect)形成了倾斜面，如图1中从左到右的第三个光刻胶图案，即右侧第一个光刻胶40为边缘光刻胶图案，其右侧面出现了倾斜面，不陡直，变成了不规则形貌的光刻胶图案。由于刻蚀核心层时的负载效应(loading effect)加剧恶化了边缘核心图形结构31的形貌，使得边缘的核心图形结构31的一侧更为倾斜、不陡直的不规则形貌。如图2和图3所示，第三个核心图形结构31的右侧面产生的倾斜面影响了对应位置形成的右间隔层60b，导致第三组间隔层60中的右间隔层60b的形貌不规则。则以此为基础对刻蚀膜20进行刻蚀形成的对应位置的刻蚀膜结构21b的关键尺寸与其它刻蚀膜结构21a的关键尺寸不一致，如图6所示，刻蚀膜结构21b的关键尺寸(Critical Dimension，CD)和形貌(profile)变差，从而影响了器件的性能。也就是说，传统的自对准双重图形化工艺中，一般先对光刻胶进行曝光和显影的光刻工艺，随后利用光刻胶对核心层进行刻蚀，此时刻蚀后的核心层图案中的边缘核心层图案出现不规则形貌的状况，边缘核心层图案的侧壁倾斜，其侧壁的倾斜面形成在边缘核心层图案的外侧面。图2中示出了右侧边缘核心层图案的外侧面的形貌不规则的状况，当然在左侧边缘核心层图案的外侧面也会出现形貌不规则的状况。然后沉积隔离层并刻蚀在核心层图案两侧形成隔离结构时，边缘的隔离结构的形成由于以边缘的核心层图案为掩模，因此，边缘的隔离结构的形貌也会受到边缘的核心层图案形貌的影响。核心层刻蚀时的负载效应更加剧恶化了边缘核心图形结构的不规则形貌。边缘的隔离结构与边缘的核心层图案接触面呈与核心层图案的梯形面相配的倾斜面，而非垂直面，并且边缘隔离结构的宽度增大，则以隔离结构为基础对刻蚀膜进行刻蚀后形成的刻蚀膜结构中的边缘刻蚀膜结构的关键尺寸(Critical Dimension，CD)呈现与其它刻蚀膜结构的关键尺寸不均匀，以及形貌出现倾斜的缺陷，即边缘刻蚀膜结构的关键尺寸大于其它刻蚀膜结构的关键尺寸，且刻蚀膜结构的形貌不佳。
发明内容
本发明所要解决的技术问题是，克服以上不足，提供了一种自对准双重图形化工艺的修正方法及其半导体器件，以改善刻蚀膜结构的关键尺寸的均匀性和形貌。
为了解决上述技术问题，本发明提供一种自对准双重图形化工艺的修正方法，包括以下步骤：
提供衬底；
在衬底上形成刻蚀膜层；
在刻蚀膜层上形成核心层；
在核心层上涂布光刻胶层；
设置核心层掩模板，在核心层掩模板对应待需修正的核心图形结构的位置旁边增加一组规格相同的掩模结构，以核心层掩模板为基础对光刻胶层进行曝光和显影，形成图形化的光刻胶结构；
以图形化的光刻胶结构为基础刻蚀核心层，形成核心图形结构；
在核心图形结构上沉积间隔物并蚀刻，在核心图形结构的两侧形成间隔层；
去除核心图形结构，保留间隔层；
在间隔层上涂布光刻胶；
设置外围掩模板，在外围掩模板上，使待刻蚀的外围刻蚀膜结构的位置和不规则形貌的边缘间隔层形成覆盖关系，以外围掩模板为基础，对光刻胶进行曝光和显影，形成外围光刻胶结构；
以间隔层和外围光刻胶结构为掩模，对刻蚀膜层进行刻蚀，形成修正后的刻蚀膜结构。
进一步的，本发明提供的自对准双重图形化工艺的修正方法，所述修正后的刻蚀膜结构包括尺寸规格相同的核心刻蚀膜结构和外围刻蚀膜结构，所述核心刻蚀膜结构以间隔层为掩模形成，所述外围刻蚀膜结构以外围光刻胶结构为掩模形成。
进一步的，本发明提供的自对准双重图形化工艺的修正方法，当待需修正的核心图形结构的位置在左侧边缘时，在核心层掩模板对应位置的旁边增加一组规格相同的掩模结构，同时在外围掩模板上适应性调整待刻蚀膜结构和不规则形貌的边缘间隔层的覆盖关系。
进一步的，本发明提供的自对准双重图形化工艺的修正方法，当待需修正的核心图形结构的位置在右侧边缘时，在核心层掩模板对应位置的旁边增加一组规格相同的掩模结构，同时在外围掩模板上适应性调整待刻蚀膜结构和不规则形貌的边缘间隔层的覆盖关系。
进一步的，本发明提供的自对准双重图形化工艺的修正方法，当待需修正的核心图形结构的位置在左侧边缘和/或右侧边缘时，在核心层掩模板对应位置的旁边增加一组规格相同的掩模结构，同时在外围掩模板上适应性调整待刻蚀膜结构和不规则形貌的边缘间隔层的覆盖关系。
为了解决上述技术问题，本发明还提供一种半导体器件，包括采用如上述的自对准双重图形化工艺的修正方法制造。
与现有技术相比，本发明提供的自对准双重图形化工艺的修正方法及其半导体器件，其是通过改进核心层掩模板和外围掩模的方案修正刻蚀膜结构，即在核心层掩模板中增加掩模结构的方式，来对待需修正的核心图形结构进行修正，以避免核心图形结构中需要保持均匀性的图形结构出现侧壁倾斜等不规则的形貌，从而导致核心图形的规格不一致。其次是通过修正后的核心图形结构改善间隔层的形貌，以避免间隔层中出现形貌倾斜等不规则的形貌，而导致有用的间隔层的规格尺寸产生不一致的状况。然后通过改进外围掩模板，使待刻蚀的外围刻蚀膜结构的位置和多余的形貌不规则的间隔层形成覆盖关系，以改进后的外围掩模板为基础，对涂布在间隔层上的光刻胶进行曝光和显影，形成外围光刻胶结构。最后以间隔层和外围光刻胶结构为掩模对刻蚀膜进行刻蚀时，形成均匀性一致的修正后刻蚀膜结构，包括核心刻蚀膜结构和外围刻蚀膜结构。也就是说，本发明是通过增加核心层掩模板中的掩模结构和改进外围掩模板的位置覆盖关系，来修正刻蚀膜结构，从而改善刻蚀膜结构的关键尺寸和形貌。因此，本发明提供的自对准双重图形化工艺的修正方法能够获得关键尺寸均匀性一致和形貌得到改善的半导体器件，能够提高半导体器件的性能和制造工艺的稳定性。
附图说明
图1-6是传统自对准双重图形化工艺的过程示意图；
图7-13是本发明一实施例的自对准双重图形化工艺的过程示意图；
图14是本发明一实施例的自对准双重图形化工艺的流程图。
具体实施方式
下面结合附图对本发明作详细描述：
请参考图14，本发明实施例提供一种自对准双重图形化工艺的修正方法，包括以下步骤：
步骤901，请参考图7，提供衬底100。
步骤902，请参考图7，在衬底100上形成刻蚀膜层110。
步骤903，请参考图7，在刻蚀膜层110上形成核心层120。核心层的材料例如为二氧化硅等氧化物。
步骤904，请参考图7，在核心层120上涂布光刻胶层130。
步骤905，请参考图7，设置核心层掩模板(core mask)140，在核心层掩模板140对应待需修正的核心图形结构的位置旁边增加一组规格相同的掩模结构141。即形成了新的核心层掩模板140。本发明实施例中以四组掩模结构141为例进行说明，包括原有的三组掩模结构141和增加的一组掩模结构141。核心层掩模板140的掩模结构141从左至右依次包括第一组、第二组、第三组和第四组。其中第四组掩模结构是增加的。当待需修正的核心图形结构的位置在左侧边缘时，在核心层掩模板对应位置的左侧旁边增加一组规格相同的掩模结构；当待需修正的核心图形结构的位置在右侧边缘时，在核心层掩模板对应位置的右侧旁边增加一组规格相同的掩模结构；当待需修正的核心图形结构的位置在左侧边缘和右侧边缘时，在核心层掩模板对应位置的左侧和右侧旁边各增加一组规格相同的掩模结构。即本发明实施例以右侧修正为例进行说明。当然也可以进行左侧修正，此时，掩模板140中增加的掩模结构141位于左侧。当然也可以在左右两侧均进行修正，则掩模板140中增加的掩模结构141分别位于左右两侧。
步骤906，请参考图8，以增加掩模结构141的核心层掩模板140为基础对光刻胶层130进行曝光和显影，形成图形化的光刻胶结构131。其中图形化的光刻胶结构131从左至右也依次包括第一组、第二组、第三组和第四组。此时，第三组光刻胶结构131被增加的掩模结构141修正，得到与第一组和第二组形貌相同的图案。而侧壁倾斜的图形化的光刻胶结构131出现在第四组中。即第四组图形化的光刻胶结构131的左侧形貌仍保持陡直，右侧形貌出现倾斜，形成倾斜面。
步骤907，请参考图8和图9，以图形化的光刻胶结构131为基础刻蚀核心层120，形成核心图形结构121。本步骤907中，形成的核心图形结构121与图形化的光刻胶结构131的数量相对应，即为四组核心图形结构121。其中第三组图形化的光刻胶结构131对应的第三组核心图形结构121的形貌被修正，即第三组核心图形结构121的尺寸被修正，修复了倾斜面的形貌使其侧壁保持陡直，形成与第一组和第二组相同规格的尺寸和形貌。第四组核心图形结构121的右侧面出现了倾斜面，左侧面为保持陡直。
步骤908，请参考图10，在核心图形结构121上沉积间隔物150并蚀刻，在核心图形结构121的两侧形成间隔层151。间隔层的材料为氮化硅等氮化物。间隔层151为也为四组，每组间隔层包括对称的左间隔层151a和右间隔层151b。即形成自对准的间隔结构。其中第四组间隔层151中的右间隔层151b为多余的，其形貌由于第四组核心图形结构121的形貌影响呈现不规则形貌。
步骤909，请参考图11，去除核心图形结构121，保留间隔层151。本步骤909中，第三组间隔层151中的右间隔层151b的形貌和第四组间隔层151中的左间隔层151a的形貌被增加的第四组核心图形结构121修正，其侧面形貌无倾斜面，均为垂直面。而第四组间隔层151中的右间隔层151b出现不规则的形貌。间隔层151从左到右依次包括第一间隔层至第八间隔层。其中第一间隔层至第七间隔层的尺寸规格相同，第八间隔层为第四组间隔层151中的右间隔层151b。
步骤910，请参考图12，在间隔层151上涂布光刻胶。
步骤911，请参考图12，设置外围掩模板，在外围掩模板(periphery mask)170上，使待刻蚀的外围刻蚀膜结构的位置和不规则形貌的边缘间隔层形成覆盖(overlap)关系。即在外围掩模板170上，使对应待刻蚀的外围刻蚀膜结构的位置和多余的不规则形貌的第四组间隔层151中的右间隔层(spacer)151b形成覆盖关系，以该改进后的外围掩模板(periphery mask)170为基础，对光刻胶光刻，即对光刻胶进行曝光和显影，形成外围光刻胶结构160，使边缘的右间隔层151b的形貌被光刻胶完全覆盖。其中外围光刻胶结构160的尺寸规格大于间隔层151的尺寸规格。也就是说，本发明实施例是通过外围光刻胶结构160以覆盖的方式将多余的不规则形貌的边缘间隔层去除掉。
步骤912，请参考图12和图13，以间隔层151和外围光刻胶结构为掩模，对刻蚀膜层110进行刻蚀，形成修正后的刻蚀膜结构。其中修正后的刻蚀膜结构包括关键尺寸规格相同的核心刻蚀膜结构111和外围刻蚀膜结构112，如图14所示，从左到右依次包括关键尺寸规格相同的第一个至第七个核心刻蚀膜结构111，其是通过尺寸规格相同的间隔层151为掩模获得的，也就是说，核心刻蚀膜结构111是通过自对准双重图形化工艺(SADP)形成的，第八个为外围刻蚀膜结构112，其是通过外围光刻胶图案160为掩模获得的，也就是说，外围刻蚀膜结构112是通过光刻(litho)和刻蚀(etch)工艺形成的。其中，核心刻蚀膜结构111的尺寸规格小于外围刻蚀膜结构112的尺寸规格。由此可知，本发明实施例改善了刻蚀膜关键尺寸的均匀性和形貌(profile)，从而得到均一性和形貌较好的半导体器件。
本发明实施例还提供一种半导体器件，包括采用如上述的自对准双重图形化工艺的修正方法制造。半导体器件包括但不限于存储器。还可以是其它自对准双重图形结构的半导体器件。本发明实施例提供的自对准双重图形化工艺的修正方法及其半导体器件，其是通过改进核心层掩模板和外围掩模的方案修正刻蚀膜结构，即在核心层掩模板中增加掩模结构的方式，来对待需修正的核心图形结构进行修正，以避免核心图形结构中需要保持均匀性的图形结构出现侧壁倾斜等不规则的形貌，从而导致核心图形的规格不一致。其次是通过修正后的核心图形结构改善间隔层的形貌，以避免间隔层中出现形貌倾斜等不规则的形貌，而导致有用的间隔层的规格尺寸产生不一致的状况。然后通过改进外围掩模板，使待刻蚀的外围刻蚀膜结构的位置和多余的形貌不规则的间隔层形成覆盖关系，以改进后的外围掩模板为基础，对涂布在间隔层上的光刻胶进行曝光和显影，形成外围光刻胶结构。最后以间隔层和外围光刻胶结构为掩模对刻蚀膜进行刻蚀时，形成均匀性一致的修正后刻蚀膜结构，包括核心刻蚀膜结构和外围刻蚀膜结构。也就是说，本发明是通过增加核心层掩模板中的掩模结构和改进外围掩模板的位置覆盖关系，来修正刻蚀膜结构，从而改善刻蚀膜结构的关键尺寸和形貌。因此，本发明提供的自对准双重图形化工艺的修正方法能够获得关键尺寸均匀性一致和形貌得到改善的半导体器件，能够提高半导体器件的性能和制造工艺的稳定性。
本发明不限于上述具体实施方式，凡在本发明的保护范围之内所作出的各种变化和润饰，均在本发明的保护范围之内。

Claims (6)

1.一种自对准双重图形化工艺的修正方法，其特征在于，包括以下步骤：
提供衬底；
在衬底上形成刻蚀膜层；
在刻蚀膜层上形成核心层；
在核心层上涂布光刻胶层；
设置核心层掩模板，在核心层掩模板对应待需修正的核心图形结构的对应边缘光刻胶图案不规则形貌外围边缘位置的旁边增加一组规格相同的掩模结构，以核心层掩模板为基础对光刻胶层进行曝光和显影，形成图形化的光刻胶结构；
以图形化的光刻胶结构为基础刻蚀核心层，形成核心图形结构；
在核心图形结构上沉积间隔物并蚀刻，在核心图形结构的两侧形成间隔层；
去除核心图形结构，保留间隔层；
在间隔层上涂布光刻胶；
设置外围掩模板，在外围掩模板上，使待刻蚀的外围刻蚀膜结构的位置和不规则形貌的边缘间隔层形成覆盖关系，以外围掩模板为基础，对光刻胶进行曝光和显影，形成外围光刻胶结构；
以间隔层和外围光刻胶结构为掩模，对刻蚀膜层进行刻蚀，形成修正后的刻蚀膜结构。
2.如权利要求1所述的自对准双重图形化工艺的修正方法，其特征在于，所述修正后的刻蚀膜结构包括尺寸规格相同的核心刻蚀膜结构和外围刻蚀膜结构，所述核心刻蚀膜结构以间隔层为掩模形成，所述外围刻蚀膜结构以外围光刻胶结构为掩模形成。
3.如权利要求1所述的自对准双重图形化工艺的修正方法，其特征在于，当待需修正的核心图形结构的位置在左侧边缘时，在核心层掩模板对应位置的旁边增加一组规格相同的掩模结构，同时在外围掩模板上适应性调整待刻蚀膜结构和不规则形貌的边缘间隔层的覆盖关系。
4.如权利要求1所述的自对准双重图形化工艺的修正方法，其特征在于，当待需修正的核心图形结构的位置在右侧边缘时，在核心层掩模板对应位置的旁边增加一组规格相同的掩模结构，同时在外围掩模板上适应性调整待刻蚀膜结构和不规则形貌的边缘间隔层的覆盖关系。
5.如权利要求1所述的自对准双重图形化工艺的修正方法，其特征在于，当待需修正的核心图形结构的位置在左侧边缘和/或右侧边缘时，在核心层掩模板对应位置的旁边增加一组规格相同的掩模结构，同时在外围掩模板上适应性调整待刻蚀膜结构和不规则形貌的边缘间隔层的覆盖关系。
6.一种半导体器件，其特征在于，包括采用如权利要求1-5中任一项所述的自对准双重图形化工艺的修正方法制造。
CN201810882502.XA 2018-08-06 2018-08-06 自对准双重图形化工艺的修正方法及其半导体器件 Active CN109103074B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810882502.XA CN109103074B (zh) 2018-08-06 2018-08-06 自对准双重图形化工艺的修正方法及其半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810882502.XA CN109103074B (zh) 2018-08-06 2018-08-06 自对准双重图形化工艺的修正方法及其半导体器件

Publications (2)

Publication Number Publication Date
CN109103074A CN109103074A (zh) 2018-12-28
CN109103074B true CN109103074B (zh) 2021-07-02

Family

ID=64848724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810882502.XA Active CN109103074B (zh) 2018-08-06 2018-08-06 自对准双重图形化工艺的修正方法及其半导体器件

Country Status (1)

Country Link
CN (1) CN109103074B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211877A (zh) * 2019-05-28 2019-09-06 上海华力微电子有限公司 自对准双重图形工艺侧墙形成方法
CN111696860B (zh) * 2020-07-23 2022-11-04 上海华力微电子有限公司 半导体结构及其制作方法
CN114334642B (zh) * 2022-03-10 2022-06-17 绍兴中芯集成电路制造股份有限公司 膜层的图形化方法及半导体器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152545A (ja) * 1997-08-06 1999-02-26 Mitsubishi Electric Corp レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法
CN101090067A (zh) * 2006-06-12 2007-12-19 株式会社瑞萨科技 半导体装置的制造方法
CN101512726A (zh) * 2006-09-14 2009-08-19 美光科技公司 高效的间距倍增工艺
KR20090095400A (ko) * 2008-03-05 2009-09-09 주식회사 하이닉스반도체 위상반전 마스크 제조방법
CN103367120A (zh) * 2013-07-08 2013-10-23 上海集成电路研发中心有限公司 高分辨率沟槽图形的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933868B1 (ko) * 2008-03-10 2009-12-24 주식회사 하이닉스반도체 마스크 패턴 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152545A (ja) * 1997-08-06 1999-02-26 Mitsubishi Electric Corp レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法
CN101090067A (zh) * 2006-06-12 2007-12-19 株式会社瑞萨科技 半导体装置的制造方法
CN101512726A (zh) * 2006-09-14 2009-08-19 美光科技公司 高效的间距倍增工艺
KR20090095400A (ko) * 2008-03-05 2009-09-09 주식회사 하이닉스반도체 위상반전 마스크 제조방법
CN103367120A (zh) * 2013-07-08 2013-10-23 上海集成电路研发中心有限公司 高分辨率沟槽图形的形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GaAs亚微米自对准工艺技术研究;陈克金，顾炯，盛文伟，毛昆纯，林金庭;《固体电子学研究与进展》;19940525(第02期);全文 *
Review of advanced CMOS technology for post-Moore era;LI Ming;《Science China(Physics,Mechanics & Astronomy)》;20121201;全文 *

Also Published As

Publication number Publication date
CN109103074A (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
CN109103074B (zh) 自对准双重图形化工艺的修正方法及其半导体器件
KR100842753B1 (ko) 스페이서를 이용한 반도체소자의 패턴 형성방법
US20060292497A1 (en) Method of forming minute pattern of semiconductor device
US11309182B2 (en) Semiconductor structure and method for forming the same
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
TWI726370B (zh) 具有縮減臨界尺寸的半導體元件及其製備方法
US7536671B2 (en) Mask for forming fine pattern and method of forming the same
KR100507703B1 (ko) 플래쉬 메모리소자의 제조방법
CN109755107B (zh) 自对准双重图案方法
US20160240558A1 (en) Manufacturing method for array substrate, array substrate and display device
US8969214B2 (en) Methods of forming a pattern on a substrate
CN116088274A (zh) 半导体结构及其制造方法
US20060270068A1 (en) Method for fabricating right-angle holes in a substrate
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
JP2000098593A (ja) ステンシルマスク製造方法
KR20070000204A (ko) 미세 패턴 형성 방법
KR20060136174A (ko) 미세 패턴 형성 방법
CN111640666A (zh) 半导体器件及其形成方法
TWI478212B (zh) 形成圖案的方法
TWI821518B (zh) 藉由電漿選擇性沉積之線粗糙度改善方法
US20230069801A1 (en) Metal Gate Structure of High-Voltage Device and Method for Making the Same
US10199258B2 (en) Method of fabricating isolation structure
KR100557949B1 (ko) 반도체소자의 패턴 형성방법
TWI592759B (zh) 結構上的光阻圖案製程
TW202004839A (zh) 半導體元件製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant