TWI592759B - 結構上的光阻圖案製程 - Google Patents

結構上的光阻圖案製程 Download PDF

Info

Publication number
TWI592759B
TWI592759B TW105118219A TW105118219A TWI592759B TW I592759 B TWI592759 B TW I592759B TW 105118219 A TW105118219 A TW 105118219A TW 105118219 A TW105118219 A TW 105118219A TW I592759 B TWI592759 B TW I592759B
Authority
TW
Taiwan
Prior art keywords
region
photoresist pattern
pattern
substrate
protrusion
Prior art date
Application number
TW105118219A
Other languages
English (en)
Other versions
TW201743135A (zh
Inventor
史佩珊
郭琬琳
張宜翔
林嘉祺
賴俊丞
Original Assignee
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶科技股份有限公司 filed Critical 力晶科技股份有限公司
Priority to TW105118219A priority Critical patent/TWI592759B/zh
Priority to CN201610666664.0A priority patent/CN107479338B/zh
Application granted granted Critical
Publication of TWI592759B publication Critical patent/TWI592759B/zh
Publication of TW201743135A publication Critical patent/TW201743135A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Element Separation (AREA)

Description

結構上的光阻圖案製程
本發明是有關於一種結構上的半導體製程，且特別是有關於一種結構上的光阻圖案製程。
在微影製程中，所形成的光阻圖案的輪廓和關鍵尺寸（Critical Dimension；CD）會嚴重地受到基底（substrate）的地形（topography）以及來自基底上或基底中的圖案的反射率（reflectivity）的影響。為了降低基底的地形以及反射率對於所形成的光阻圖案的輪廓和關鍵尺寸造成影響，目前是藉由光學臨近修正（Optical Proximity Correct；OPC）處理的方式在形成光阻圖案前先進行參數上的調整。
然而，在許多情況下，光學臨近修正處理仍不足以提升所形成的光阻圖案的輪廓和關鍵尺寸的準確性。因此，目前仍需要一種可降低受基底的地形以及反射率影響的光阻圖案製程。
本發明提供一種結構上的光阻圖案製程，能夠提高所形成的光阻圖案的輪廓以及關鍵尺寸的準確性。
本發明的一實施例的結構上的光阻圖案製程，其步驟包括：首先，提供基底，所述基底包括第一區以及多個第二區，其中第二區位於第一區的相對兩側，且多個突起圖案形成於基底上。接著，於第一區上形成光阻圖案，其中當突起圖案至少位於第一區上且與待形成的光阻圖案的位置重疊時，在形成光阻圖案之前，移除突起圖案。
在本發明的一實施例中，上述的第一區例如是主動區（active area）。
在本發明的一實施例中，上述的第二區例如是隔離區（isolated area）。
在本發明的一實施例中，上述在移除突起圖案之後且在形成光阻圖案之前，更包括於第二區上形成突起圖案。
本發明的一實施例的結構上的光阻圖案製程，其步驟包括：首先，提供基底，所述基底包括第一區以及多個第二區，其中第二區位於第一區的兩側。接著，於第一區上形成光阻圖案，其中當第二區的寬度為第一區的寬度的1倍以上時，在形成光阻圖案前，於第二區中形成第三區，使得位於第一區與第三區之間的第二區的寬度小於第一區的寬度的1倍。
在本發明的一實施例中，上述的第一區例如是主動區。
在本發明的一實施例中，上述的第二區例如是隔離區。
在本發明的一實施例中，上述的第三區的材料例如是矽、多晶矽、矽鍺或氧化矽。
在本發明的一實施例中，上述的第三區的材料與第一區的材料相同。
基於上述，在本發明的結構上的光阻圖案製程中，先將第一區上與光阻圖案的位置重疊的突起圖案移除，因此所形成光阻圖案的位置為較為平坦的區域，可避免因基底地形與反射率對光阻圖案所造成的影響，因此可得到具有符合所需的圖案輪廓以及關鍵尺寸的光阻圖案。或者是，在本發明的結構上的光阻圖案製程中，使第一區旁的第二區的寬度小於第一區的寬度的1倍，以減少反射率所造成的影響，因此所形成的光阻圖案具有較佳的圖案輪廓以及所需的關鍵尺寸。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1D為依照本發明的第一實施例所繪示的光阻圖案的製作流程剖面示意圖。首先，請參照圖1A，提供基底100。基底100具有第一區102以及多個第二區104，其中第二區104位於第一區102的相對兩側。在本實施例中，基底100例如是矽基底，且第一區102例如是其上可形成半導體元件的主動區，第二區104例如是用以定義出主動區的隔離區。具體來說，第一區102上例如可形成有金屬氧化物半導體電晶體、記憶體等半導體元件，第二區104可以是用以定義第一區102的淺溝渠隔離（shallow trench isolation；STI）結構。基底100上形成有多個突起圖案106。突起圖案106例如是半導體元件的閘極（gate）或在形成上述閘極時視實際需求所形成的虛擬閘極（dummy gate）。在本實施例中，突起圖案106例如是虛擬閘極，但本發明不以此為限。
在突起圖案106為虛擬閘極的實施例中，在基底100上形成半導體元件的閘極以及視實際需求所形成的虛擬閘極之後，進行後續製程。上述的後續製程例如是需要以光阻圖案做為罩幕所進行的離子植入製程或蝕刻製程。一般來說，在進行離子植入製程或蝕刻製程之前，會先將光阻圖案形成於不需被植入離子或被蝕刻的區域上。對於地形較為平坦的區域來說，可直接將光阻圖案形成於這些區域上，即可形成具有所需輪廓和關鍵尺寸的光阻圖案。然而，對於地形起伏較大的區域（例如形成有突起圖案106）的區域來說，由於在進行用以形成光阻圖案的微影製程時受到地形以及來自突起圖案106的反射率的影響，往往使得所形成的光阻圖案無法具有所需輪廓和關鍵尺寸。特別是，當突起圖案106的位置與待形成的光阻圖案的位置重疊時，上述的影響更為明顯。舉例來說，在圖1A中，位於第一區102上的突起圖案106與待形成的光阻圖案的位置重疊，因此會對後續所形成的光阻圖案的輪廓和關鍵尺寸造成影響。
請參照圖1B，為了避免與待形成的光阻圖案的位置重疊的突起圖案106對後續所形成的光阻圖案的輪廓和關鍵尺寸造成影響，在於第一區102上形成光阻圖案之前，移除與待形成的光阻圖案的位置重疊的突起圖案106。在本實施例中，由於突起圖案106為虛擬閘極（其在半導體裝置中不具有作用），因此在此步驟中將其移除並不會最終所形成的半導體裝置產生影響。在將突起圖案106移除後，第一區102形成為地形較為平坦的區域。
此外，在移除一區102上的突起圖案106移除之後，還可以選擇性地於第一區102外（例如第二區104上）再次形成被移除的突起圖案106。請參照圖1C，於第二區104上形成與圖1B中被移除的突起圖案106相同的突起圖案，意即再次於第二區104上形成突起圖案106。在此步驟中，可視為當位於第一區102上的突起圖案106與待形成的光阻圖案的位置重疊時，將位於第一區102上的突起圖案106移至不需形成光阻圖案的區域（第二區104）上。當然，若被移除的突起圖案106不為必要的元件，也可省略圖1C所述的步驟。
請參照圖1D，在移除位於第一區102上的突起圖案106之後，於第一區102上形成光阻圖案108。光阻圖案108的形成方法為本領域技術人員所熟知的技術。例如，於基底100上塗佈光阻材料層，然後進行曝光製程與顯影製程。在本實施例中，由於在形成光阻圖案108之前，先將與光阻圖案108的位置重疊的突起圖案106移除，因此形成光阻圖案108的位置為較為平坦的區域，避免了在形成光阻圖案108的過程中地形與反射率所造成的影響，進而可形成具有符合所需的圖案輪廓以及關鍵尺寸。
圖2A至圖2C為依照本發明的第二實施例所繪示的光阻圖案的製作流程剖面示意圖。首先，請參照圖2A，提供基底200。基底200具有第一區202以及多個第二區204，其中第二區204位於第一區202的相對兩側。在本實施例中，基底200例如是矽基底，第一區202例如是其上可形成半導體元件的主動區，第二區204例如是用以定義出主動區的隔離區。具體來說，第一區202上例如可形成有金屬氧化物半導體電晶體、記憶體等半導體元件，第二區204可以是用以定義與隔離第一區202的淺溝渠隔離結構。
在本實施例中，可進一步對形成有第一區202與第二區204的基底200進行後續製程。上述的後續製程例如是需要以光阻圖案做為罩幕所進行的離子植入製程或蝕刻製程。一般來說，在進行離子植入製程或蝕刻製程之前，會先將光阻圖案形成於不需被植入離子或被蝕刻的區域上。詳細地說，會先將光阻材料形成在基底上，再利用光罩進行曝光製程及進行顯影製程，以使光阻圖案形成在待形成光阻圖案的區域上。在上述曝光的過程中，當曝光的光線從光阻與待形成光阻圖案的區域的表面反射時，會與入射的曝光光線產生干涉，因此會造成在光阻圖案的側壁輪廓產生駐波效應（Standing wave effect），且此駐波效應會因待形成光阻圖案的區域周圍的基底的反射率不同而加強。例如，在本實施例中，由於形成第一區202與第二區204的材料不同，且歸因於不同材料具有不同反射率，因此第一區202的反射率與第二區204的反射率不同。特別是，當待形成光阻圖案的區域周圍的基底的寬度明顯大於待形成光阻圖案的區域的寬度時，上述的影響更為明顯。舉例來說，在圖2A中，第二區204的寬度W2為第一區202的寬度W1的1倍以上時，會顯著地加大駐波效應，因此會對後續所形成的光阻圖案的輪廓和關鍵尺寸造成影響。
請參照圖2B，為了避免待形成光阻圖案的區域周圍的基底的寬度對後續所形成的光阻圖案的輪廓和關鍵尺寸造成影響，在於第一區202上形成光阻圖案之前，於第二區204中形成第三區206，使得位於第一區202與第三區206之間的第二區204的寬度W3小於第一區202的寬度W1的1倍。在本實施例中，第三區206例如是另一個主動區，因此第三區206與第一區202的材料相同，也就是說，第三區206的材料為矽，但本發明不限於此。在另一實施例中，亦可以在第一區202旁的第二區204中形成與第一區202的材料不同的第三區206，只要使得位於第一區202與第三區206之間的第二區204的寬度小於第一區202的寬度的1倍即可。第三區206的材料例如是多晶矽、矽鍺或氧化矽。
特別一提的是，在本實施例中，並未對第三區206的寬度做限制，只要所形成的第三區206可使位於第一區202與第三區206之間的第二區204的寬度小於第一區202的寬度的1倍即可。
請參照圖1D，在於第二區204中形成第三區206之後，於第一區202上形成光阻圖案208。光阻圖案208的形成方法為本領域技術人員所熟知的技術。例如，於基底200上塗佈光阻材料層，然後進行曝光製程與顯影製程。在本實施例中，由於在形成光阻圖案208之前，在第一區202旁的第二區204中形成第三區206，使得位於第一區202與第三區206之間的第二區204的寬度小於第一區202的寬度的1倍，降低了在形成光阻圖案208的過程中因周圍區域的反射率所造成的影響（即減少駐波效應所造成的影響），進而可形成具有符合所需的圖案輪廓以及關鍵尺寸。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200‧‧‧基底
102、202‧‧‧第一區
104、204‧‧‧第二區
106‧‧‧突起圖案
108、208‧‧‧光阻圖案
206‧‧‧第三區
W1、W2、W3‧‧‧寬度
圖1A至圖1D為依照本發明的第一實施例所繪示的光阻圖案的製作流程剖面示意圖。 圖2A至圖2C為依照本發明的第二實施例所繪示的光阻圖案的製作流程剖面示意圖。
100‧‧‧基底
102‧‧‧第一區
104‧‧‧第二區
106‧‧‧突起圖案
108‧‧‧光阻圖案

Claims (4)

  1. 一種結構上的光阻圖案製程，包括：提供基底，所述基底包括第一區以及多個第二區，其中所述第二區位於所述第一區的相對兩側，且多個突起圖案形成於所述基底上；以及於所述第一區上形成光阻圖案，其中在形成所述光阻圖案之前，移除位於所述第一區上且與待形成的所述光阻圖案的位置重疊的所述突起圖案。
  2. 如申請專利範圍第1項所述的結構上的光阻圖案製程，其中所述第一區包括主動區。
  3. 如申請專利範圍第1項所述的結構上的光阻圖案製程，其中所述第二區包括隔離區。
  4. 如申請專利範圍第1項所述的結構上的光阻圖案製程，其中在移除所述突起圖案之後且在形成所述光阻圖案之前，更包括於所述第二區上形成所述突起圖案。
TW105118219A 2016-06-08 2016-06-08 結構上的光阻圖案製程 TWI592759B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105118219A TWI592759B (zh) 2016-06-08 2016-06-08 結構上的光阻圖案製程
CN201610666664.0A CN107479338B (zh) 2016-06-08 2016-08-15 结构上的光致抗蚀剂图案制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105118219A TWI592759B (zh) 2016-06-08 2016-06-08 結構上的光阻圖案製程

Publications (2)

Publication Number Publication Date
TWI592759B true TWI592759B (zh) 2017-07-21
TW201743135A TW201743135A (zh) 2017-12-16

Family

ID=60048383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105118219A TWI592759B (zh) 2016-06-08 2016-06-08 結構上的光阻圖案製程

Country Status (2)

Country Link
CN (1) CN107479338B (zh)
TW (1) TWI592759B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330998B2 (ja) * 1992-08-21 2002-10-07 三菱電機株式会社 位相シフトマスクのパターン欠陥修正方法
TWI452419B (zh) * 2008-01-28 2014-09-11 Az Electronic Mat Ip Japan Kk 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
CN102479700B (zh) * 2010-11-25 2015-04-29 中芯国际集成电路制造(北京)有限公司 双重图形化方法、形成互连结构的方法
TWI487004B (zh) * 2013-03-01 2015-06-01 Winbond Electronics Corp 圖案化的方法及記憶體元件的形成方法
US9070630B2 (en) * 2013-11-26 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns

Also Published As

Publication number Publication date
TW201743135A (zh) 2017-12-16
CN107479338A (zh) 2017-12-15
CN107479338B (zh) 2020-12-15

Similar Documents

Publication Publication Date Title
JP4499616B2 (ja) 露光用マスクとその製造方法、及び半導体装置の製造方法
KR20080101677A (ko) 반도체 장치 제조 방법
TW201913226A (zh) 半導體裝置的形成方法
US10734284B2 (en) Method of self-aligned double patterning
CN108231549B (zh) 半导体制造方法
TWI726370B (zh) 具有縮減臨界尺寸的半導體元件及其製備方法
US7939225B2 (en) Mask for controlling line end shortening and corner rounding arising from proximity effects
US9746783B2 (en) Method for preventing photoresist corner rounding effects
TWI581055B (zh) 形成光罩的方法
CN106610563B (zh) 掩膜版及双重图形化法的方法
TWI592759B (zh) 結構上的光阻圖案製程
JP2007027681A (ja) 半導体素子の製造方法
JP5169575B2 (ja) フォトマスクパターンの作成方法
US9837282B1 (en) Semiconductor structure
US8349528B2 (en) Semiconductor devices and methods of manufacturing thereof
KR100807074B1 (ko) 반도체 소자의 제조 방법
JP2002319584A (ja) 半導体装置の製造方法
CN108288579B (zh) 一种光刻胶层的图案化方法及半导体器件的制作方法
KR101164980B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100865550B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100924866B1 (ko) 반도체 소자의 콘텍 형성 방법
KR100824198B1 (ko) 반도체 소자의 제조방법
KR100540332B1 (ko) 반도체 소자의 패턴 형성 방법
KR100827490B1 (ko) 반도체 소자의 제조 방법
KR101096208B1 (ko) 반도체 소자의 소자 분리용 패턴 형성 방법