CN108288579B - 一种光刻胶层的图案化方法及半导体器件的制作方法 - Google Patents

一种光刻胶层的图案化方法及半导体器件的制作方法 Download PDF

Info

Publication number
CN108288579B
CN108288579B CN201710018482.7A CN201710018482A CN108288579B CN 108288579 B CN108288579 B CN 108288579B CN 201710018482 A CN201710018482 A CN 201710018482A CN 108288579 B CN108288579 B CN 108288579B
Authority
CN
China
Prior art keywords
photoresist layer
critical dimension
exposure energy
actual
waiting time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710018482.7A
Other languages
English (en)
Other versions
CN108288579A (zh
Inventor
易旭东
孙晓雁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710018482.7A priority Critical patent/CN108288579B/zh
Publication of CN108288579A publication Critical patent/CN108288579A/zh
Application granted granted Critical
Publication of CN108288579B publication Critical patent/CN108288579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Abstract

本发明提供一种光刻胶层的图案化方法及半导体器件的制作方法，所述光刻胶层的图案化包括：提供半导体衬底，并在所述半导体衬底的表面上形成光刻胶层，所述表面能被氧化；获取所述光刻胶层在曝光前的实际等待时间；根据所述实际等待时间确定所述光刻胶层的实际曝光能量；以所确定的实际曝光能量对所述光刻胶层进行曝光，以形成开口或线宽的关键尺寸与设定关键尺寸一致的图案化光刻胶层。该光刻胶层的图案化方法在对光刻胶层进行曝光时，根据光刻胶层曝光前的实际等待时间确定实际曝光能量，以避免由于光刻胶层底部诸如氧化层等的厚度变化导致光刻胶层图案的关键尺寸发生变化。半导体器件的制作方法具有类似的优点。

Description

一种光刻胶层的图案化方法及半导体器件的制作方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种光刻胶层的图案化方法及半导体器件的制作方法。
背景技术
在半导体制造技术中，光刻是一种常用的制作工艺，通过光刻可以定义各种器件图形和线宽。光刻过程一般包括：光刻胶涂覆、烘干、曝光、显影，光刻胶去除等过程，光刻质量的高低对半导体器件的性能、良率等具有重要影响。例如，在目前的28nm高K工艺中，通过光刻工艺制作轻掺杂漏(LDD)时光刻胶层LDD图案的关键尺寸存在很大变化，目前的光刻工艺非常难控制LDD的关键尺寸。
目前，在半导体生产制造过程中，有许多工艺步骤之间存在Qtime(等待时间)限制，即制品需要在规定时间内完成某段工艺，否则可能导致产品的缺陷增多，良率降低。在光刻工艺中，前一工艺步骤到当前光刻工艺步骤的Q time(等待时间)也会影响光刻结果。
因此，需要有必要提出一种半导体器件的制作方法，以至少解决上述部分问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种光刻胶层的图案化方法，其可以使得器件的关键尺寸更符合设计要求，提高半导体器件的性能。
为了克服目前存在的问题，本发明一方面提供一种光刻胶层的图案化方法，其包括：在半导体衬底的表面上形成光刻胶层，所述表面能被氧化；获取所述光刻胶层在涂覆前的实际等待时间；根据所述实际等待时间确定所述光刻胶层的实际曝光能量；以所确定的实际曝光能量对所述光刻胶层进行曝光，以形成开口或线宽的关键尺寸与设定关键尺寸一致的图案化光刻胶层。
进一步地，根据所述实际等待时间确定所述光刻胶层的实际曝光能量的方法包括：基于实验数据获得关键尺寸与等待时间的关系曲线；根据所述关键尺寸与等待时间的关系曲线，确定与所述实际等待时间对应的第一关键尺寸，以及与所述光刻胶层的设定等待时间对应的第二关键尺寸；利用下述公式获得所述实际曝光能量：E实际＝E设定－(CD1-CD2)*F或者E实际＝E设定+(CD1-CD2)*F；其中，E实际为所述实际曝光能量，E设定为所述光刻胶层的设定曝光能量，CD1为所述第一关键尺寸，CD2为所述第二关键尺寸，F为表示曝光能量与关键尺寸关系的常量。
进一步地，所述光刻胶层的图案化方法还包括：获得曝光能量与关键尺寸的关系曲线；根据所述曝光能量与关键尺寸的关系曲线获得预定曝光能量范围内所述曝光能量与关键尺寸的关系曲线的斜率作为所述表示曝光能量与关键尺寸关系的常量F。
进一步地，所述图案化光刻胶层用作离子注入以在所述半导体衬底内形成轻掺杂源漏的掩膜。
进一步地，所述半导体衬底上形成有栅极，所述实际等待时间为形成所述栅极之后与涂覆所述光刻胶层之间的实际等待时间。
进一步地，所述半导体衬底上形成有第一掺杂类型的轻掺杂源漏，所述实际等待时间为去除用作离子注入以形成所述第一掺杂类型的轻掺杂源漏的掩膜的图案化光刻胶层之后，与涂覆用作离子注入以在所述半导体衬底内形成第二掺杂类型的轻掺杂源漏的掩膜的所述图案化光刻胶层之间的实际等待时间，所述第二掺杂类型与第一掺杂类型相反。
根据本发明的光刻胶层的图案化方法，在对光刻胶层进行曝光时，根据光刻胶层曝光前的实际等待时间确定实际曝光能量，以避免由于光刻胶层底部诸如氧化层等的厚度变化导致关键尺寸发生变化。
为了克服目前存在的问题，本发明另一方面还提供一种半导体器件的制作方法，其包括：提供半导体衬底，在所述半导体衬底上形成栅极，采用如上所述的光刻胶层的图案化方法，在所述半导体衬底上形成第一图案化光刻胶层；以所述第一图案化光刻胶层为掩膜进行第一轻掺杂离子注入，以在所述半导体衬底内形成第一掺杂类型的轻掺杂源漏。
进一步地，所述制作方法还包括：去除所述第一图案化光刻胶层；采用如上所述的光刻胶层的图案化方法，在所述半导体衬底上形成第二图案化光刻胶层；以所述第二图案化光刻胶层为掩膜进行第二轻掺杂离子注入，以在所述半导体衬底内形成第二掺杂类型的轻掺杂源漏，所述第二掺杂类型与第一掺杂类型相反；去除所述第二图案化光刻胶层。
进一步地，在所述半导体衬底上形成第一图案化光刻胶层之前，在所述半导体衬底上形成栅极，所述第一掺杂类型的轻掺杂源漏位于所述栅极的两侧。
根据本发明的半导体器件的制作方法，在对光刻胶层进行曝光时，根据光刻胶层曝光前的实际等待时间确定实际曝光能量，以避免由于光刻胶层底部诸如氧化层等的厚度变化导致关键尺寸发生变化。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了氧化层厚度影响光刻工艺关键尺寸的示意性原理图；
图2示出了关键尺寸与等待时间的示意性关系曲线；
图3示出了根据本发明的一实施方式的光刻胶层的图案化方法的步骤流程图；
图4示出了根据本发明一实施方式的半导体器件的制作方法的更详细的步骤流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
如前所述，在光刻工艺中会遇到关键尺寸控制问题，例如在目前的28nm高K工艺中，通过光刻工艺制作轻掺杂漏(LDD)时光刻胶层中LDD的图案的关键尺寸(也即，光刻胶层中开口的关键尺寸，光刻胶层中的开口即对应进行LDD注入的区域)存在很大变化，目前的光刻工艺非常难控制LDD的关键尺寸，本发明为了获得更好的关键尺寸控制，首先对关键尺寸存在很大变化的原因进行了分析。
一般LDD形成过程为：在半导体衬底上形成第一LDD注入光刻胶层，例如N型LDD注入光刻胶层，然后以第一LDD注入光刻胶层为掩膜进行第一LDD注入，例如进行N型LDD注入；然后去除第一LDD注入光刻胶层接着，在半导体衬底上形成第二LDD注入光刻胶层，例如P型LDD注入光刻胶层，然后以第二LDD注入光刻胶层为掩膜进行第二LDD注入，例如进行P型LDD注入；然后去除第二LDD注入光刻胶层接着。
经过分析认为由于28nm高K工艺过程中不允许使用O2处理(treatment)，因此栅极形成之后，即栅极掩膜层去除之后，随着半导体衬底表面跟环境接触的时间增加，表面逐渐氧化，形成氧化层，氧化层的厚度会随着时间增加而最终达到饱和。氧化层的厚度会对光刻过程中曝光能量产生影响，从而影响关键尺寸。如图1所示，在光刻工艺过程中，最终曝光的能量主要来自主入射光A，以及在氧化层100表面和底部产生的反射光A’和B’的叠加能量。当曝光条件以及光刻胶层101厚度不变的情况下，A和A’的叠加光能量是不变的。因此主要影响最终曝光能量的因素是因氧化层100厚度变化引起的主入射光A和在氧化层底部的反射光B’的叠加能量的变化。
在实际的光刻工艺中，由于光刻胶层曝光前的实际等待时间Q-time不同会引起氧化层厚度变化，而不同的氧化层厚度带来的反射光叠加后的最终曝光能量不同，进而影响最终光刻胶层图案的关键尺寸，例如如图2所示，对于等待时间Q1、Q2和Q3，如果Q3>Q1>Q2，则对应的关键尺寸CD(Q3)>CD(Q1)>CD(Q2)，这种变化关系到一定的Q-time时间趋于饱和。
本发明基于上述分析提供一种光刻胶层的图案化方法，以更好地控制光刻工艺中的关键尺寸，下面以制作用于半导体器件的第一LDD注入的光刻胶层为例进行说明。
图3示出了根据本发明的一实施方式的半导体器件的制作方法的步骤流程图。
如图3所示，本发明提出的光刻胶层的图案化方法包括：
步骤301，提供半导体衬底，并在所述半导体衬底上形成光刻胶层，所述半导体衬底的表面能被氧化。
其中，所述半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述半导体衬底中可以形成有隔离结构，例如浅沟槽隔离(STI)。
在所述半导体衬底上形成有栅极，所述栅极一般通过沉积并刻蚀栅高K介质层和多晶硅层形成。
需要解释的是，本发明实施例的光刻方法主要应用于高k金属栅极技术的半导体器件制程中LDD的形成，但是，也可以应用于使用普通栅极(例如多晶硅栅极)的半导体器件制程中的LDD形成，为了简要，本实施例以在使用高k金属栅极技术的半导体器件的制程中形成LDD为例进行说明。
步骤302，获取所述光刻胶层在涂覆前的实际等待时间。
等待时间Q time指的是在半导体器件的制作中，从上一工艺步骤当前工艺步骤的间隔时间。为了避免由于等待时间过长导致产品的缺陷增多，良率降低，半导体器件需要在规定时间内完成某段工艺，因此对通常对等待时间有一定限制或给出设定的等待时间，当完成一个工艺步骤之后，需要在设定的等待时间之内进行下一工艺步骤，以避免由于等待时间过长导致产品的缺陷增多，良率降低。
如前所述，由于等待时间不同，会影响光刻胶层下方氧化层的厚度，因此在本实施例的半导体器件的制作方法中，需要获取上一工艺步骤到当前工艺步骤的实际等待时间，以便相应获得氧化层的厚度。实际等待时间可以通过人工计时或机器或控制系统自动计算来获得。
示例性地，在本实施例中，所述实际等待时间为栅极形成之后与涂覆用于第一LDD注入的光刻工艺的光刻胶层之间的实际等待时间，所述第一LDD注入为N型LDD注入或P型LDD注入其中之一。即实际等待时间为栅极制作完成之后，栅极硬掩膜、刻蚀残余物等步骤都完成之后到涂覆用于进行所述第一LDD注入的光刻胶层之间的实际等待时间。
当然，可以理解的是，本实施例的制作方法同样可以用于第二第一LDD注入的光刻工艺，此时所述实际等待时间为去除用于第一LDD注入的光刻胶层之后与涂覆用于第二LDD注入的光刻胶层之间的实际等待时间，即，去除用于光刻工艺的光刻胶层之后与涂覆用于P型或N型轻掺杂源漏其中另一的光刻工艺的光刻胶层之间的实际等待时间。
步骤303，根据所述实际等待时间确定实际曝光能量。
在目前的光刻工艺，由于等待时间不同导致的氧化层厚度变化，进而影响最终的曝光能量，如图2所示，如果直接以设定的曝光能量进行曝光，则由于氧化层厚度变化会导致最终的曝光能量不同，从而使得关键尺寸发生变化，这样不仅影响器件的性能，而且因此产品的稳定性和一致性。
在本实施例的半导体器件的制作方法中，首先通过实验数据建立关键尺寸与等待时间的关系曲线，如图2所示，该实验可以在设定的曝光能量下，通过测量不同等待时间的半导体器件的LDD光刻工艺的关键尺寸获得多组关键尺寸与等待时间的数据，然后基于该多组关键尺寸与等待时间的数据建立诸如图2的关键尺寸与等待时间的关系曲线。
可以理解的是，在本实施例中，在建立关键尺寸与等待时间的关系曲线时，优选采用当前光刻工艺的设定曝光能量。这样当获得诸如图2的关键尺寸与等待时间的关系曲线后，即可获知如果以设定曝光能量进行曝光，与实际等待时间对应的关键尺寸。
由于等待时间不同，会导致氧化层厚度变化，如果都以设定曝光能量进行曝光，则最终的曝光能量会发生变化，进而导致关键尺寸发生变化，因此为了避免等待时间不同引起的关键尺寸变化，需要对曝光能量进行调节，以使关键尺寸符合设计要求，并且使所有产品关键尺寸一致，不发生变化，从而提高器件的性能和一致性。
为此在本实施例中，当在步骤S302中获得所述光刻胶层在涂覆前的实际等待时间后，根据所述关键尺寸与等待时间的关系曲线，以及实际等待时间与设定等待时间的差值确定所述实际曝光能量，以使关键尺寸符合设计要求。即，当实际等待时间对应的关键尺寸比设定关键尺寸大时，通过使实际曝光能量相对设定曝光能量进行减小，从而使最终的关键尺寸与设定关键尺寸一致；当实际等待时间对应的关键尺寸比设定关键尺寸小时，通过使实际曝光能量相对设定曝光能量进行增大，从而使最终的关键尺寸与设定关键尺寸一致。
示例性地，实际曝光能量可以通过下述步骤获得：
首先，根据所述关键尺寸与等待时间的关系曲线，确定与所述实际等待时间对应的第一关键尺寸和与设定等待时间对应的第二关键尺寸；
然后，根据下述公式确定所述实际曝光能量：
E实际＝E设定－(CD1-CD2)*F
其中，其中，E实际为所述实际曝光能量，E设定为所述光刻胶层的设定曝光能量，CD1为所述第一关键尺寸，CD2为所述第二关键尺寸，F为表示曝光能量与关键尺寸关系的常量。
在本实施例中所述CD1或CD2表示的是光刻胶层开口的关键尺寸，因此采用E实际＝E设定－(CD1-CD2)*F计算，即如果CD1大于CD2，则通过减小曝光能量来使最终的关键尺寸达到或接近设定关键尺寸CD2，如果CD1小于CD2，则通过增大曝光能量来使最终的关键尺寸达到或接近设定关键尺寸CD2。
需要说明的是，设定的曝光能量E设定和实际曝光能量E实际均指的诸如图1中的入射光A的能量，而不是入射光和反射光的叠加得到的最终曝光能量。
进一步地，表示曝光能量与关键尺寸关系的常量F可以预先获得，示例性地，常量F可以通过下述步骤获得：
获得曝光能量与关键尺寸的关系曲线；
根据所述曝光能量与关键尺寸的关系曲线获得预定曝光能量范围内所述曝光能量与关键尺寸的关系曲线的斜率作为所述表示曝光能量与关键尺寸关系的常量F。
其中，所述预定曝光能量范围内指的是一般光刻胶层曝光常用的能量范围或常用能量加减一定余量得到的范围，这一范围相对较小，因此在该范围的曝光能量与关键尺寸的关系曲线可以视为直线，从而可以以该直线的斜率作为所述表示曝光能量与关键尺寸关系的常量F。
还可以理解的是，上述实际曝光能量的计算公式是示例性的，本领域技术人员可以根据需要采用其他合适的计算工艺，只要通过调整曝光能量，可以消除等待时间不同引起的关键尺寸变化即可。
步骤304，以所确定的实际曝光能量对所述光刻胶层进行曝光，以形成开口的关键尺寸与设定关键尺寸一致的图案化光刻胶层。
当获得实际曝光能量后，则通过相应的光罩和光刻机台进行曝光，并通过诸如显影等操作形成开口关键尺寸与设定关键尺寸一致的图案化光刻胶层。
示例性地，在本实施例中，在以所确定的实际曝光能量对所述光刻胶层进行曝光，以形成开口的关键尺寸与设定关键尺寸一致的LDD光刻图案。所述光刻胶层中开口的关键尺寸即为进行LDD注入的区域关键尺寸。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如还包括以所述图案化光刻胶层的为掩膜进行后续工艺的步骤，例如以图案化光刻胶层为掩膜进行LDD注入工艺。
可以理解的是，虽然在本实施例提供的光刻胶层的图案化方法，以形成LDD的光刻胶层为例进行说明，但是本实施例提供的光刻胶层的图案化方法也可应用在其它工艺中的光刻胶层图案化中，此时，
如果所述CD1或CD2表示的是光刻胶层开口的关键尺寸，则采用E实际＝E设定－(CD1-CD2)*F计算，即如果CD1大于CD2，则通过减小曝光能量来使最终的关键尺寸达到或接近设定关键尺寸CD2，如果CD1小于CD2，则通过增大曝光能量来使最终的关键尺寸达到或接近设定关键尺寸CD2。
如果所述CD1或CD2表示的是光刻胶层的线宽的关键尺寸时，采用E实际＝E设定+(CD1-CD2)*F计算，即如果CD1大于CD2，则通过增大曝光能量调小来使最终的关键尺寸达到或接近设定关键尺寸CD2，如果CD1小于CD2，则通过减小曝光能量来使最终的关键尺寸达到或接近设定关键尺寸CD2。
根据本实施例的光刻胶层的图案化方法，在对光刻胶层进行曝光时，根据光刻胶层曝光前的实际等待时间与设定等待时间之间的差值，确定实际曝光能量，从而通过对曝光能量的调节，使得对应于不同等待时间的氧化层厚度都能形成相同的最终曝光能量，进而使得关键尺寸不发生变化，避免由于等待时间不同导致关键尺寸发生变化的问题，因此采用本发明提出的光刻胶层的图案化方法不仅可以使关键尺寸更符合设计要求，提高了半导体器件的性能，而且提高了半导体器件的一致性和良率。
实施例二
本发明另一方面还提供一种半导体器件的制作方法，用于制作LDD区(轻掺杂源漏区)，如图4所示，其包括：
步骤401，提供半导体衬底，在所述半导体衬底上形成栅极。
其中，所述半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述半导体衬底中可以形成有隔离结构，例如浅沟槽隔离(STI)。
所述栅极包括栅极介质层和栅极电极层，示例性地，例如所述栅极介质层采用高K材料，例如二氧化铪，所述电极层采用多晶硅。
示例性地，所述栅极的形成过程为：首先。在所述半导体衬底上形成栅介质层和栅极材料层；接着，在所述栅极材料层之上形成栅极掩膜层；接着，以所述栅极掩膜层为掩膜刻蚀所述栅极材料层，以形成所述栅极；最后，去除所述栅极掩膜层。
步骤402，采用实施例一所述的制作方法，在所述半导体衬底上形成第一图案化光刻胶层。
示例性地，所述第一图案化光刻胶层的形成过程为：
首先，在所述半导体衬底的表面上形成第一光刻胶层。
接着，获取所述第一光刻胶层在曝光前的实际等待时间，所述实际等待时间为所述栅极形成之后至涂覆所述第一光刻胶层之间的实际等待时间。即，去除所述栅极掩膜层之后至涂覆所述第一光刻胶层之间的实际等待时间。在本发明一示例中，所述栅极的形成采用自对准双重构图工艺(SADP)，则所述第一光刻胶层在曝光前的实际等待时间为去除所述自对准双重构图工艺中的偏移侧墙之后至涂覆所述第一光刻胶层之间的实际等待时间。在本发明另一示例中，在形成所述栅极之后，还在所述栅极的侧壁上形成保护层，则所述实际等待时间为完成所述保护层材料，例如氮化硅的刻蚀在所述侧壁上形成保护层之后至涂覆所述第一光刻胶层之间的实际等待时间。
接着，根据所述实际等待时间确定所述第一光刻胶层的实际曝光能量。
最后，以所确定的实际曝光能量对所述第一光刻胶层进行曝光，以形成开口的关键尺寸与设定关键尺寸一致的第一图案化光刻胶层。
步骤403，以所述第一图案化光刻胶层为掩膜进行第一轻掺杂离子注入。
所述第一轻掺杂离子注入为P型或N型轻掺杂离子注入其中之一。示例性地，在本实施例中，以所述第一图案化光刻胶层为掩膜进行N型轻掺杂离子注入。
步骤404，去除所述第一图案化光刻胶层。即通过合适的溶剂或灰化方法去除所述第一图案化光刻胶层。
步骤405，采用实施例一所述的制作方法，在所述半导体衬底上形成第二图案化光刻胶层。
示例性地，所述第二图案化光刻胶层的形成过程为：
首先，在所述半导体衬底的表面上形成第二光刻胶层。
接着，获取所述第二光刻胶层在曝光前的实际等待时间，所述实际等待时间为去除所述第一光刻胶层之后至涂覆所述第二光刻胶层之间的实际等待时间。根据所述实际等待时间确定所述第一光刻胶层的实际曝光能量。
接着，以所确定的实际曝光能量对所述第二光刻胶层进行曝光，以形成开口的关键尺寸与设定关键尺寸一致的第二图案化光刻胶层。
步骤406，以所述第二图案化光刻胶层为掩膜进行第二轻掺杂离子注入。
所述第二轻掺杂离子注入为P型或N型轻掺杂离子注入其中另一。示例性地，在本实施例中，以所述第二图案化光刻胶层为掩膜进行P型轻掺杂离子注入。
步骤407，去除所述第二图案化光刻胶层。即通过合适的溶剂或灰化方法去除所述第一图案化光刻胶层。
根据本实施例的半导体器件的制作方法，在对LDD注入的光刻胶层进行曝光时，根据光刻胶层曝光前的实际等待时间确定实际曝光能量，从而通过对曝光能量的调节，使得对应于不同等待时间的氧化层厚度都能形成相同的最终曝光能量，进而使得关键尺寸不发生变化，避免由于等待时间不同导致光刻胶层中LDD关键尺寸发生变化的问题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种光刻胶层的图案化方法，其特征在于，包括：
在半导体衬底的表面上形成光刻胶层，所述表面能被氧化；
获取所述光刻胶层在涂覆前的实际等待时间；
根据所述实际等待时间与设定等待时间之间的差值确定所述光刻胶层的实际曝光能量，包括：
基于实验数据获得关键尺寸与等待时间的关系曲线；
根据所述关键尺寸与等待时间的关系曲线，确定与所述实际等待时间对应的第一关键尺寸，以及与所述光刻胶层的设定等待时间对应的第二关键尺寸；
获得所述实际曝光能量；
以所确定的实际曝光能量对所述光刻胶层进行曝光，以形成开口或线宽的关键尺寸与设定关键尺寸一致的图案化光刻胶层。
2.根据权利要求1所述的光刻胶层的图案化方法，其特征在于，利用下述公式获得所述实际曝光能量；
E实际＝E设定－(CD1-CD2)*F或者E实际＝E设定+(CD1-CD2)*F；
其中，E实际为所述实际曝光能量，E设定为所述光刻胶层的设定曝光能量，CD1为所述第一关键尺寸，CD2为所述第二关键尺寸，F为表示曝光能量与关键尺寸关系的常量。
3.根据权利要求2所述的光刻胶层的图案化方法，其特征在于，还包括：
获得曝光能量与关键尺寸的关系曲线；
根据所述曝光能量与关键尺寸的关系曲线获得预定曝光能量范围内所述曝光能量与关键尺寸的关系曲线的斜率作为所述表示曝光能量与关键尺寸关系的常量F。
4.根据权利要求1所述的光刻胶层的图案化方法，其特征在于，
所述图案化光刻胶层用作离子注入以在所述半导体衬底内形成轻掺杂源漏的掩膜。
5.根据权利要求4所述的光刻胶层的图案化方法，其特征在于，所述半导体衬底上形成有栅极，所述实际等待时间为形成所述栅极之后与涂覆所述光刻胶层之间的实际等待时间。
6.根据权利要求4所述的光刻胶层的图案化方法，其特征在于，所述半导体衬底上形成有第一掺杂类型的轻掺杂源漏，所述实际等待时间为去除用作离子注入以形成所述第一掺杂类型的轻掺杂源漏的掩膜的图案化光刻胶层之后，与涂覆用作离子注入以在所述半导体衬底内形成第二掺杂类型的轻掺杂源漏的掩膜的所述图案化光刻胶层之间的实际等待时间，所述第二掺杂类型与第一掺杂类型相反。
7.一种半导体器件的制作方法，其特征在于，包括：
提供半导体衬底；
采用如权利要求1所述的光刻胶层的图案化方法，在所述半导体衬底上形成第一图案化光刻胶层；
以所述第一图案化光刻胶层为掩膜进行第一轻掺杂离子注入，以在所述半导体衬底内形成第一掺杂类型的轻掺杂源漏。
8.如权利要求7所述的制作方法，其特征在于，还包括：
去除所述第一图案化光刻胶层；
采用如权利要求1所述的制作方法，在所述半导体衬底上形成第二图案化光刻胶层；
以所述第二图案化光刻胶层为掩膜进行第二轻掺杂离子注入，以在所述半导体衬底内形成第二掺杂类型的轻掺杂源漏，所述第二掺杂类型与第一掺杂类型相反；
去除所述第二图案化光刻胶层。
9.如权利要求7所述的制作方法，其特征在于，采用如权利要求1所述的方法之前，在所述半导体衬底上形成栅极，所述第一掺杂类型的轻掺杂源漏位于所述栅极的两侧。
CN201710018482.7A 2017-01-10 2017-01-10 一种光刻胶层的图案化方法及半导体器件的制作方法 Active CN108288579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710018482.7A CN108288579B (zh) 2017-01-10 2017-01-10 一种光刻胶层的图案化方法及半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710018482.7A CN108288579B (zh) 2017-01-10 2017-01-10 一种光刻胶层的图案化方法及半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN108288579A CN108288579A (zh) 2018-07-17
CN108288579B true CN108288579B (zh) 2021-02-23

Family

ID=62831451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710018482.7A Active CN108288579B (zh) 2017-01-10 2017-01-10 一种光刻胶层的图案化方法及半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN108288579B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164932A1 (en) * 2000-05-30 2003-09-04 Nec Corporation Method and system for compensating exposure value for exposure process as well as exposure system and semiconductor manufacturing system
US20080204691A1 (en) * 2007-02-22 2008-08-28 Canon Kabushiki Kaisha Exposure apparatus, manufacturing system, and device manufacturing method
CN102148130A (zh) * 2010-02-09 2011-08-10 上海华虹Nec电子有限公司 改善对外部环境敏感的表面光刻工艺控制能力的方法
CN103698985A (zh) * 2014-01-09 2014-04-02 上海华虹宏力半导体制造有限公司 一种光刻试运行中曝光能量参数的预测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032005T2 (de) * 1990-04-13 1998-09-17 Hitachi Ltd Verfahren zum Kontrollieren der Dicke einer Dünnschicht während ihrer Herstellung
JPH10261572A (ja) * 1997-03-19 1998-09-29 Nikon Corp 露光方法及び該方法を使用するリソグラフィシステム
JP2001307995A (ja) * 2000-04-26 2001-11-02 Nec Corp フォトレジスト露光量の補正方法及びこれを用いた露光装置
JP2003022964A (ja) * 2001-07-10 2003-01-24 Nikon Corp デバイス製造方法およびデバイス製造装置
US10146141B2 (en) * 2014-08-28 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process and system with enhanced overlay quality

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164932A1 (en) * 2000-05-30 2003-09-04 Nec Corporation Method and system for compensating exposure value for exposure process as well as exposure system and semiconductor manufacturing system
US20080204691A1 (en) * 2007-02-22 2008-08-28 Canon Kabushiki Kaisha Exposure apparatus, manufacturing system, and device manufacturing method
TW200842517A (en) * 2007-02-22 2008-11-01 Canon Kk Exposure apparatus, manufacturing system, and device manufacturing method
CN102148130A (zh) * 2010-02-09 2011-08-10 上海华虹Nec电子有限公司 改善对外部环境敏感的表面光刻工艺控制能力的方法
CN103698985A (zh) * 2014-01-09 2014-04-02 上海华虹宏力半导体制造有限公司 一种光刻试运行中曝光能量参数的预测方法

Also Published As

Publication number Publication date
CN108288579A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
TWI533408B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
US9570468B2 (en) Semiconductor device with three or four-terminal-FinFET
US10930505B2 (en) Methods for integrated circuit design and fabrication
US6686300B2 (en) Sub-critical-dimension integrated circuit features
US6344397B1 (en) Semiconductor device having a gate electrode with enhanced electrical characteristics
CN108288579B (zh) 一种光刻胶层的图案化方法及半导体器件的制作方法
US11978637B2 (en) Manufacturing method for semiconductor structure and semiconductor structure
CN109309006B (zh) 半导体器件及其形成方法
CN108227389A (zh) 光刻方法
US20040099891A1 (en) Sub-critical-dimension integrated circuit features
CN108470681B (zh) 栅极的制造方法
US7186603B2 (en) Method of forming notched gate structure
CN107479338B (zh) 结构上的光致抗蚀剂图案制作工艺
KR0171736B1 (ko) 전계효과트랜지스터 제조 방법
KR100280537B1 (ko) 반도체장치 제조방법
US20080248640A1 (en) Method for reducing polysilicon gate defects in semiconductor devices
KR0140811B1 (ko) 트랜지스터 제조 방법
US20100055907A1 (en) Method for achieving very small feature size in semiconductor device by undertaking silicide sidewall growth and etching
US20070105293A1 (en) Methods of fabricating integrated circuit devices using anti-reflective coating as implant blocking layer
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100485933B1 (ko) 반도체 소자의 게이트 형성 방법
CN117174659A (zh) 晶体管的制造方法
KR100537186B1 (ko) 반도체 소자의 트랜지스터 형성방법
DE102021117870A1 (de) Wafer mit lokalisierten halbleiter-auf-isolator-regionen mit hohlraumstrukturen
TW201608673A (zh) 一種製作半導體元件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant