CN108227389A - 光刻方法 - Google Patents

光刻方法 Download PDF

Info

Publication number
CN108227389A
CN108227389A CN201611191926.9A CN201611191926A CN108227389A CN 108227389 A CN108227389 A CN 108227389A CN 201611191926 A CN201611191926 A CN 201611191926A CN 108227389 A CN108227389 A CN 108227389A
Authority
CN
China
Prior art keywords
semiconductor crystal
region
critical size
photoresist layer
crystal wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611191926.9A
Other languages
English (en)
Other versions
CN108227389B (zh
Inventor
裴明俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611191926.9A priority Critical patent/CN108227389B/zh
Publication of CN108227389A publication Critical patent/CN108227389A/zh
Application granted granted Critical
Publication of CN108227389B publication Critical patent/CN108227389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供一种光刻方法，其包括：提供半导体晶圆，在所述半导体晶圆上形成光刻胶层，并对所述光刻胶层进行曝光、显影，以图形化所述光刻胶层；对图形化的所述光刻胶层进行测量，以获得各区域的关键尺寸；判断各区域关键尺寸差异对后续工艺影响的大小，以确定是否对部分区域进行光照处理，其中，如果各区域关键尺寸差异对后续工艺的影响大，则基于均匀性要求对部分区域进行光照处理，以使所述部分区域的光刻胶层收缩；如果各区域关键尺寸差异对后续工艺影响小，则直接进行后续工艺。该光刻方法可以提高晶圆关键尺寸的均匀性，并且成本较低。

Description

光刻方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种提高关键尺寸均匀性的光刻方法。
背景技术
光刻、刻蚀工艺是半导体器件制作中常用的工艺，在光刻和刻蚀中获得良好的关键尺寸(CD)均匀性对半导体器件的性能以及良率都有很大作用。然而，在实际工艺中，由于各种原因关键尺寸均匀性不够好。例如，在刻蚀过程中，晶圆边缘区域与晶圆中心区域的蚀刻速率通常是有差异的，由此经常导致晶圆上各膜层或器件层的关键尺寸均匀性变差。另外，由于在光刻制程中，前层制程导致的晶圆表面形貌的不平整，也是关键尺寸均匀性差的主要原因。再次，由于晶圆上同一芯片(chip)各处的图案疏密程度不同，也会引起局部的图形线宽变化不同等等。
随着半导体技术的发展，关键尺寸越来越小，关键尺寸均匀性对期间性能和良率的影响越来越大。例如，对于Flash(快闪)存储器随着容量的不断加大，存储单元的尺寸变得越来越小，存储单元中浮栅、选择栅和控制栅的尺寸或他们之间的间隔尺寸远小于产品中的逻辑器件的栅极尺寸，因此对存储单元关键尺寸均匀性的要求尤其高，这是因为关键尺寸的均匀性直接影响到晶元的良率高低，晶圆边缘的良率损失是flash产品普遍存在的现象。
目前，为了提高针对关键尺寸的均匀性，主要采用两种方法，一种是在光刻后对关键尺寸进行测量，如果发现有大的异常，则将光阻去除重新进行光刻，虽然这种方法可以在一定程度上提高关键尺寸的均匀性，但是其不能结合前后道工艺的影响以及光刻的结果进行及时修正，因而均匀性改善效果不明显，并且成本较高。另一种是针对晶圆中心区域与晶圆边缘区域的差异在光刻时就进行能量补偿(CEE)，虽然这种方法可以在一定程度上提高关键尺寸的均匀性，但效果并非很理想，比如一旦光刻过后发现较大差异，则只能重做，不仅提高了原料成本，还浪费了产能。
因此，有必要提出一种新的光刻方法，以克服上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种光刻方法，其可以提高晶圆关键尺寸的均匀性，并且成本较低。
本发明第一方面提供一种光刻方法，包括：提供半导体晶圆，在所述半导体晶圆上形成光刻胶层，并对所述光刻胶层进行曝光、显影，以图形化所述光刻胶层；对图形化的所述光刻胶层进行测量，以获得各区域的关键尺寸；判断各区域关键尺寸差异对后续工艺影响的大小，以确定是否对部分区域进行光照处理，其中，如果各区域关键尺寸差异对后续工艺的影响大，则基于均匀性要求对部分区域进行光照处理，以使所述部分区域的光刻胶层收缩；如果各区域关键尺寸差异对后续工艺影响小，则直接进行后续工艺。
示例性地，所述光刻方法还包括：对所述半导体晶圆进行分区。
示例性地，将所述半导体晶圆划分为晶圆中心区域和晶圆边缘区域。
示例性地，所述光照处理为紫外光照射处理。
示例性地，所述紫外光的功率密度为600～900W/cm2。
示例性地，在进行所述紫外光照射处理时对所述半导体晶圆进行加热。
示例性地，在进行所述紫外光照射处理时将所述半导体晶圆加热至70～150℃。
示例性地，所述紫外光照射处理的持续时间为10～100秒。。
根据本发明第一方面的光刻方法，利用了光刻胶经光照处理，例如紫外光照射会发生收缩的特性，在对经过曝光的半导体晶圆进行关键尺寸测量后，如果发现关键尺寸差异较大，则对部分区域，例如晶圆中心区域进行局部紫外光照射，使该区域的光刻胶收缩，改善该区域与其他区域(例如，晶圆边缘区域)的关键尺寸差异，从而可以提高关键尺寸的均匀性。根据本发明第一方面的光刻方法的可以结合前后道工艺的影响，对光刻的结果进行及时修正，提高诸如Flash器件等产品的良率和可靠性，并节省生产成本。
本发明第二方面提供一种光刻方法，包括：提供一组半导体晶圆，在每个半导体晶圆上形成图形化的光刻胶层；从所述一组半导体晶圆中选取一个或几个半导体晶圆，对该一个或几个半导体晶圆的图形化的光刻胶层进行测量，以获得该一个或几个半导体晶圆中每个晶圆各区域的关键尺寸；判断各区域关键尺寸差异对后续工艺影响的大小，以确定是否对部分区域进行光照处理，其中，如果各区域关键尺寸差异对后续工艺影响大，则对所述一组半导体晶圆中的每个半导体晶圆的部分区域进行光照处理，以该区域区域的光刻胶层收缩；如果各区域关键尺寸差异对后续工艺影响小，则对所述一组半导体晶圆直接进行后续工艺。
示例性地，所述光照处理为紫外光照射处理。
本发明第二方面的光刻方法，利用了光刻胶经光照处理，例如紫外光照射会发生收缩的特性，在对经过曝光的半导体晶圆样本进行关键尺寸测量后，如果发现关键尺寸差异较大，则对所有晶圆的部分区域，例如晶圆中心区域进行局部紫外光照射，使该区域的光刻胶收缩，改善区域与其他区域(例如，晶圆边缘区域)的关键尺寸差异，从而可以提高晶圆关键尺寸的均匀性。本发明第二方面的光刻方法针对一组晶圆进行优化操作，不仅可以提高诸如Flash器件等产品的良率和可靠性，并节省生产成本，而且可以提高整个工艺的生成效率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为根据本发明一实施方式的光刻方法的步骤流程图；
图2示出了晶圆分区的示意图；
图3示出了对晶圆局部区域进行紫外照射的示意图；
图4为根据本发明另一实施方式的光刻方法的步骤流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图1～图3本发明一实施方式的光刻方法做详细描述。
如图1所示，本实施例提出的光刻方法包括：
步骤101，提供半导体晶圆，在所述半导体晶圆上形成光刻胶层，并对所述光刻胶层进行曝光、显影，以图形化所述光刻胶层。
其中，半导体晶圆可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体晶圆可以形成有器件，例如NMOS和/或PMOS等，还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。同样，半导体晶圆中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。典型地，在半导体晶圆上形成有待刻蚀或图形化的膜层，例如flash存储单元中的栅极叠层，浮栅、栅极介质层和控制层等。
光刻胶层可以采用正性光阻(例如TOK P-CA100)或负性光阻(例如，HD4100)，并通过涂覆等常用方法形成在半导体晶圆。光刻胶层的厚度根据需要进行设计，在此不做具体限定。
曝光显影采用本领域常用方法，例如通过紫外光和对应的光罩(mask)曝光，并通过与光刻胶层对应的显影液进行显影，即采用与正性光阻或负性光阻对应的显影液显影(例如，正胶显影液TOK P7-G，负胶显影液AZ-A515)，以将光刻胶层图形化。示例性地，例如形成例如flash存储单元中的字线图案。
步骤102，对图形化的光刻胶层进行测量，以获得各区域的关键尺寸。
当在步骤101中对光刻胶层图形化后，通过本领域常用的测量方法或机台对光刻胶层的关键尺寸进行测量，以获得各区域的关键尺寸。在此所谓的关键尺寸指的是光刻图案的关键尺寸，例如flash存储单元中的字线图案中关键尺寸指的是字线/线宽的尺寸，而在形成沟槽的图案中，关键尺寸则是沟槽的尺寸。
在本实施例中，将半导体晶圆划分为多个区域，这些区域可以基于经验进行划分。例如根据经验将关键尺寸容易出现差异的区域分为不同的区域。或者，则测量图形化的光刻胶层的关键尺寸之后，将关键尺寸相近的区域划分为一个区域。
示例性地，如图2所示，在本实施例中，将晶圆划分为两个区域，即晶圆中心区域C和晶圆边缘区域E。当然，在其它实施例中，也可以将晶圆划分为多个区域，例如3个区域或4个区域。
步骤103，判断各区域关键尺寸差异对后续工艺影响的大小，以确定是否对部分区域进行光照处理，
具体地，根据步骤102中的关键尺寸测量结果，判断各区域关键尺寸差异对后续工艺影响的大小，以确定是否对部分区域进行光照处理。示例性地，例如当将晶圆划分为如图2所示的晶圆中心区域C和晶圆边缘区域E时，则判断晶圆中心区域C的关键尺寸与晶圆边缘区域E差异的大小，在比较二者差异大小，可以根据需要采用平均关键尺寸或最大/最小关键尺寸。
当晶圆中心区域C的关键尺寸与晶圆边缘区域E差异较大，会对后续刻蚀、器件性能造成较大影响时，则进入步骤104，对部分区域进行光照处理。
当确定对部分区域进行光照处理时，则基于关键尺寸均匀性要求对部分区域进行光照处理，以使所述部分区域的光刻胶层收缩，从而提高关键尺寸的均匀性。
例如，对于flash器件的存储单元，当确定晶圆中心区域C字线图案的关键尺寸与晶圆边缘区域E字线图案的关键尺寸差异大时，例如晶圆中心区域C字线图案的关键尺寸(线宽)比设计尺寸大很多，而晶圆边缘区域E字线图案的关键尺寸与设计尺寸接近，则对晶圆中心区域C光刻胶层进行光照处理，以使该区域的光刻胶收缩，从而使晶圆中心区域C字线图案的关键尺寸(线宽)变小，以提高晶圆中心区域C和晶圆边缘区域E的关键尺寸均匀性。
示例性地，在本实施例中，采用紫外光照射进行所述光照处理。如图3所示，在晶圆上方设置紫外光源，并在紫外光源和半导体晶圆之间设置挡光罩，该挡光罩暴露需要进行紫外光照射的区域，例如晶圆中心区域C，而遮蔽其他区域。示例性地，在本实施例中，紫外光源为点光源，其功率密度为600～900W/cm2，紫外光照射处理的时间为10～100秒。
通过对暴露区域进行紫外光照射，使得该区域的光刻胶层收缩，关键尺寸发送变化，例如线宽减小，使得该区域和其他区域的关键尺寸均匀性减小。
进一步地，为了在进行紫外照射时更好地提高关键尺寸均匀性，在本实施例中，在进行紫外光照射时对所述半导体晶圆进行加热，例如将所述半导体晶圆加热至70～150℃。
当完成所述光照处理后，则进入步骤105，继续进行后续工艺，例如蚀刻工艺。
或者，当晶圆中心区域C的关键尺寸与晶圆边缘区域E差异较小，对后续刻蚀、器件性能影响较小时，则进入步骤105中，直接进行后续工艺，例如蚀刻工艺。
可以理解的是，虽然在本实施例中，以将晶圆划分晶圆中心区域C、晶圆边缘晶圆E，并以flash器件字线图案为例进行说明，但是应当理解本发明不限于此，这些仅是示意性说明。本发明的光刻方法可以应用于晶圆的多个区域，并且，当对多个区域中的部分区域进行光照处理时，则采用对应的挡光罩和光源，而不局限于图3所示的情形，例如当需要对晶圆边缘区域E进行紫外照射时，则挡光罩会遮蔽晶圆中心区域C，而暴露晶圆边缘区域。
本实施例提出的光刻方法，利用了光刻胶经紫外光照射会发生收缩的特性，在对经过曝光的半导体晶圆进行关键尺寸测量后，如果发现关键尺寸差异较大，则对部分区域，例如晶圆中心区域进行局部紫外光照射，使该区域的光刻胶收缩，改善该区域与其他区域(例如，晶圆边缘区域)的关键尺寸差异，从而可以提高关键尺寸的均匀性。本实施例提出的光刻方法可以提高诸如Flash器件等产品的良率和可靠性，并节省生产成本。
实施例二
下面将参照图4本发明另一实施方式的光刻方法做详细描述。
如图4所示，本实施例的光刻方法包括：
步骤401，提供一组半导体晶圆，在每个半导体晶圆上形成图形化的光刻胶层。
半导体晶圆以及光刻胶层与实施例一中的类似，在此不再赘述。本实施例的光刻方法，针对一组半导体晶圆实施，例如包括25个晶圆的一组半导体晶圆，对其实施同样的光刻工艺。
步骤402，从所述一组半导体晶圆中选取一个或几个半导体晶圆，对该一个或几个半导体晶圆的图形化的光刻胶层进行测量，以获得该一个或几个半导体晶圆中每个晶圆各区域的关键尺寸。
当在该组晶圆的所有晶圆上都形成图形化的光刻胶层后，对该组晶圆进行抽样测量，即从该组晶圆抽取一个或几个晶圆，测量其各区域的关键尺寸。
半导体晶圆区域的划分与前述类似，例如划分为晶圆中心区域和晶圆边缘区域，或划分为多个区域，在此不再赘述。
步骤403，判断各区域关键尺寸差异对后续工艺影响的大小，以确定是否对部分区域进行光照处理。
当获得抽样半导体晶圆的关键尺寸数据后，判断抽样半导体晶圆各区域关键尺寸差异对后续工艺影响的大小，如果抽样半导体晶圆各区域的关键尺寸差异大，对后续工艺影响大，则进入步骤404中，对所述一组半导体晶圆中的每个半导体晶圆的关键尺寸大的区域进行光照处理，以使所述部分区域的光刻胶层收缩，从而提高关键尺寸的均匀性。如果抽样半导体晶圆各区域关键尺寸差异对后续工艺影响的小，则进入步骤405中，对所述一组半导体晶圆直接进行后续工艺。例如蚀刻工艺。
可以理解的是，本实施例中光照处理过程和原理与实施例一种的类似，在此不再赘述。
本实施例的光刻方法，利用了光刻胶经光照处理，例如紫外光照射会发生收缩的特性，在对经过曝光的半导体晶圆样本进行关键尺寸测量后，如果发现关键尺寸差异较大，则对所有晶圆的部分区域，例如晶圆中心区域进行局部紫外光照射，使该区域的光刻胶收缩，改善区域与其他区域(例如，晶圆边缘区域)的关键尺寸差异，从而可以提高晶圆关键尺寸的均匀性。本实施例提出的光刻方法针对一组晶圆进行优化操作，不仅可以提高诸如Flash器件等产品的良率和可靠性，并节省生产成本，而且可以提高整个工艺的生成效率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种光刻方法，其特征在于，包括：
提供半导体晶圆，在所述半导体晶圆上形成光刻胶层，并对所述光刻胶层进行曝光、显影，以图形化所述光刻胶层；
对图形化的所述光刻胶层进行测量，以获得各区域的关键尺寸；
判断各区域关键尺寸差异对后续工艺影响的大小，以确定是否对部分区域进行光照处理，
其中，如果各区域关键尺寸差异对后续工艺的影响大，则基于均匀性要求对部分区域进行光照处理，以使所述部分区域的光刻胶层收缩；
如果各区域关键尺寸差异对后续工艺影响小，则直接进行后续工艺。
2.根据权利要求1所述的光刻方法，其特征在于，还包括：对所述半导体晶圆进行分区。
3.根据权利要求2所述的光刻方法，其特征在于，将所述半导体晶圆划分为晶圆中心区域和晶圆边缘区域。
4.根据权利要求1-3中的任意一项所述的光刻方法，其特征在于，所述光照处理为紫外光照射处理。
5.根据权利要求4所述的光刻方法，其特征在于，所述紫外光的功率密度为600～900W/cm2。
6.根据权利要求4所述的光刻方法，其特征在于，在进行所述紫外光照射处理时对所述半导体晶圆进行加热。
7.根据权利要求6所述的光刻方法，其特征在于，在进行所述紫外光照射处理时将所述半导体晶圆加热至70～150℃。
8.根据权利要求4所述的光刻方法，其特征在于，所述紫外光照射处理的持续时间为10～100秒。
9.一种光刻方法，其特征在于，包括：
提供一组半导体晶圆，在每个半导体晶圆上形成图形化的光刻胶层；
从所述一组半导体晶圆中选取一个或几个半导体晶圆，对该一个或几个半导体晶圆的图形化的光刻胶层进行测量，以获得该一个或几个半导体晶圆中每个晶圆各区域的关键尺寸；
判断各区域关键尺寸差异对后续工艺影响的大小，以确定是否对部分区域进行光照处理，
其中，如果各区域关键尺寸差异对后续工艺影响大，则对所述一组半导体晶圆中的每个半导体晶圆的部分区域进行光照处理，以该区域区域的光刻胶层收缩；
如果各区域关键尺寸差异对后续工艺影响小，则对所述一组半导体晶圆直接进行后续工艺。
10.根据权利要求9所述的光刻方法，其特征在于，所述光照处理为紫外光照射处理。
CN201611191926.9A 2016-12-21 2016-12-21 光刻方法 Active CN108227389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611191926.9A CN108227389B (zh) 2016-12-21 2016-12-21 光刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611191926.9A CN108227389B (zh) 2016-12-21 2016-12-21 光刻方法

Publications (2)

Publication Number Publication Date
CN108227389A true CN108227389A (zh) 2018-06-29
CN108227389B CN108227389B (zh) 2020-03-10

Family

ID=62651920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611191926.9A Active CN108227389B (zh) 2016-12-21 2016-12-21 光刻方法

Country Status (1)

Country Link
CN (1) CN108227389B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110837212A (zh) * 2019-10-29 2020-02-25 武汉华星光电技术有限公司 一种关键尺寸值补正方法以及光刻装置
CN110865520A (zh) * 2018-08-28 2020-03-06 晶能光电（江西）有限公司 光刻方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1866130A (zh) * 2005-05-16 2006-11-22 联华电子股份有限公司 缩小关键尺寸的方法
CN101042527A (zh) * 2006-03-20 2007-09-26 中芯国际集成电路制造(上海)有限公司 临界尺寸均匀性补偿方法
CN101290475A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 用于改善特征线宽均匀性的方法
US20090130852A1 (en) * 2006-04-25 2009-05-21 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
CN102437018A (zh) * 2011-11-02 2012-05-02 上海宏力半导体制造有限公司 用于改进蚀刻后晶圆内关键尺寸均匀性的烘烤方法及设备
CN103065943A (zh) * 2013-01-10 2013-04-24 无锡华润上华半导体有限公司 深沟槽刻蚀工艺的关键尺寸补偿方法
CN103915378A (zh) * 2014-04-08 2014-07-09 上海华力微电子有限公司 一种改进接触孔线宽均一性的刻蚀方法
CN105097454A (zh) * 2014-05-23 2015-11-25 中芯国际集成电路制造(上海)有限公司 改善关键尺寸均匀性的方法
CN105390377A (zh) * 2014-08-28 2016-03-09 台湾积体电路制造股份有限公司 用于集成电路图案化的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1866130A (zh) * 2005-05-16 2006-11-22 联华电子股份有限公司 缩小关键尺寸的方法
CN101042527A (zh) * 2006-03-20 2007-09-26 中芯国际集成电路制造(上海)有限公司 临界尺寸均匀性补偿方法
US20090130852A1 (en) * 2006-04-25 2009-05-21 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
CN101290475A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 用于改善特征线宽均匀性的方法
CN102437018A (zh) * 2011-11-02 2012-05-02 上海宏力半导体制造有限公司 用于改进蚀刻后晶圆内关键尺寸均匀性的烘烤方法及设备
CN103065943A (zh) * 2013-01-10 2013-04-24 无锡华润上华半导体有限公司 深沟槽刻蚀工艺的关键尺寸补偿方法
CN103915378A (zh) * 2014-04-08 2014-07-09 上海华力微电子有限公司 一种改进接触孔线宽均一性的刻蚀方法
CN105097454A (zh) * 2014-05-23 2015-11-25 中芯国际集成电路制造(上海)有限公司 改善关键尺寸均匀性的方法
CN105390377A (zh) * 2014-08-28 2016-03-09 台湾积体电路制造股份有限公司 用于集成电路图案化的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110865520A (zh) * 2018-08-28 2020-03-06 晶能光电（江西）有限公司 光刻方法
CN110837212A (zh) * 2019-10-29 2020-02-25 武汉华星光电技术有限公司 一种关键尺寸值补正方法以及光刻装置

Also Published As

Publication number Publication date
CN108227389B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
US20070128804A1 (en) Method for Fabricating Isolation Structures for Flash Memory Semiconductor Devices
US9229326B2 (en) Method for integrated circuit patterning
US20210175081A1 (en) Methods for Integrated Circuit Design and Fabrication
TW201443976A (zh) 製造半導體結構的方法
US9711367B1 (en) Semiconductor method with wafer edge modification
US20190064669A1 (en) Semiconductor Method of Protecting Wafer from Bevel Contamination
JP5167563B2 (ja) 処理マージンの向上のための複式露光半導体処理
US20170309474A1 (en) Metal interconnect structure
CN106324998A (zh) 光刻图形的形成方法
CN107533288B (zh) 用于解耦合光致抗蚀剂的扩散和溶解性切换机制的手段
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
US10734284B2 (en) Method of self-aligned double patterning
CN108227389A (zh) 光刻方法
US20130302985A1 (en) Method of removing residue during semiconductor device fabrication
US9117765B2 (en) Mechanism for forming semiconductor device structure
US8765612B2 (en) Double patterning process
CN107978517B (zh) 半导体器件及其制作方法、电子装置
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
CN108288579B (zh) 一种光刻胶层的图案化方法及半导体器件的制作方法
Ercken et al. Challenges in using optical lithography for the building of a 22 nm node 6T-SRAM cell
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
US8916052B2 (en) Resist technique
US10916427B2 (en) Forming contact holes using litho-etch-litho-etch approach
TWI704647B (zh) 積體電路及其製程
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant