CN107479338B - 结构上的光致抗蚀剂图案制作工艺 - Google Patents
结构上的光致抗蚀剂图案制作工艺 Download PDFInfo
- Publication number
- CN107479338B CN107479338B CN201610666664.0A CN201610666664A CN107479338B CN 107479338 B CN107479338 B CN 107479338B CN 201610666664 A CN201610666664 A CN 201610666664A CN 107479338 B CN107479338 B CN 107479338B
- Authority
- CN
- China
- Prior art keywords
- region
- photoresist pattern
- pattern
- substrate
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims description 49
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims description 15
- 238000002310 reflectometry Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 10
- 238000012876 topography Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Element Separation (AREA)
Abstract
本发明公开一种结构上的光致抗蚀剂图案制作工艺，包括：提供基底，此基底包括第一区以及多个第二区，其中第二区位于第一区的相对两侧，且多个突起图案形成于基底上；在第一区上形成光致抗蚀剂图案，其中当突起图案至少位于第一区上且与待形成的光致抗蚀剂图案的位置重叠时，在形成光致抗蚀剂图案之前，移除突起图案。
Description
技术领域
本发明涉及一种结构上的半导体制作工艺，且特别是涉及一种结构上的光致抗蚀剂图案制作工艺。
背景技术
在光刻制作工艺中，所形成的光致抗蚀剂图案的轮廓和关键尺寸(CriticalDimension；CD)会严重地受到基底(substrate)的地形(topography)以及来自基底上或基底中的图案的反射率(reflectivity)的影响。为了降低基底的地形以及反射率对于所形成的光致抗蚀剂图案的轮廓和关键尺寸造成影响，目前是通过光学临近修正(OpticalProximity Correct；OPC)处理的方式在形成光致抗蚀剂图案前先进行参数上的调整。
然而，在许多情况下，光学临近修正处理仍不足以提升所形成的光致抗蚀剂图案的轮廓和关键尺寸的准确性。因此，目前仍需要一种可降低受基底的地形以及反射率影响的光致抗蚀剂图案制作工艺。
发明内容
本发明提供一种结构上的光致抗蚀剂图案制作工艺，能够提高所形成的光致抗蚀剂图案的轮廓以及关键尺寸的准确性。
本发明的一实施例的结构上的光致抗蚀剂图案制作工艺，其步骤包括：首先，提供基底，所述基底包括第一区以及多个第二区，其中第二区位于第一区的相对两侧，且多个突起图案形成于基底上。接着，在第一区上形成光致抗蚀剂图案，其中当突起图案至少位于第一区上且与待形成的光致抗蚀剂图案的位置重叠时，在形成光致抗蚀剂图案之前，移除突起图案。
在本发明的一实施例中，上述的第一区例如是主动区(active area)。
在本发明的一实施例中，上述的第二区例如是隔离区(isolated area)。
在本发明的一实施例中，上述在移除突起图案之后且在形成光致抗蚀剂图案之前，还包括于第二区上形成突起图案。
本发明的一实施例的结构上的光致抗蚀剂图案制作工艺，其步骤包括：首先，提供基底，所述基底包括第一区以及多个第二区，其中第二区位于第一区的两侧。接着，在第一区上形成光致抗蚀剂图案，其中当第二区的宽度为第一区的宽度的1倍以上时，在形成光致抗蚀剂图案前，在第二区中形成第三区，使得位于第一区与第三区之间的第二区的宽度小于第一区的宽度的1倍。
在本发明的一实施例中，上述的第一区例如是主动区。
在本发明的一实施例中，上述的第二区例如是隔离区。
在本发明的一实施例中，上述的第三区的材料例如是硅、多晶硅、硅锗或氧化硅。
在本发明的一实施例中，上述的第三区的材料与第一区的材料相同。
基于上述，在本发明的结构上的光致抗蚀剂图案制作工艺中，先将第一区上与光致抗蚀剂图案的位置重叠的突起图案移除，因此所形成光致抗蚀剂图案的位置为较为平坦的区域，可避免因基底地形与反射率对光致抗蚀剂图案所造成的影响，因此可得到具有符合所需的图案轮廓以及关键尺寸的光致抗蚀剂图案。或者是，在本发明的结构上的光致抗蚀剂图案制作工艺中，使第一区旁的第二区的宽度小于第一区的宽度的1倍，以减少反射率所造成的影响，因此所形成的光致抗蚀剂图案具有较佳的图案轮廓以及所需的关键尺寸。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1D为依照本发明的第一实施例所绘示的光致抗蚀剂图案的制作流程剖面示意图；
图2A至图2C为依照本发明的第二实施例所绘示的光致抗蚀剂图案的制作流程剖面示意图。
符号说明
100、200：基底
102、202：第一区
104、204：第二区
106：突起图案
108、208：光致抗蚀剂图案
206：第三区
W1、W2、W3：宽度
具体实施方式
图1A至图1D为依照本发明的第一实施例所绘示的光致抗蚀剂图案的制作流程剖面示意图。首先，请参照图1A，提供基底100。基底100具有第一区102以及多个第二区104，其中第二区104位于第一区102的相对两侧。在本实施例中，基底100例如是硅基底，且第一区102例如是其上可形成半导体元件的主动区，第二区104例如是用以定义出主动区的隔离区。具体来说，第一区102上例如可形成有金属氧化物半导体晶体管、存储器等半导体元件，第二区104可以是用以定义第一区102的浅沟槽隔离(shallow trench isolation；STI)结构。基底100上形成有多个突起图案106。突起图案106例如是半导体元件的栅极(gate)或在形成上述栅极时视实际需求所形成的虚拟栅极(dummy gate)。在本实施例中，突起图案106例如是虚拟栅极，但本发明不以此为限。
在突起图案106为虚拟栅极的实施例中，在基底100上形成半导体元件的栅极以及视实际需求所形成的虚拟栅极之后，进行后续制作工艺。上述的后续制作工艺例如是需要以光致抗蚀剂图案做为掩模所进行的离子注入制作工艺或蚀刻制作工艺。一般来说，在进行离子注入制作工艺或蚀刻制作工艺之前，会先将光致抗蚀剂图案形成于不需被注入离子或被蚀刻的区域上。对于地形较为平坦的区域来说，可直接将光致抗蚀剂图案形成于这些区域上，即可形成具有所需轮廓和关键尺寸的光致抗蚀剂图案。然而，对于地形起伏较大的区域(例如形成有突起图案106)的区域来说，由于在进行用以形成光致抗蚀剂图案的光刻制作工艺时受到地形以及来自突起图案106的反射率的影响，往往使得所形成的光致抗蚀剂图案无法具有所需轮廓和关键尺寸。特别是，当突起图案106的位置与待形成的光致抗蚀剂图案的位置重叠时，上述的影响更为明显。举例来说，在图1A中，位于第一区102上的突起图案106与待形成的光致抗蚀剂图案的位置重叠，因此会对后续所形成的光致抗蚀剂图案的轮廓和关键尺寸造成影响。
请参照图1B，为了避免与待形成的光致抗蚀剂图案的位置重叠的突起图案106对后续所形成的光致抗蚀剂图案的轮廓和关键尺寸造成影响，在于第一区102上形成光致抗蚀剂图案之前，移除与待形成的光致抗蚀剂图案的位置重叠的突起图案106。在本实施例中，由于突起图案106为虚拟栅极(其在半导体装置中不具有作用)，因此在此步骤中将其移除并不会最终所形成的半导体装置产生影响。在将突起图案106移除后，第一区102形成为地形较为平坦的区域。
此外，在移除一区102上的突起图案106移除之后，还可以选择性地于第一区102外(例如第二区104上)再次形成被移除的突起图案106。请参照图1C，在第二区104上形成与图1B中被移除的突起图案106相同的突起图案，意即再次于第二区104上形成突起图案106。在此步骤中，可视为当位于第一区102上的突起图案106与待形成的光致抗蚀剂图案的位置重叠时，将位于第一区102上的突起图案106移至不需形成光致抗蚀剂图案的区域(第二区104)上。当然，若被移除的突起图案106不为必要的元件，也可省略图1C所述的步骤。
请参照图1D，在移除位于第一区102上的突起图案106之后，在第一区102上形成光致抗蚀剂图案108。光致抗蚀剂图案108的形成方法为本领域技术人员所熟知的技术。例如，在基底100上涂布光致抗蚀剂材料层，然后进行曝光制作工艺与显影制作工艺。在本实施例中，由于在形成光致抗蚀剂图案108之前，先将与光致抗蚀剂图案108的位置重叠的突起图案106移除，因此形成光致抗蚀剂图案108的位置为较为平坦的区域，避免了在形成光致抗蚀剂图案108的过程中地形与反射率所造成的影响，进而可形成具有符合所需的图案轮廓以及关键尺寸。
图2A至图2C为依照本发明的第二实施例所绘示的光致抗蚀剂图案的制作流程剖面示意图。首先，请参照图2A，提供基底200。基底200具有第一区202以及多个第二区204，其中第二区204位于第一区202的相对两侧。在本实施例中，基底200例如是硅基底，第一区202例如是其上可形成半导体元件的主动区，第二区204例如是用以定义出主动区的隔离区。具体来说，第一区202上例如可形成有金属氧化物半导体晶体管、存储器等半导体元件，第二区204可以是用以定义与隔离第一区202的浅沟槽隔离结构。
在本实施例中，可进一步对形成有第一区202与第二区204的基底200进行后续制作工艺。上述的后续制作工艺例如是需要以光致抗蚀剂图案做为掩模所进行的离子注入制作工艺或蚀刻制作工艺。一般来说，在进行离子注入制作工艺或蚀刻制作工艺之前，会先将光致抗蚀剂图案形成于不需被注入离子或被蚀刻的区域上。详细地说，会先将光致抗蚀剂材料形成在基底上，再利用光掩模进行曝光制作工艺及进行显影制作工艺，以使光致抗蚀剂图案形成在待形成光致抗蚀剂图案的区域上。在上述曝光的过程中，当曝光的光线从光致抗蚀剂与待形成光致抗蚀剂图案的区域的表面反射时，会与入射的曝光光线产生干涉，因此会造成在光致抗蚀剂图案的侧壁轮廓产生驻波效应(Standing wave effect)，且此驻波效应会因待形成光致抗蚀剂图案的区域周围的基底的反射率不同而加强。例如，在本实施例中，由于形成第一区202与第二区204的材料不同，且归因于不同材料具有不同反射率，因此第一区202的反射率与第二区204的反射率不同。特别是，当待形成光致抗蚀剂图案的区域周围的基底的宽度明显大于待形成光致抗蚀剂图案的区域的宽度时，上述的影响更为明显。举例来说，在图2A中，第二区204的宽度W2为第一区202的宽度W1的1倍以上时，会显著地加大驻波效应，因此会对后续所形成的光致抗蚀剂图案的轮廓和关键尺寸造成影响。
请参照图2B，为了避免待形成光致抗蚀剂图案的区域周围的基底的宽度对后续所形成的光致抗蚀剂图案的轮廓和关键尺寸造成影响，在于第一区202上形成光致抗蚀剂图案之前，在第二区204中形成第三区206，使得位于第一区202与第三区206之间的第二区204的宽度W3小于第一区202的宽度W1的1倍。在本实施例中，第三区206例如是另一个主动区，因此第三区206与第一区202的材料相同，也就是说，第三区206的材料为硅，但本发明不限于此。在另一实施例中，也可以在第一区202旁的第二区204中形成与第一区202的材料不同的第三区206，只要使得位于第一区202与第三区206之间的第二区204的宽度小于第一区202的宽度的1倍即可。第三区206的材料例如是多晶硅、硅锗或氧化硅。
特别一提的是，在本实施例中，并未对第三区206的宽度做限制，只要所形成的第三区206可使位于第一区202与第三区206之间的第二区204的宽度小于第一区202的宽度的1倍即可。
请参照图1D，在于第二区204中形成第三区206之后，在第一区202上形成光致抗蚀剂图案208。光致抗蚀剂图案208的形成方法为本领域技术人员所熟知的技术。例如，在基底200上涂布光致抗蚀剂材料层，然后进行曝光制作工艺与显影制作工艺。在本实施例中，由于在形成光致抗蚀剂图案208之前，在第一区202旁的第二区204中形成第三区206，使得位于第一区202与第三区206之间的第二区204的宽度小于第一区202的宽度的1倍，降低了在形成光致抗蚀剂图案208的过程中因周围区域的反射率所造成的影响(即减少驻波效应所造成的影响)，进而可形成具有符合所需的图案轮廓以及关键尺寸。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (9)
1.一种结构上的光致抗蚀剂图案制作工艺，包括：
提供基底，所述基底包括第一区以及多个第二区，其中所述第二区位于所述第一区的相对两侧，且多个突起图案形成于所述基底上；以及
在所述第一区上形成光致抗蚀剂图案，其中当所述突起图案至少位于所述第一区上且与待形成的所述光致抗蚀剂图案的位置重叠时，在形成所述光致抗蚀剂图案之前，移除所述突起图案。
2.如权利要求1所述的结构上的光致抗蚀剂图案制作工艺，其中所述第一区包括主动区。
3.如权利要求1所述的结构上的光致抗蚀剂图案制作工艺，其中所述第二区包括隔离区。
4.如权利要求1所述的结构上的光致抗蚀剂图案制作工艺，其中在移除所述突起图案之后且在形成所述光致抗蚀剂图案之前，还包括于所述第二区上形成所述突起图案。
5.一种结构上的光致抗蚀剂图案制作工艺，包括：
提供基底，所述基底包括第一区以及多个第二区，其中所述第二区位于所述第一区的相对两侧，所述第一区和所述第二区的反射率不同；以及
在所述第一区上形成光致抗蚀剂图案，其中当所述第二区的宽度为所述第一区的宽度的1倍以上时，在形成所述光致抗蚀剂图案前，在所述第二区中形成第三区，使得位于所述第一区与所述第三区之间的所述第二区的宽度小于所述第一区的宽度的1倍。
6.如权利要求5所述的结构上的光致抗蚀剂图案制作工艺，其中所述第一区包括主动区。
7.如权利要求5所述的结构上的光致抗蚀剂图案制作工艺，其中所述第二区包括隔离区。
8.如权利要求5所述的结构上的光致抗蚀剂图案制作工艺，其中所述第三区的材料包括硅、多晶硅、硅锗或氧化硅。
9.如权利要求5项所述的结构上的光致抗蚀剂图案制作工艺，其中所述第三区的材料与所述第一区的材料相同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105118219 | 2016-06-08 | ||
| TW105118219A TWI592759B (zh) | 2016-06-08 | 2016-06-08 | 結構上的光阻圖案製程 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107479338A CN107479338A (zh) | 2017-12-15 |
| CN107479338B true CN107479338B (zh) | 2020-12-15 |
Family
ID=60048383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610666664.0A Active CN107479338B (zh) | 2016-06-08 | 2016-08-15 | 结构上的光致抗蚀剂图案制作工艺 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107479338B (zh) |
| TW (1) | TWI592759B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382484A (en) * | 1992-08-21 | 1995-01-17 | Mitsubishi Denki Kabushiki Kaisha | Method of correcting defects in the pattern of phase shift mask |
| US20100308015A1 (en) * | 2008-01-28 | 2010-12-09 | Yusuke Takano | Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern |
| CN102479700A (zh) * | 2010-11-25 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 双重图形化方法、形成互连结构的方法 |
| CN104022021A (zh) * | 2013-03-01 | 2014-09-03 | 华邦电子股份有限公司 | 图案化的方法及存储器元件的形成方法 |
| CN104681410A (zh) * | 2013-11-26 | 2015-06-03 | 台湾积体电路制造股份有限公司 | 形成图案的机制 |
-
2016
- 2016-06-08 TW TW105118219A patent/TWI592759B/zh active
- 2016-08-15 CN CN201610666664.0A patent/CN107479338B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382484A (en) * | 1992-08-21 | 1995-01-17 | Mitsubishi Denki Kabushiki Kaisha | Method of correcting defects in the pattern of phase shift mask |
| US20100308015A1 (en) * | 2008-01-28 | 2010-12-09 | Yusuke Takano | Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern |
| CN102479700A (zh) * | 2010-11-25 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 双重图形化方法、形成互连结构的方法 |
| CN104022021A (zh) * | 2013-03-01 | 2014-09-03 | 华邦电子股份有限公司 | 图案化的方法及存储器元件的形成方法 |
| CN104681410A (zh) * | 2013-11-26 | 2015-06-03 | 台湾积体电路制造股份有限公司 | 形成图案的机制 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI592759B (zh) | 2017-07-21 |
| CN107479338A (zh) | 2017-12-15 |
| TW201743135A (zh) | 2017-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5235936B2 (ja) | 半導体装置及びそのレイアウト作成方法 | |
| KR100842753B1 (ko) | 스페이서를 이용한 반도체소자의 패턴 형성방법 | |
| JP2011109105A (ja) | 不均一な半導体装置のアクティブ領域パターン形成方法 | |
| US20170309474A1 (en) | Metal interconnect structure | |
| TW201913226A (zh) | 半導體裝置的形成方法 | |
| US7687403B2 (en) | Method of manufacturing flash memory device | |
| TWI653687B (zh) | 半導體元件及其製作方法 | |
| TWI726370B (zh) | 具有縮減臨界尺寸的半導體元件及其製備方法 | |
| JP2009164267A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の設計方法 | |
| KR100620663B1 (ko) | 반도체 소자의 제조 방법 | |
| CN116825786A (zh) | 一种半导体结构及其制备方法 | |
| CN107479338B (zh) | 结构上的光致抗蚀剂图案制作工艺 | |
| US9837282B1 (en) | Semiconductor structure | |
| CN105573045B (zh) | 光掩膜、半导体器件的制作方法及半导体器件 | |
| CN108288579B (zh) | 一种光刻胶层的图案化方法及半导体器件的制作方法 | |
| KR20110101404A (ko) | 반도체 소자의 제조 방법 | |
| US9553026B1 (en) | Semiconductor device and method for fabricating the same | |
| TWI552313B (zh) | 同時製作晶胞區與周邊區之半導體元件的方法 | |
| KR100329617B1 (ko) | 반도체소자의 제조방법 | |
| KR100827490B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI569334B (zh) | 半導體元件製造方法 | |
| KR100540332B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| US8575034B2 (en) | Fabricating method of semiconductor element | |
| KR20060009419A (ko) | 반도체 소자의 제조방법 | |
| TW201608673A (zh) | 一種製作半導體元件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201106 Address after: Hsinchu Science Industrial Park, Taiwan, China Applicant after: Powerchip Technology Corp. Address before: Hsinchu Science Industrial Park, Taiwan, China Applicant before: Powerchip Technology Corp. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |