TWI653687B - 半導體元件及其製作方法 - Google Patents

半導體元件及其製作方法 Download PDF

Info

Publication number
TWI653687B
TWI653687B TW104121304A TW104121304A TWI653687B TW I653687 B TWI653687 B TW I653687B TW 104121304 A TW104121304 A TW 104121304A TW 104121304 A TW104121304 A TW 104121304A TW I653687 B TWI653687 B TW I653687B
Authority
TW
Taiwan
Prior art keywords
region
fin structure
hard mask
sidewalls
patterns
Prior art date
Application number
TW104121304A
Other languages
English (en)
Other versions
TW201703139A (zh
Inventor
童宇誠
劉恩銓
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104121304A priority Critical patent/TWI653687B/zh
Priority to US14/842,845 priority patent/US9378973B1/en
Publication of TW201703139A publication Critical patent/TW201703139A/zh
Application granted granted Critical
Publication of TWI653687B publication Critical patent/TWI653687B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma & Fusion (AREA)

Abstract

本發明揭露一種製作半導體元件的方法。首先提供一基底，該基底上具有一第一區域及一第二區域，然後形成複數個軸心體(mandrels)於第一區域及複數個圖案於第二區域，形成一硬遮罩於第二區域並覆蓋該等圖案，接著形成一遮蓋層於第一區域及第二區域並覆蓋軸心體及硬遮罩。

Description

半導體元件及其製作方法
本發明是關於一種製作半導體元件的方法，尤指一種利用側壁圖案轉移(sidewall image transfer,SIT)技術形成鰭狀結構的方法。
隨著半導體元件尺寸的縮小，維持小尺寸半導體元件的效能是目前業界的主要目標。然而，隨著場效電晶體(field effect transistors,FETs)元件尺寸持續地縮小，平面式(planar)場效電晶體元件的發展已面臨製程上之極限。非平面(non-planar)式場效電晶體元件，例如鰭狀場效電晶體(fin field effect transistor,FinFET)元件，具有立體結構可增加與閘極之間接觸面積，進而提升閘極對於通道區域的控制，儼然已取代平面式場效電晶體成為目前的主流發展趨勢。
現有鰭狀場效電晶體的製程是先將鰭狀結構形成於基底 上，再將閘極形成於鰭狀結構上。鰭狀結構一般為蝕刻基底所形成的條狀鰭片，但在尺寸微縮的要求下，各鰭片寬度漸窄，而鰭片之間的間距也漸縮小。因此，其製程也面臨許多限制與挑戰，例如現有遮罩及微影蝕刻技術受限於微小尺寸的限制，無法準確定義鰭狀結構的位置而造成鰭片倒塌，或是無法準確控制蝕刻時間而導致過度蝕刻等問題，連帶影響鰭狀結構的作用效能。
本發明較佳實施利揭露一種製作半導體元件的方法。首先提供一基底，該基底上具有一第一區域及一第二區域，然後形成複數個軸心體(mandrels)於第一區域及複數個圖案於第二區域，形成一硬遮罩於第二區域並覆蓋該等圖案，接著形成一遮蓋層於第一區域及第二區域並覆蓋軸心體及硬遮罩。
12‧‧‧基底
14‧‧‧第一區域
16‧‧‧第二區域
18‧‧‧軸心體
20‧‧‧圖案
22‧‧‧硬遮罩
24‧‧‧遮蓋層
26‧‧‧第一側壁子
28‧‧‧第二側壁子
30‧‧‧第一鰭狀結構
32‧‧‧第二鰭狀結構
34‧‧‧基座
第1圖至第9圖為本發明較佳實施例製作一半導體元件之方法示意圖。
第10圖至第12圖為本發明另一實施例製作一半導體元件之方法示意圖。
請參照第1圖至第9圖，第1圖至第9圖為本發明較佳實施例製 作一半導體元件之方法示意圖，其中各圖示的上半部分為本發明較佳實施例製作一半導體元件之上視圖，而各圖示中的下半部分則為上半部分沿著切線AA’之剖面示意圖。如第1圖所示，首先提供一基底12，例如一矽基底，且基底12上定義有一第一區域14與一第二區域16。在本實施例中，第一區域14較佳於後續用來製作鰭狀結構電晶體，第二區域16則用來製作例如平面型金氧半導體電晶體等主動元件或其他被動元件。
然後形成複數個軸心體(mandrel)18於第一區域14以及複數個圖案20於第二區域16。在本實施例中，製作軸心體18與圖案20的方式可先全面性形成一材料層(圖未示)於基底12上，然後進行一圖案轉移製程，例如利用蝕刻去除部分材料層，以形成複數個圖案化材料層作為軸心體18於第一區域14以及複數個圖案20於第二區域16的基底12上。在本實施例中，軸心體18與圖案20可選自由非晶矽(amorphous silicon)、多晶矽(polysilicon)、氧化矽以及氮化矽所構成的群組，但並不局限於此。
另外需注意的是，由於本實施例之軸心體18與圖案20均利用同一道微影暨蝕刻製程所形成，因此兩者較佳具有相同厚度。其次，本實施例第一區域14中的軸心體18較佳具有相同寬度與間距，第二區域16中的圖案20則分別具有不同寬度與間距，但不侷限於此，又可依據製程需求於前述對材料層進行微影暨蝕刻製程時調整光罩圖案的大小，以於第一區域14中形成具有不同寬度或不同間距的軸心體18及/或於第二區域16中形成相同寬度的圖案20，這些實施例均屬本發明所 涵蓋的範圍。需注意的是，無論第一區域14或第二區域16中軸心體18與圖案20的寬度或間距分別為相同或不同，第二區域16中各圖案20的寬度均較佳大於第一區域14中各軸心體18的寬度。
如第2圖所示，接著形成一圖案化的硬遮罩22於第二區域16並覆蓋所有圖案20，包括各圖案20的側壁與上表面。在本實施例中，硬遮罩22較佳與圖案20為不同材料，例如可為一圖案化光阻，或可由氮化矽、氧化矽等介電材料所構成。
如第3圖所示，然後形成一遮蓋層24於第一區域14與第二區16域並全面性覆蓋各軸心體18與硬遮罩22。更具體而言，本實施例較佳將遮蓋層24共形地(conformally)設於基底12上並同時覆蓋各軸心體18與硬遮罩22的側壁與上表面。值得注意的是，由於第二區域16的圖案20已被硬遮罩22完全遮蓋，因此所形成的遮蓋層24並不會接觸到任何圖案20。在本實施例中，遮蓋層24較佳與軸心體18、圖案20以及硬遮罩22為不同材料，且可選自由氮化矽、氧化矽、氮氧化矽以及碳氧化矽所構成的群組，但不侷限於此。
隨後如第4圖所示，去除部分遮蓋層24以形成複數個第一側壁子26於各軸心體18側壁並暴露各軸心體18頂部以及一第二側壁子28於硬遮罩22側壁並暴露硬遮罩22頂部。從第4圖上半部分的上視圖來看，各第一側壁子26較佳為矩形並環繞各軸心體18，第二側壁子28同樣為矩形並環繞整個硬遮罩22。
如第5圖所示，接著利用第二區域16的硬遮罩22為遮罩進行一蝕刻製程，去除第一區域14的所有軸心體18，使第一區域14基底12上僅留下複數個第一側壁子26。
然後如第6圖所示，去除第二區域16的硬遮罩22並暴露出原本被硬遮罩22所覆蓋的各圖案20。依據本發明之一實施例，去除第二區域16硬遮罩的方式可直接以蝕刻拔除硬遮罩22但留下原本環繞硬遮罩22的矩形第二側壁子，或如圖中所示，可選擇先覆蓋一圖案化遮罩(圖未示)於第一區域14的第一側壁子26與第二區域16的部分第二側壁子28上，然後再利用蝕刻去除第二區域16的硬遮罩22及硬遮罩22周圍的部分第二側壁子28。迨拔除該圖案化遮罩後，基底12上的第一區域14設有複數個矩形環狀的第一側壁子26而第二區域16則設有單一條狀第二側壁子28以及複數個圖案20。
然後如第7圖所示，進行一蝕刻製程，利用第一區域14的第一側壁子26及第二區域16的第二側壁子28與圖案20為遮罩來去除部分基底12，以形成複數個第一鰭狀結構30於第一區域14、單一第二鰭狀結構32於第二區域16以及複數個基座34於第二區域16。此外，本發明另可於基底12表面全面性形成至少一遮罩層(圖未示)，並使軸心體18與圖案20設置於此遮罩層之上，如此，在進行蝕刻製程時，便可以先轉移第一側壁子26、第二側壁子28與圖案20至此遮罩層中，接著再轉移到基底12而形成各第一鰭狀結構30、第二鰭狀結構32以及複數個基座34。
如第8圖所示，接著去除第一區域14的第一側壁子26與第二區域16的第二側壁子28，以暴露出第一側壁子26與第二側壁子28下面的一鰭狀結構30與第二鰭狀結構32。在本步驟中，由於第一鰭狀結構30與第二鰭狀結構32的形狀是由之前的第一側壁子26與第二側壁子28圖案轉移至基底12，因此此時各第一鰭狀結構30較佳為矩形環狀而第二鰭狀結構32則為條狀。
隨後如第9圖所示，進行一鰭狀結構切割(fin-cut)製程去除部分第一鰭狀結構30與整個第二鰭狀結構32。從第9圖上半部的上視圖來看，於鰭狀結構切割製程中未被去除的第一鰭狀結構30仍呈現矩形環狀結構，於鰭狀結構切割製程中被部分去除的剩餘第一鰭狀結構30較佳呈現條狀，而於鰭狀結構切割製程中被去除的第二鰭狀結構32則已消失於上視圖中。從第9圖下半部的剖面圖來看，於鰭狀結構切割製程中未被去除或被部分去除的第一鰭狀結構30均突出於基底12表面，而於鰭狀結構切割製程中被去除的第二鰭狀結構則已消失於圖中。至此即完成本發明較佳實施例之半導體元件的製作。
之後可再依據製程需求進行另一道鰭狀結構切割製程，去除第一區域14中的部分第一鰭狀結構30，使所有第一鰭狀結構30均分別成為獨立條狀，然後可選擇性去除第二區域16的所有圖案20後進行後續電晶體製程，例如可分別形成閘極結構於第一區域14的第一鰭狀結構30上以及第二區域16的基座34上，以及源極/汲極區域、磊晶層、矽化金屬層與接觸洞蝕刻停止層等電晶體元件。甚至可再進行金屬閘極置換製程，將閘極結構轉換為金屬閘極。由於前述電晶體元件與金屬 閘極置換製程均為本領域所熟知技藝，在此不另加贅述。
請接著參照第10圖至第12圖，第10圖至第12圖為本發明另一實施例製作一半導體元件之方法示意圖。如同上述之實施例，本實施例同樣先於基底12上定義有複數個第一區域14與複數個第二區域16，然後形成複數個軸心體18於各第一區域14以及複數個圖案20於各第二區域16。其中軸心體18與圖案20的形成方式可比照前述實施例，在此不另加贅述。
有別於前述實施例，本實施例第二區域16的圖案20並不與第一區域14的軸心體18完全分開。以圖中所示的實施例為例，第二區域16的圖案20可穿插於第一區域14的軸心體18之間，形成軸心體18與圖案20相互交錯設置的態樣。然後形成一硬遮罩22於各第二區域14覆蓋第二區域14所有圖案20，並形成一遮蓋層24覆蓋各第一區域14的軸心體18與各第二區域16的硬遮罩22。
接著如第11圖所示，去除部分遮蓋層24以形成複數個第一側壁子26於各軸心體18側壁並暴露各軸心體18頂部以及複數個第二側壁子28於各硬遮罩22側壁並暴露各硬遮罩22頂部。
如第12圖所示，隨後先利用第二區域16的硬遮罩22為遮罩進行一蝕刻製程，去除第一區域14的所有軸心體18，然後去除第二區域16的硬遮罩22並暴露出原本被硬遮罩22所覆蓋的各圖案20。
之後可比照前述第7圖至第9圖的製程方式先利用第一區域14的第一側壁子26與第二區域16的第二側壁子28為遮罩去除部分基底12，拔除第一側壁子26與第二側壁子28以形成複數個第一鰭狀結構(圖未示)於第一區域14、複數個第二鰭狀結構(圖未示)於第二區域16以及複數個基座(圖未示)設於圖案20下方。最後再進行一鰭狀結構切割(fin-cut)製程去除部分第一鰭狀結構與整個第二鰭狀結構。至此即完成本發明另一實施例之半導體元件的製作。
此外，本發明之方法也可以應用在其他合適的半導體製程。例如，於基底12表面全面性形成一目標層(圖未示)，然後使形成複數個軸心體18與複數個圖案20設置於此目標層之上，接著如前述二實施例一般，轉移第一側壁子26、第二側壁子28與圖案20至此目標層中，以於第一區域14與第二區域16中分別形成不同寬度或間距的圖案。換言之，若目標層包含閘極材料層，則本發明也於第一區域14與第二區域16中分別形成不同寬度或間距的閘極圖案，而若目標層包含金屬材料，則本發明也於第一區域14與第二區域16中分別形成不同寬度或間距的導線圖案。
綜上所述，本發明主要揭露一種搭配側壁圖案轉移(SIT)技術於基底上的形成不同尺寸的鰭狀結構與基座，其中具有較小線寬的鰭狀結構較佳用來製作鰭狀結構電晶體而具有較大線寬的基座則可用來形成平面型金氧半導體電晶體或其他主動或被動元件。依據本發明之較佳實施例，鰭狀結構與基座的製作可先於基底上的第一區域形成複數個軸心體以及於第二區域形成複數個圖案，然後形成一硬遮罩覆 蓋第二區域的圖案，並形成一遮蓋層於第一區域的軸心體與第二區域的硬遮罩上。接著可利用回蝕刻於軸心體與硬遮罩側壁形成側壁子，依序去除軸心體與硬遮罩，利用側壁子去除部分基底以於第一區域形成複數個第一鰭狀結構以及於第二區域形成第二鰭狀結構與前述之基座，最後再去除第二鰭狀結構。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (6)

  1. 一種製作半導體元件的方法，包含：提供一基底，該基底上具有一第一區域及一第二區域；形成複數個軸心體(mandrels)於該第一區域及複數個圖案於該第二區域；形成一硬遮罩於該第二區域並覆蓋該等圖案；形成一遮蓋層於該第一區域及該第二區域並覆蓋該等軸心體及該硬遮罩；去除部分該遮蓋層以形成複數個第一側壁子於該等軸心體之側壁以及一第二側壁子於該硬遮罩之側壁；去除該第一區域之該等軸心體；去除該第二區域之該硬遮罩；利用該等第一側壁子、該第二側壁子以及該等圖案為遮罩去除部分該基底；去除該等第一側壁子及該第二側壁子以形成複數個第一鰭狀結構以及一第二鰭狀結構；以及進行一鰭狀結構切割製程去除該第二鰭狀結構。
  2. 如申請專利範圍第1項所述之方法，其中該等軸心體及該等圖案包含相同厚度。
  3. 如申請專利範圍第1項所述之方法，其中該等軸心體及該等圖案包含相同材料。
  4. 如申請專利範圍第1項所述之方法，其中該等軸心體包含相同寬度。
  5. 如申請專利範圍第1項所述之方法，其中該等圖案包含不同寬度。
  6. 如申請專利範圍第1項所述之方法，另包含形成該遮蓋層於該基底上並同時設於該等軸心體及該硬遮罩之側壁與上表面。
TW104121304A 2015-07-01 2015-07-01 半導體元件及其製作方法 TWI653687B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104121304A TWI653687B (zh) 2015-07-01 2015-07-01 半導體元件及其製作方法
US14/842,845 US9378973B1 (en) 2015-07-01 2015-09-02 Method of using sidewall image transfer process to form fin-shaped structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104121304A TWI653687B (zh) 2015-07-01 2015-07-01 半導體元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201703139A TW201703139A (zh) 2017-01-16
TWI653687B true TWI653687B (zh) 2019-03-11

Family

ID=56136463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121304A TWI653687B (zh) 2015-07-01 2015-07-01 半導體元件及其製作方法

Country Status (2)

Country Link
US (1) US9378973B1 (zh)
TW (1) TWI653687B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163652B2 (en) * 2014-03-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US9793271B1 (en) * 2016-04-29 2017-10-17 International Business Machines Corporation Semiconductor device with different fin pitches
US11177177B2 (en) * 2018-11-30 2021-11-16 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of manufacture
CN111403269B (zh) * 2019-01-02 2023-03-24 联华电子股份有限公司 图案化结构的制作方法
US12068158B2 (en) 2021-04-23 2024-08-20 Changxin Memory Technologies, Inc. Method for fabricating semiconductor structure
CN115241047B (zh) * 2021-04-23 2024-09-13 长鑫存储技术有限公司 半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955961B1 (en) 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
US20150014772A1 (en) 2013-07-11 2015-01-15 International Business Machines Corporation Patterning fins and planar areas in silicon
US20150041958A1 (en) 2013-08-07 2015-02-12 International Business Machines Corporation Integration of dense and variable pitch fin structures
US20150064912A1 (en) 2013-08-30 2015-03-05 GlobalFoundries, Inc. Methods of forming integrated circuits and multiple critical dimension self-aligned double patterning processes
US20150155198A1 (en) 2013-12-04 2015-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-Aligned Double Spacer Patterning Process

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7301210B2 (en) * 2006-01-12 2007-11-27 International Business Machines Corporation Method and structure to process thick and thin fins and variable fin to fin spacing
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
KR101460697B1 (ko) * 2008-11-28 2014-11-13 삼성전자 주식회사 반도체 집적 회로 장치의 제조 방법
US7989355B2 (en) * 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US7829466B2 (en) * 2009-02-04 2010-11-09 GlobalFoundries, Inc. Methods for fabricating FinFET structures having different channel lengths
US8293656B2 (en) 2009-05-22 2012-10-23 Applied Materials, Inc. Selective self-aligned double patterning of regions in an integrated circuit device
KR101654048B1 (ko) 2009-09-02 2016-09-05 삼성전자주식회사 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법
KR20110087976A (ko) 2010-01-28 2011-08-03 삼성전자주식회사 반도체 소자용 배선 구조물의 형성방법 및 이를 이용하는 비휘발성 메모리 소자의 제조방법
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8921034B2 (en) 2012-09-28 2014-12-30 Micron Technology, Inc. Patterned bases, and patterning methods
US8906807B2 (en) * 2012-10-10 2014-12-09 International Business Machines Corporation Single fin cut employing angled processing methods
US8900937B2 (en) * 2013-03-11 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device structure and methods of making same
US9177797B2 (en) * 2013-12-04 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using high selectivity spacers for pitch reduction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955961B1 (en) 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
US20150014772A1 (en) 2013-07-11 2015-01-15 International Business Machines Corporation Patterning fins and planar areas in silicon
US20150041958A1 (en) 2013-08-07 2015-02-12 International Business Machines Corporation Integration of dense and variable pitch fin structures
US20150064912A1 (en) 2013-08-30 2015-03-05 GlobalFoundries, Inc. Methods of forming integrated circuits and multiple critical dimension self-aligned double patterning processes
US20150155198A1 (en) 2013-12-04 2015-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-Aligned Double Spacer Patterning Process

Also Published As

Publication number Publication date
TW201703139A (zh) 2017-01-16
US9378973B1 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
TWI653687B (zh) 半導體元件及其製作方法
US9837273B2 (en) Methods of forming patterns of a semiconductor devices
US8906757B2 (en) Methods of forming patterns of a semiconductor device
TWI647764B (zh) 半導體元件及其製作方法
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
US10319597B2 (en) Semiconductor device with particular fin-shaped structures and fabrication method thereof
CN106486371B (zh) 一种制作半导体元件的方法
US9123659B1 (en) Method for manufacturing finFET device
TWI642110B (zh) 半導體元件及其製作方法
JP2011109105A (ja) 不均一な半導体装置のアクティブ領域パターン形成方法
TWI641030B (zh) 用於製造ｆｉｎｆｅｔ半導體裝置之鰭片切割製程
US20160260636A1 (en) Method for fabricating semiconductor device
CN110010684B (zh) 半导体元件及其制作方法
US9385236B1 (en) Fin shaped semiconductor device structures having tipped end shape and method for fabricating the same
CN109830462B (zh) 制作半导体元件的方法
US10043675B2 (en) Semiconductor device and method for fabricating the same
TWI621210B (zh) 一種製作半導體元件的方法
JP4987244B2 (ja) 半導体装置の製造方法
US20150171208A1 (en) Fin field effect transistors and fabrication method thereof
US9553026B1 (en) Semiconductor device and method for fabricating the same
US9368365B1 (en) Method for forming a semiconductor structure
US11881409B2 (en) Method of cutting fin
TWI552313B (zh) 同時製作晶胞區與周邊區之半導體元件的方法
TW201440117A (zh) 半導體結構製作方法