TWI621210B - 一種製作半導體元件的方法 - Google Patents

一種製作半導體元件的方法 Download PDF

Info

Publication number
TWI621210B
TWI621210B TW103129583A TW103129583A TWI621210B TW I621210 B TWI621210 B TW I621210B TW 103129583 A TW103129583 A TW 103129583A TW 103129583 A TW103129583 A TW 103129583A TW I621210 B TWI621210 B TW I621210B
Authority
TW
Taiwan
Prior art keywords
hard mask
patterned
layer
forming
material layer
Prior art date
Application number
TW103129583A
Other languages
English (en)
Other versions
TW201608673A (zh
Inventor
馮立偉
傅思逸
蔡世鴻
洪裕祥
鄭志祥
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW103129583A priority Critical patent/TWI621210B/zh
Priority to US14/507,840 priority patent/US9281209B1/en
Publication of TW201608673A publication Critical patent/TW201608673A/zh
Application granted granted Critical
Publication of TWI621210B publication Critical patent/TWI621210B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明較佳實施例是揭露一種製作半導體元件的方法。首先提供一基底，然後形成一材料層於基底上、形成一圖案化第一硬遮罩於材料層上、形成一圖案化第二硬遮罩於材料層上、利用圖案化第一硬遮罩及圖案化第二硬遮罩去除部分材料層以形成複數個犧牲軸心體(sacrificial mandrels)、形成複數個側壁子於犧牲軸心體側壁、去除犧牲軸心體之後再利用該等側壁子去除部分基底。

Description

一種製作半導體元件的方法
本發明是關於一種製作半導體元件的方法，尤指一種利用側壁圖案轉移(sidewall image transfer,SIT)技術形成鰭狀結構的方法。
隨著半導體元件尺寸的縮小，維持小尺寸半導體元件的效能是目前業界的主要目標。然而，隨著場效電晶體(field effect transistors,FETs)元件尺寸持續地縮小，平面式(planar)場效電晶體元件的發展已面臨製程上之極限。非平面(non-planar)式場效電晶體元件，例如鰭狀場效電晶體(fin field effect transistor,Fin FET)元件，具有立體結構可增加與閘極之間接觸面積，進而提升閘極對於通道區域的控制，儼然已取代平面式場效電晶體成為目前的主流發展趨勢。
現有鰭狀場效電晶體的製程是先將鰭狀結構形成於基底上，再將閘極形成於鰭狀結構上。鰭狀結構一般為蝕刻基底所形成的條狀鰭片，但在尺寸微縮的要求下，各鰭片寬度漸窄，而鰭片之間的間距也漸縮小。因此，其製程也面臨許多限制與挑戰，例如現有遮罩及微影蝕刻技術受限於微小尺寸的限制，無法準確定義鰭狀結構的位置而造成鰭片倒塌，或是無法準確控制蝕刻時間而導致過度蝕刻等問題，連帶影響鰭狀結構的作用效能。
因此本發明較佳實施例是揭露一種製作半導體元件的方法，以改良上述現行製作鰭狀結構所遇到的瓶頸。
首先提供一基底，然後形成一材料層於基底上、形成一圖案化第一硬遮罩於材料層上、形成一圖案化第二硬遮罩於材料層上、利用圖案化第一硬遮罩及圖案化第二硬遮罩去除部分材料層以形成複數個犧牲軸心體(sacrificial mandrels)、形成複數個側壁子於犧牲軸心體側壁、去除犧牲軸心體以及利用側壁子去除部分基底。
本發明另一實施例是揭露一種製作半導體元件的方法。首先提供一基底，然後形成一材料層於基底上、圖案化材料層以形成一圖案化材料層、覆蓋一第一硬遮罩於圖案化材料層上、去除部分第一硬遮罩及部分圖案化材料層、去除剩餘之第一硬遮罩以形成複數個犧牲軸心體(sacrificial mandrels)、形成複數個側壁子於犧牲軸心體側壁、去除犧牲軸心體以及利用側壁子去除部分基底。
12‧‧‧基底
14‧‧‧襯墊氧化層
16‧‧‧襯墊氮化層
18‧‧‧氧化層
20‧‧‧材料層
22‧‧‧硬遮罩
24‧‧‧有機介電層
26‧‧‧含矽硬遮罩及抗反射層
28‧‧‧圖案化光阻
30‧‧‧圖案化硬遮罩
32‧‧‧區域
34‧‧‧區域
36‧‧‧硬遮罩
38‧‧‧SHB層
40‧‧‧圖案化硬遮罩
42‧‧‧犧牲軸心體
44‧‧‧側壁子
46‧‧‧凹槽
62‧‧‧基底
64‧‧‧襯墊氧化層
66‧‧‧襯墊氮化層
68‧‧‧氧化層
70‧‧‧材料層
72‧‧‧硬遮罩
74‧‧‧含矽硬遮罩及抗反射層
76‧‧‧圖案化光阻
78‧‧‧圖案化材料層
80‧‧‧硬遮罩
82‧‧‧SHB層
84‧‧‧圖案化光阻
86‧‧‧犧牲軸心體
88‧‧‧側壁子
90‧‧‧凹槽
92‧‧‧圖案化光阻
第1圖至第8圖為本發明較佳實施例製作一半導體元件之方法示意圖。
第9圖至第15圖為本發明另一實施例製作一半導體元件之方法示意圖。
請參照第1圖至第8圖，第1圖至第8圖為本發明較佳實 施例製作一半導體元件之方法示意圖。如第1圖所示，首先提供一基底12，例如一矽基底，然後依序形成一襯墊氧化層14、一襯墊氮化層16以及一氧化層18於基底12上。接著再依序形成一材料層20於氧化層18上、一硬遮罩22於材料層20上、一有機介電層(organic dielectric layer,ODL)24於硬遮罩22上以及一含矽硬遮罩及抗反射(silicon-containing hard mask bottom anti-reflective coating,SHB)層26於ODL 24上。在本實施例中，材料層20較佳包含非晶矽，硬遮罩22則包含氮化矽，但不侷限於此。
隨後進行一微影暨蝕刻製程，例如先形成一圖案化光阻28於SHB層26上，接著如第2圖所示，以圖案化光阻28為遮罩進行一蝕刻製程，去除部分SHB層26、ODL 24以及硬遮罩22以形成一圖案化SHB層(圖未示)、一圖案化ODL(圖未示)以及一圖案化硬遮罩30，然後再去除圖案化光阻28、圖案化SHB層以及圖案化ODL而僅留圖案化硬遮罩30於材料層20上。需注意的是，本階段可於所形成之圖案化硬遮罩30中預先定義出後續預製作之元件區域，例如可保留一區域32作為後續製作高壓元件之用而區域34可作為後續金屬閘極電晶體之用，因此區域32之硬遮罩範圍較佳略大於其他區域之硬遮罩。在區域34中，任兩相鄰的圖案化硬遮罩30之最小間距(pitch)較佳約128奈米。
如第3圖所示，接著形成另一硬遮罩36於圖案化硬遮罩30上，然後再形成另一SHB層38於硬遮罩36上。在本實施例中，硬遮罩36較佳為另一ODL，但不侷限於此。
隨後如第3-4圖所示，進行另一微影暨蝕刻製程，例如利 用另一圖案化光阻92為遮罩進行一蝕刻製程，去除部分SHB層38與硬遮罩36以形成一圖案化SHB層(圖未示)與圖案化硬遮罩40，然後再去除圖案化光阻與圖案化SHB層而僅留圖案化硬遮罩40於基底上。在此階段，由圖案化硬遮罩40中其中一硬遮罩至另一硬遮罩之最小間距(pitch)較佳約128奈米，且各圖案化硬遮罩30與各圖案化硬遮罩40呈交錯設置。
如第5圖所示，然後以圖案化硬遮罩30以及圖案化硬遮罩40為遮罩進行一蝕刻製程，去除部分材料層20以形成複數個犧牲軸心體(sacrificial mandrels)42。在本階段，犧牲軸心體42之間的最小間距較佳約為64奈米。
如第6圖所示，先形成一遮蓋層(圖未示)並覆蓋氧化層18與犧牲軸心體42，然後進行一回蝕刻製程，以形成複數個側壁子44於各犧牲軸心體42側壁。
接著如第7圖所示，先形成一圖案化光阻(圖未示)蓋住區域32的犧牲軸心體42與側壁子44，然後進行一蝕刻製程，去除區域34，或其他未被圖案化光阻所蓋住的其他犧牲軸心體42。
如第8圖所示，然後以區域32的犧牲軸心體42與側壁子44為遮罩進行一蝕刻製程，以單次或多次蝕刻方式去除部分氧化層18、部分襯墊氮化層16、部分襯墊氧化層14及部分基底12。例如先以各側壁子44為遮罩進行一蝕刻製程，以去除部分氧化層18、部分襯墊氮化層16，然後再以圖案化之氧化層18、圖案化之襯墊氮化層16為遮罩進行一蝕刻製程，去除犧牲軸心體42及部分基底 12，以於基底12中形成複數個凹槽46並同時定義出複數個鰭狀結構。之後可依據製程需求於凹槽46表面以原子層沈積(atomic layer deposition,ALD)製程及現場蒸汽成長(in-situ steam generation,ISSG)製程形成襯墊層，再於凹槽46中填入絕緣材料形成淺溝隔離(shallow trench isolation,STI)，至此即完成本發明較佳實施例之一半導體元件。區域32可作為後續製作高壓元件等各式平面元件之用，而具有複數個鰭狀結構之區域34，則可作為後續金屬閘極電晶體等各式非平面元件之用。
請參照第9圖至第15圖，第9圖至第15圖為本發明另一實施例製作一半導體元件之方法示意圖。如第9圖所示，首先提供一基底62，例如一矽基底，然後依序形成一襯墊氧化層64、一襯墊氮化層66以及一氧化層68於基底62上。接著再依序形成一材料層70於氧化層68上、一硬遮罩72於材料層70上以及一含矽硬遮罩及抗反射(silicon-containing hard mask bottom anti-reflective coating,SHB)層74於硬遮罩72上。在本實施例中，材料層70較佳包含非晶矽，硬遮罩72則包含一有機介電層(organic dielectric layer,ODL)，但不侷限於此。
隨後進行一微影暨蝕刻製程，例如先形成一圖案化光阻76於SHB層74上，接著如第10圖所示，以圖案化光阻76為遮罩進行一蝕刻製程，去除部分SHB層74、硬遮罩72以及材料層70以形成一圖案化SHB層(圖未示)、一圖案化硬遮罩(圖未示)以及一圖案化材料層78，然後再去除圖案化光阻、圖案化SHB層及圖案化硬遮罩而僅留圖案化材料層78於氧化層68上。在此階段，由圖案化材料層78中其中一材料層至另一材料層之最小間距(pitch)較佳 約128奈米。
接著如第11圖所示，形成另一硬遮罩80並覆蓋圖案化材料層78及氧化層68，並再形成一SHB層82於硬遮罩80上。在本實施例中，硬遮罩80可比照硬遮罩72同為一ODL，但不侷限於此。然後進行另一微影暨蝕刻製程，例如先形成一圖案化光阻84於SHB層82上，接著如第12圖所示，以圖案化光阻84為遮罩進行一蝕刻製程，去除部分SHB層82、部分硬遮罩80及部分圖案化材料層78，之後再去除剩餘的SHB層82，以定義出複數個犧牲軸心體(sacrificial mandrels)86。值得注意的是，在此階段，任兩相鄰的圖案化光阻84之最小間距(pitch)較佳約128奈米，且各圖案化光阻84均會同時部分覆蓋其下方所對應的兩圖案化材料層78，所以在完成第12圖所示的蝕刻製程後，由圖案化硬遮罩80中其中一材料層至另一材料層之最小間距(pitch)較佳約128奈米。
如第13圖所示，然後去除剩餘的硬遮罩80並裸露出犧牲軸心體86，而此時任兩相鄰的犧牲軸心體86之最小間距(pitch)較佳約64奈米。之後進行一側壁子製程，例如先形成一遮蓋層(圖未示)並覆蓋氧化層68與犧牲軸心體86，接著搭配進行一回蝕刻製程，以形成複數個側壁子88於各犧牲軸心體86側壁，且任兩相鄰的側壁子88之最小間距(pitch)較佳約32奈米。
隨後如第14圖所示，進行一蝕刻製程去除所有的犧牲軸心體86並暴露出氧化層68，然後以側壁子88為遮罩進行另一蝕刻製程，例如以單次或多次方式去除部分氧化層68、部分襯墊氮化層66以及部分襯墊氧化層64並暴露出基底62表面。
然後如第15圖所示，繼續以側壁子88蝕刻部分基底62，以於基底62中形成複數個凹槽90並同時定義出複數個鰭狀結構後再去除側壁子。之後可依據製程需求於凹槽90中填入絕緣材料形成淺溝隔離(shallow trench isolation,STI)，至此即完成本發明另一實施例之半導體元件的製作。
綜上所述，本發明是揭露一種改良式的側壁圖案轉移製程，利用多次微影暨蝕刻製程將所需的圖案間距轉移至犧牲軸心體，然後再利用犧牲軸心體形成更小間距的側壁子，進而降低後續所形成鰭狀結構的尺寸。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (15)

  1. 一種製作半導體元件的方法，包含：提供一基底；形成一材料層於該基底上；形成一圖案化第一硬遮罩於該材料層上；於形成該圖案化第一硬遮罩之後形成一圖案化第二硬遮罩於該材料層上；利用該圖案化第一硬遮罩及該圖案化第二硬遮罩去除部分該材料層以形成複數個犧牲軸心體(sacrificial mandrels)；形成複數個側壁子於該等犧牲軸心體側壁；去除該等犧牲軸心體；以及利用該等側壁子去除部分該基底。
  2. 如申請專利範圍第1項所述之方法，其中該材料層包含非晶矽。
  3. 如申請專利範圍第1項所述之方法，另包含：形成一第一硬遮罩於該材料層上；形成一第一有機介電層(organic dielectric layer,ODL)於該第一硬遮罩上；形成一第一含矽硬遮罩及抗反射(silicon-containing hard mask bottom anti-reflective coating,SHB)層於該第一ODL上；圖案化該第一SHB層、該第一ODL以及該第一硬遮罩以形成一圖案化第一SHB層、一圖案化第一ODL以及該圖案化第一硬遮罩；以及去除該圖案化第一SHB層以及該圖案化第一ODL以形成該圖案 化第一硬遮罩於該基底上。
  4. 如申請專利範圍第1項所述之方法，其中該圖案化第一硬遮罩包含氮化矽。
  5. 如申請專利範圍第3項所述之方法，另包含：形成一第二硬遮罩於該圖案化第一硬遮罩上；形成一第二SHB層於該第二硬遮罩上；圖案化該第二SHB層及該第二硬遮罩以形成一圖案化第二SHB層及該圖案化第二硬遮罩；以及去除該圖案化第二SHB層。
  6. 如申請專利範圍第5項所述之方法，其中該圖案化第二硬遮罩包含一第二ODL。
  7. 如申請專利範圍第1項所述之方法，另包含於形成該材料層之前形成一襯墊氧化層、一襯墊氮化層以及一氧化層於該基底上。
  8. 如申請專利範圍第7項所述之方法，另包含於去除部分該基底之前利用該等側壁子去除部分該氧化層、部分該襯墊氮化層及部分該襯墊氧化層。
  9. 一種製作半導體元件的方法，包含：提供一基底；形成一材料層於該基底上；圖案化該材料層以形成一圖案化材料層；覆蓋一第一硬遮罩於該圖案化材料層上； 去除部分該第一硬遮罩及部分該圖案化材料層；去除剩餘之第一硬遮罩以形成複數個犧牲軸心體(sacrificial mandrels)；形成複數個側壁子於該等犧牲軸心體側壁；去除該等犧牲軸心體；以及利用該等側壁子去除部分該基底。
  10. 如申請專利範圍第9項所述之方法，其中該材料層包含非晶矽。
  11. 如申請專利範圍第9項所述之方法，另包含：形成一第二硬遮罩於該材料層上；形成一第一含矽硬遮罩及抗反射(silicon-containing hard mask bottom anti-reflective coating,SHB)層於該第二硬遮罩上；圖案化該第一SHB層、該第二硬遮罩以及該材料層以形成一圖案化第一SHB層、一圖案化第二硬遮罩以及該圖案化材料層；以及去除該圖案化第一SHB層以及該圖案化第二硬遮罩。
  12. 如申請專利範圍第11項所述之方法，其中該圖案化第二硬遮罩包含一有機介電層(organic dielectric layer,ODL)。
  13. 如申請專利範圍第11項所述之方法，另包含：於去除該圖案化第一SHB層及該圖案化第二硬遮罩後形成該第一硬遮罩於該圖案化材料層上；形成一第二SHB層於該第一硬遮罩上；去除部分該第二SHB層、部分該第一硬遮罩及部分該圖案化材料層；以及 去除剩餘之第二SHB層及剩餘之第一硬遮罩以形成該等犧牲軸心體。
  14. 如申請專利範圍第9項所述之方法，另包含形成該材料層之前形成一襯墊氧化層、一襯墊氮化層以及一氧化層於該基底上。
  15. 如申請專利範圍第14項所述之方法，另包含於去除部分該基底之前利用該等側壁子去除部分該氧化層、部分該襯墊氮化層及部分該襯墊氧化層。
TW103129583A 2014-08-27 2014-08-27 一種製作半導體元件的方法 TWI621210B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103129583A TWI621210B (zh) 2014-08-27 2014-08-27 一種製作半導體元件的方法
US14/507,840 US9281209B1 (en) 2014-08-27 2014-10-07 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103129583A TWI621210B (zh) 2014-08-27 2014-08-27 一種製作半導體元件的方法

Publications (2)

Publication Number Publication Date
TW201608673A TW201608673A (zh) 2016-03-01
TWI621210B true TWI621210B (zh) 2018-04-11

Family

ID=55403320

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129583A TWI621210B (zh) 2014-08-27 2014-08-27 一種製作半導體元件的方法

Country Status (2)

Country Link
US (1) US9281209B1 (zh)
TW (1) TWI621210B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102614850B1 (ko) * 2016-10-05 2023-12-18 삼성전자주식회사 반도체 소자 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020565A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device
US20100136791A1 (en) * 2008-12-01 2010-06-03 Chih-Yu Lai Method of Reducing Delamination in the Fabrication of Small-Pitch Devices
US20100203734A1 (en) * 2009-02-12 2010-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US20120052683A1 (en) * 2007-11-08 2012-03-01 Lam Research Corporation Pitch reduction using oxide spacer
US8524608B1 (en) * 2012-04-26 2013-09-03 United Microelectronics Corp. Method for fabricating a patterned structure of a semiconductor device
US20140183661A1 (en) * 2012-12-28 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET Device Structure and Methods of Making Same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
JP4384199B2 (ja) * 2007-04-04 2009-12-16 株式会社東芝 半導体装置の製造方法
JP2010003826A (ja) * 2008-06-19 2010-01-07 Toshiba Corp 半導体装置の製造方法
KR101205066B1 (ko) * 2010-07-05 2012-11-26 에스케이하이닉스 주식회사 반도체 소자의 소자 분리 방법
US9633905B2 (en) * 2012-04-20 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor fin structures and methods for forming the same
TWI487004B (zh) * 2013-03-01 2015-06-01 Winbond Electronics Corp 圖案化的方法及記憶體元件的形成方法
US20150014808A1 (en) * 2013-07-11 2015-01-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
TWI540650B (zh) * 2014-08-06 2016-07-01 聯華電子股份有限公司 鰭狀場效電晶體元件製造方法
TWI557784B (zh) * 2014-09-18 2016-11-11 聯華電子股份有限公司 鰭式場效電晶體的製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020565A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device
US20120052683A1 (en) * 2007-11-08 2012-03-01 Lam Research Corporation Pitch reduction using oxide spacer
US20100136791A1 (en) * 2008-12-01 2010-06-03 Chih-Yu Lai Method of Reducing Delamination in the Fabrication of Small-Pitch Devices
US20100203734A1 (en) * 2009-02-12 2010-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8524608B1 (en) * 2012-04-26 2013-09-03 United Microelectronics Corp. Method for fabricating a patterned structure of a semiconductor device
US20140183661A1 (en) * 2012-12-28 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET Device Structure and Methods of Making Same

Also Published As

Publication number Publication date
TW201608673A (zh) 2016-03-01
US20160064238A1 (en) 2016-03-03
US9281209B1 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
TWI588879B (zh) 鰭式場效電晶體元件的製備方法與控制鰭狀結構高度的製程
KR102250656B1 (ko) 반도체 소자의 패턴 형성 방법
TWI647764B (zh) 半導體元件及其製作方法
US8753940B1 (en) Methods of forming isolation structures and fins on a FinFET semiconductor device
TWI540650B (zh) 鰭狀場效電晶體元件製造方法
KR101576335B1 (ko) 집적 회로 패터닝 방법
US8741701B2 (en) Fin structure formation including partial spacer removal
CN109545684B (zh) 半导体结构及其形成方法
US11062911B2 (en) Two-color self-aligned double patterning (SADP) to yield static random access memory (SRAM) and dense logic
CN103579007B (zh) 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法
US9455194B1 (en) Method for fabricating semiconductor device
TWI653687B (zh) 半導體元件及其製作方法
TWI642110B (zh) 半導體元件及其製作方法
CN109559978B (zh) 半导体结构及其形成方法
TWI733834B (zh) 半導體裝置的形成方法
US9324577B2 (en) Modified self-aligned contact process and semiconductor device
TWI546859B (zh) 半導體裝置之圖案化結構及其製作方法
TWI567785B (zh) 半導體裝置圖案化結構之製作方法
TWI621210B (zh) 一種製作半導體元件的方法
TW201640570A (zh) 形成用於鰭式場效電晶體半導體裝置之鰭片的方法以及其半導體裝置
US9601345B2 (en) Fin trimming in a double sit process
US8524608B1 (en) Method for fabricating a patterned structure of a semiconductor device
TWI443759B (zh) 鰭形半導體結構之製造方法
US9553026B1 (en) Semiconductor device and method for fabricating the same
TWI552313B (zh) 同時製作晶胞區與周邊區之半導體元件的方法