TWI557784B - 鰭式場效電晶體的製造方法 - Google Patents

鰭式場效電晶體的製造方法 Download PDF

Info

Publication number
TWI557784B
TWI557784B TW103132321A TW103132321A TWI557784B TW I557784 B TWI557784 B TW I557784B TW 103132321 A TW103132321 A TW 103132321A TW 103132321 A TW103132321 A TW 103132321A TW I557784 B TWI557784 B TW I557784B
Authority
TW
Taiwan
Prior art keywords
layer
fin
spacer
forming
multilayer structure
Prior art date
Application number
TW103132321A
Other languages
English (en)
Other versions
TW201612960A (en
Inventor
林昭宏
蔡世鴻
傅思逸
鄭志祥
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW103132321A priority Critical patent/TWI557784B/zh
Priority to US14/516,545 priority patent/US9142641B1/en
Publication of TW201612960A publication Critical patent/TW201612960A/zh
Application granted granted Critical
Publication of TWI557784B publication Critical patent/TWI557784B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

鰭式場效電晶體的製造方法
本發明是有關於一種電晶體的製造方法，且特別是有關於一種鰭式場效電晶體的製造方法。
在科技進步的現代，追求元件微小化的同時，亦需同時提升元件之效能。相較於一般平面的場效電晶體，鰭式場效電晶體元件(Fin Field-Effect Transistor，簡稱FinFET)更能妥善地控制電流，並同時降低漏電流與動態功率耗損。在元件微小化的趨勢下，鰭式場效電晶體已可縮小至奈米尺寸。
然而，礙於黃光製程之解析度有其極限，目前的黃光製程技術並無法對間距(pitch)小於78奈米以下之光阻圖案進行曝光。如此的製程技術將無法提高鰭狀結構的密度，並且難以降低元件體積。再者，現行黃光製程技術只能製作出具有整數倍圖案間距的鰭狀結構，並無法於同一元件中同時形成具有整數倍與非整數倍圖案間距的鰭狀結構。因此現行黃光製程技術已無法符合元件中不同功能區的不同結構的需求。
有鑑於此，仍有必要提出一種新的鰭式場效電晶體的製造方法，以解決上述問題。
本發明提出一種鰭式場效電晶體的製造方法，以突破傳統黃 光製程的解析度限制，並製作出同時具有整數倍與非整數倍之週期距的鰭狀結構。
為達上述優點或其他優點，本發明提出一種鰭式場效電晶體的製造方法，包括：於一基板上依序形成一第一多層結構與一第二多層結構；於該第二多層結構上形成一第一犧牲圖案，其中該第一犧牲圖案具有複數個第一蕊軸與一第二蕊軸，且相鄰該第一蕊軸之間間隔有一第一間距，該第一蕊軸與該第二蕊軸之間間隔有一第二間距；於該第一犧牲圖案之一側壁上形成具有一第一寬度之一第一間隙壁，且於相鄰該第一蕊軸之間形成具有一第二寬度之一複合間隙壁，其中該第一間距等於該第二寬度且小於兩倍的該第一寬度，該第二間距大於兩倍的該第一寬度；移除該第一犧牲圖案；以該第一間隙壁與該複合間隙壁為硬罩幕，蝕刻部分該第二多層結構，用以形成一第二犧牲圖案；於該第二犧牲圖案之一側壁上形成一第二間隙壁；移除該第二犧牲圖案；以該第二間隙壁為硬罩幕，蝕刻部分該第一多層結構以圖案化該第一多層結構；以及以圖案化後之該第一多層結構為硬罩幕以蝕刻部分該基板，用以形成具有一第一週期距之複數個第一鰭狀結構與具有一第二週期距之複數個第二鰭狀結構，其中該第一週期距為該第二週期距的非整數倍。
綜上所述，本發明係藉由調整第一犧牲圖案中之第一蕊軸與第二蕊軸的間距以及第一蕊軸與第二蕊軸的寬度，並且，更重要的是，藉由調整兩相鄰第一蕊軸之間的第一間距，使第一間距小於後續用來形成第一間隙壁之氮化物層的兩倍厚度。因此原本應該分別形成在第一蕊軸側壁的第一間隙壁則能夠於兩相鄰第一蕊軸之間複合形成複合間隙壁。除此之外，再加上藉由多次的側壁圖像轉移製程，則可製作出同時具有非整數倍(例如45奈米，為32奈米的非整數倍)與整數倍(例如32奈米的整數倍)週期距之鰭狀結構之鰭式場效電晶體。如此可突破傳統黃光製程的解析度限制，以及整數倍週期距的限制，並完成元件中不同功能區所需的不同結 構。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
110‧‧‧基板
120‧‧‧第一多層結構
120a‧‧‧圖案化後之第一多層結構
122、122a、132、132a‧‧‧緩衝層
124、124a、134、134a‧‧‧底部層
126、126a、136、136a‧‧‧頂部層
130‧‧‧第二多層結構
130a‧‧‧第二犧牲圖案
131、131a、140‧‧‧犧牲層
142‧‧‧第一犧牲圖案
150‧‧‧圖案化光阻層
142a‧‧‧第一蕊軸
142b‧‧‧第二蕊軸
160、170‧‧‧氮化物層
162‧‧‧第一間隙壁
164‧‧‧複合間隙壁
172‧‧‧第二間隙壁
180‧‧‧絕緣材料層
D1‧‧‧第一間距
D2‧‧‧第二間距
T1‧‧‧第一厚度
T2‧‧‧第二厚度
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
P1‧‧‧第一週期距
P2‧‧‧第二週期距
F1‧‧‧第一鰭狀結構
F2‧‧‧第二鰭狀結構
圖1A至圖1N係為根據本發明之一實施例所繪示之鰭式場效電晶體的製造方法流程圖。
為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步的詳細描述。
圖1A至圖1N係為根據本發明之一實施例所繪示之鰭式場效電晶體的製造方法流程圖。請先參照圖1A。本發明之鰭式場效電晶體的製造方法包括：提供基板110，其中基板110可為矽基板，或含有摻質之矽基板；接著，於基板110上形成多層堆疊結構，例如依序形成第一多層結構120與第二多層結構130。上述第一多層結構120與第二多層結構130皆具有兩層以上的膜層，且任意相鄰兩層膜層由不同的材料所組成。並且，上述該些多層堆疊結構中任意相鄰的兩層於蝕刻製程中可具有不同的蝕刻速率。
上述形成第一多層結構120的步驟例如包括：於基板110上依序形成緩衝層122、底部層124與頂部層126。上述形成第二多層結構130的步驟例如包括：於第一多層結構120之頂部層126上依序形成犧牲層131、緩衝層132、底部層134與頂部層136。其中，上述緩衝層122、緩衝層132、底部層124、底部層134、頂部層126、頂部層136之材料可分別為氧化物或氮化物，例如是氧化矽或氮化矽，且任意相鄰兩層膜層由不同 的材料所組成；犧牲層131之材料為矽化物層，例如可為多晶矽或非晶矽。於本實施例中，係以緩衝層122為第一氧化物層，底部層124為第一氮化物層，頂部層126為第二氧化物層，犧牲層131為非晶矽層、緩衝層132為第三氧化物層，底部層134為第二氮化物層，與頂部層136為第四氧化物層為解說範例，但本發明不以此為限。
此外，上述第一多層結構120與第二多層結構130的形成方法可利用物理氣相沉積(Physical Vapor Deposition,PVD)、化學氣相沉積(Chemical Vapor Deposition,CVD)、原子層沈積(Atomic Layer Deposition,ALD)、熱氧化製程等或其他技術來形成。於其他實施例中可再依序往上堆疊更多不同材料層。
請接著合併參照圖1B與圖1C。於完成第二多層結構130之後，本發明之鰭式場效電晶體的製造方法還包括：於第二多層結構130之頂部層136(第四氧化物層)上形成犧牲層140；接著利用光罩與微影製程(lithography)形成圖案化光阻層150於犧牲層140上(如圖1B所示)；並且，以圖案化光阻層150為硬罩幕對犧牲層140進行蝕刻製程，例如非等向性蝕刻製程，以去除部分之犧牲層140並暴露出部分頂部層136(第四氧化物層)，以形成第一犧牲圖案142(如圖1C所示)。上述犧牲層140之材料例如可為非晶矽或多晶矽，光阻層例如可為單層或多層結構。上述第一犧牲圖案142具有複數個第一蕊軸142a與至少一第二蕊軸142b，且相鄰第一蕊軸142a之間間隔有第一間距D1，第一蕊軸142a與第二蕊軸142b之間間隔有第二間距D2(如圖1C所示)。上述非等向性蝕刻製程例如是乾蝕刻製程，且例如可利用四氟化碳(CF4)/氮氣(N2)或氯氣(Cl2)作為蝕刻氣體。
請接著參照圖1D與圖1E。於完成第一犧牲圖案142之後，本發明之鰭式場效電晶體的製造方法還包括：於第二多層結構130之頂部層136(第四氧化物層)上與第一犧牲圖案142上形成具有第一厚度T1之氮化物層160，部分氮化物層160共形於第一犧牲圖案142，且部分氮化物 層160填滿兩相鄰第一蕊軸142a之間的開口(如圖1D所示)，其中氮化物層160的材質可為氮化矽；以及對氮化物層160進行非等向性蝕刻製程，例如乾蝕刻製程，以於第一犧牲圖案142之側壁形成具有第一寬度W1之第一間隙壁162，且於兩相鄰第一蕊軸142a之間形成具有第二寬度W2之複合間隙壁(merging spacer)164(如圖1E所示)。上述第一厚度T1等於第一寬度W1，且第一間距D1等於第二寬度W2且小於兩倍的第一寬度W1，第二間距D2大於兩倍的第一寬度W1。
值得一提的是，上述於第二多層結構130之頂部層136(第四氧化物層)上形成氮化物層160的步驟例如包括利用原子層沈積法(ALD)來形成氮化物層160。或者是，亦可利用其他可將材料均勻沈積於頂部層136並共形於第一犧牲圖案142且可填滿兩相鄰第一蕊軸之間的間隙的沈積方式。值得注意的是，由於第一間距D1的寬度很小，因此若利用化學氣相沈積法(Chemical vapor deposition)來形成氮化物層160，則形成於相鄰第一蕊軸142a之間的氮化物層很容易包覆有空氣間隙(air gap)。在對氮化物層進行乾蝕刻之後，將可能無法形成完整的具有第二寬度W2之複合間隙壁154，因此容易導致後續製程的失敗。因此用來形成氮化物層160的方法則不適用化學氣相沈積法。
接著請合併參照圖1E~圖1G。於完成第一間隙壁162與複合間隙壁164之後，本發明之鰭式場效電晶體的製造方法還包括：移除第一犧牲圖案142，而留下位於頂部層136(第四氧化物層)上之第一間隙壁162與複合間隙壁164(如圖1E~圖1F所示)；以第一間隙壁162與複合間隙壁164為硬罩幕，蝕刻部分第二多層結構130，用以形成第二犧牲圖案130a，其中第二犧牲圖案130a包括位於第一間隙壁152與複合間隙壁154下方之犧牲層131a、緩衝層132a、底部層134a與頂部層136a(如圖1G所示)。據此則完成了第一圖案轉移製程，其中圖案轉移製程又可稱為側壁圖像轉移製程(sidewall image transfer,簡稱SIT)。上述第二多層結構130之最 遠離第一多層結構120的一層(例如是頂部層136)的組成材料與第一間隙壁162的組成材料分別具有不同的蝕刻速率。
接著請合併參照圖1G~圖1J。於形成第二犧牲圖案130a之後，本發明之鰭式場效電晶體的製造方法還包括：移除第一間隙壁162、複合間隙壁164與第二犧牲圖案130a之緩衝層132a、底部層134a與頂部層136a，而保留第二犧牲圖案130a之犧牲層131a(如圖1G~圖1H所示)；接著，於頂部層126(第二氧化物層)上與犧牲層131a上形成具有第二厚度T2之氮化物層170，且部分氮化物層170共形於犧牲層131a(如圖1I所示)，其中氮化物層170的材質例如是氮化矽；以及對氮化物層170進行非等性向蝕刻，例如乾蝕刻製程，以於犧牲層131a之側壁上形成第二間隙壁172(如圖1J所示)。上述形成氮化物層170的方法例如可利用原子層沈積法(ALD)來形成氮化物層170。上述第二間隙壁172具有等同於第二厚度T2之一寬度。
接著請合併參照圖1J~圖1L。於形成第二間隙壁172之後，本發明之鰭式場效電晶體的製造方法還包括：移除犧牲層131a，而留下位於第一多層結構120之頂部層126上之第二間隙壁172(如圖1J~圖1K所示)；接著，以第二間隙壁172為硬罩幕，蝕刻部分第一多層結構120，以圖案化第一多層結構120(如圖1L所示)。其中圖案化後之第一多層結構120a包括位於第二間隙壁172下方之緩衝層122a、底部層124a與頂部層126a。並且，上述第一多層結構120之最遠離基板110的一層(例如頂部層126)的組成材料與第二間隙壁172的組成材料分別具有不同的蝕刻速率。據此則完成了第二圖案轉移製程，其中圖案轉移製程又可稱為側壁圖像轉移製程(簡稱SIT)。
接著請合併參照圖1M~圖1N。於圖案化第一多層結構120之後，本發明之鰭式場效電晶體的製造方法還包括：移除第二間隙壁172，並以圖案化後之第一多層結構120a為硬罩幕以蝕刻部分基板110，用以形 成具有第一週期距(pitch)P1之複數個第一鰭狀結構F1與具有第二週期距P2之複數個第二鰭狀結構F2(如圖1M所示)，其中上述第一週期距P1為第二週期距P2的非整數倍；接著，移除頂部層126a，並於複數個第一鰭狀結構F1之間、複數個第二鰭狀結構F2之間、第一鰭狀結構F1與第二鰭狀結構F2之間的複數個淺溝渠中填入絕緣材料層180，並對絕緣材料層180進行平坦化製程，以使得絕緣材料層180的表面與底部層124a的表面齊平(如圖1N所示)。據此，於複數個淺溝渠中填入絕緣材料層180之後，例如可再進行一般後續鰭式場效電晶體的製程，如形成閘極結構等。
此外，上述第一鰭狀結構F1與第二鰭狀結構F2分別具有第三寬度W3，上述第一週期距P1為第一鰭狀結構F1之第三寬度W3以及與其相鄰之第一鰭狀結構F1之間的間距的總和，且上述第二週期距P2為第二鰭狀結構F2之第三寬度W3以及與其相鄰之第二鰭狀結構F2之間的間距的總和。上述第三寬度W3等於第二厚度T2。並且，上述第一週期距P1為第一間距D1與第三寬度W3的總和。上述複數個第一鰭狀結構F1與複數個第二鰭狀結構F2的第三寬度W3例如介於10~15奈米之間。上述複數個第一鰭狀結構F1的第一週期距P1例如介於40~50奈米之間。上述複數個第二鰭狀結構F2的第二週期距P2例如介於30~35奈米之間。
值得一提的是，於本發明所提供的一具體實施例中，第一蕊軸142a的寬度例如是55奈米，第二蕊軸142b的寬度例如是42奈米，相鄰第一蕊軸142a之間的第一間距D1例如是35奈米，第一蕊軸142a與第二蕊軸142b之間的第二間距D2例如是86奈米，氮化物層160的第一厚度T1例如是22奈米，氮化物層170的第二厚度T2例如是10奈米。應用本發明之鰭式場效電晶體的製造方法，再加上上述製程條件，則可於基板110中同時形成具有第一週期距P1為45奈米之複數個第一鰭狀結構F1與第二週期距P2為32奈米之複數個第二鰭狀結構F2之鰭式場效電晶體。
綜上所述，本發明係藉由調整第一犧牲圖案中之第一蕊軸與 第二蕊軸的間距以及第一蕊軸與第二蕊軸的寬度，並且，更重要的是，藉由調整兩相鄰第一蕊軸之間的第一間距，使第一間距小於後續用來形成第一間隙壁之氮化物層的兩倍厚度。因此原本應該分別形成在第一蕊軸側壁的第一間隙壁則能夠於兩相鄰第一蕊軸之間複合形成複合間隙壁。除此之外，再加上藉由多次的側壁圖像轉移製程，則可製作出同時具有非整數倍(例如45奈米，為32奈米的非整數倍)與整數倍(例如32奈米的整數倍)週期距之鰭狀結構之鰭式場效電晶體。如此可突破傳統黃光製程的解析度限制，以及整數倍週期距的限制，並完成元件中不同功能區所需的不同結構。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧基板
120a‧‧‧圖案化後之第一多層結構
122a‧‧‧緩衝層
124a‧‧‧底部層
126a‧‧‧頂部層
P1‧‧‧第一週期距
P2‧‧‧第二週期距
F1‧‧‧第一鰭狀結構
F2‧‧‧第二鰭狀結構
W3‧‧‧第三寬度

Claims (9)

  1. 一種鰭式場效電晶體的製造方法，包括：於一基板上依序形成一第一多層結構與一第二多層結構；於該第二多層結構上形成一第一犧牲圖案，其中該第一犧牲圖案具有複數個第一蕊軸與一第二蕊軸，且相鄰該第一蕊軸之間間隔有一第一間距，該第一蕊軸與該第二蕊軸之間間隔有一第二間距；於該第一犧牲圖案之一側壁上形成具有一第一寬度之一第一間隙壁，且於相鄰該第一蕊軸之間形成具有一第二寬度之一複合間隙壁，其中該第一間距等於該第二寬度且小於兩倍的該第一寬度，該第二間距大於兩倍的該第一寬度；移除該第一犧牲圖案；以該第一間隙壁與該複合間隙壁為硬罩幕，蝕刻部分該第二多層結構，用以形成一第二犧牲圖案；於該第二犧牲圖案之一側壁上形成一第二間隙壁；移除該第二犧牲圖案；以該第二間隙壁為硬罩幕，蝕刻部分該第一多層結構以圖案化該第一多層結構；以及以圖案化後之該第一多層結構為硬罩幕來蝕刻部分該基板，用以形成具有一第一週期距之複數個第一鰭狀結構與具有一第二週期距之複數個第二鰭狀結構，其中該第一週期距為該第二週期距的非整數倍。
  2. 如申請專利範圍第1項所述之鰭式場效電晶體的製造方法，其中該第二多層結構中任相鄰二層由不同材料所組成，該第二多層結構之最遠離該第一多層結構的一層的組成材料與該第一間隙壁的組成材料分別具有不同的蝕刻速率。
  3. 如申請專利範圍第1項所述之鰭式場效電晶體的製造方法，其中該第一多層結構中任相鄰二層由不同材料所組成，該第一多層結構之最遠離該基板的一層的組成材料與該第二間隙壁的組成材料分別具有不同的蝕刻速率。
  4. 如申請專利範圍第1項所述之鰭式場效電晶體的製造方法，其中形成該第一多層結構的步驟包括於該基板上依序形成一第一氧化物層、一第一氮化物層與一第二氧化物層，且於該第二犧牲圖案之該側壁上形成該第二間隙壁的步驟包括：於該第二氧化物層上與該第二犧牲圖案上形成一另一氮化物層，且部分該另一氮化物層共形於該第二犧牲圖案；以及對該另一氮化物層進行一乾蝕刻製程以於該第二犧牲圖案之該側壁上形成該第二間隙壁。
  5. 如申請專利範圍第1項所述之鰭式場效電晶體的製造方法，其中形成該第二多層結構的步驟包括於該第一多層結構上形成一矽化物層、第三氧化物層、一第二氮化物層與一第四氧化物層，且於該第一犧牲圖案之該側壁上形成該第一間隙壁的步驟包括：於該第四氧化物層上形成具有一第一厚度之一另一氮化物層，部分該另一氮化物層共形於該第一犧牲圖案，部分該另一氮化物層填滿兩相鄰該第一蕊軸之間的一開口，其中該第一厚度等於該第一寬度；以及對該另一氮化物層進行一乾蝕刻製程以於該第一犧牲圖案之該側壁形成該第一間隙壁，且於兩相鄰該第一蕊軸之間形成該複合間隙壁。
  6. 如申請專利範圍第5項所述之鰭式場效電晶體的製造方法，其中於該第 四氧化物層上形成該另一氮化物層的步驟包括利用一原子層沈積法來形成該另一氮化物層。
  7. 如申請專利範圍第1項所述之鰭式場效電晶體的製造方法，更包括：於該些第一鰭狀結構之間、該些第二鰭狀結構之間、該第一鰭狀結構與該第二鰭狀結構之間的複數個淺溝渠中填入一絕緣材料層；以及對該絕緣材料層進行一平坦化製程。
  8. 如申請專利範圍第1項所述之鰭式場效電晶體的製造方法，其中該第一鰭狀結構與該第二鰭狀結構分別具有一第三寬度，該第一週期距為該第一鰭狀結構之該第三寬度與兩相鄰該第一鰭狀結構之間的一間距的總和，該第二週期距為該第二鰭狀結構之該第三寬度與兩相鄰該第二鰭狀結構之間的一間距的總和。
  9. 如申請專利範圍第8項所述之鰭式場效電晶體的製造方法，其中該些第一鰭狀結構與該些第二鰭狀結構的該第三寬度介於10~15奈米之間，該些第一鰭狀結構的該第一週期距介於40~50奈米之間，該些第二鰭狀結構的該第二週期距介於30~35奈米之間。
TW103132321A 2014-09-18 2014-09-18 鰭式場效電晶體的製造方法 TWI557784B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103132321A TWI557784B (zh) 2014-09-18 2014-09-18 鰭式場效電晶體的製造方法
US14/516,545 US9142641B1 (en) 2014-09-18 2014-10-16 Method for manufacturing finFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103132321A TWI557784B (zh) 2014-09-18 2014-09-18 鰭式場效電晶體的製造方法

Publications (2)

Publication Number Publication Date
TW201612960A TW201612960A (en) 2016-04-01
TWI557784B true TWI557784B (zh) 2016-11-11

Family

ID=54107146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132321A TWI557784B (zh) 2014-09-18 2014-09-18 鰭式場效電晶體的製造方法

Country Status (2)

Country Link
US (1) US9142641B1 (zh)
TW (1) TWI557784B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621210B (zh) * 2014-08-27 2018-04-11 聯華電子股份有限公司 一種製作半導體元件的方法
US9595475B2 (en) * 2014-12-01 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage fin formation methods and structures thereof
JP6502705B2 (ja) * 2015-03-03 2019-04-17 キヤノン株式会社 形成方法
US9659873B2 (en) * 2015-08-26 2017-05-23 United Microelectronics Corp. Semiconductor structure with aligning mark and method of forming the same
US9818825B2 (en) 2015-10-27 2017-11-14 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9852917B2 (en) 2016-03-22 2017-12-26 International Business Machines Corporation Methods of fabricating semiconductor fins by double sidewall image transfer patterning through localized oxidation enhancement of sacrificial mandrel sidewalls
CN108369960A (zh) 2016-04-22 2018-08-03 华为技术有限公司 隧穿场效应晶体管及其制造方法
US9916978B2 (en) * 2016-06-02 2018-03-13 United Microelectronics Corporation Method for fabricating a Fin field effect transistor (FinFET)
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090263749A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US8987008B2 (en) * 2013-08-20 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout and method with double patterning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090263749A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device

Also Published As

Publication number Publication date
TW201612960A (en) 2016-04-01
US9142641B1 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
TWI557784B (zh) 鰭式場效電晶體的製造方法
TWI540650B (zh) 鰭狀場效電晶體元件製造方法
US9633851B2 (en) Semiconductor device including small pitch patterns
TWI509669B (zh) 使用多重側壁影像移轉技術於結構中圖案化特徵之方法
US9431264B2 (en) Methods of forming integrated circuits and multiple critical dimension self-aligned double patterning processes
US9224617B2 (en) Forming cross-coupled line segments
US9231080B2 (en) Replacement metal gate
US20090017631A1 (en) Self-aligned pillar patterning using multiple spacer masks
US9053965B2 (en) Partially isolated Fin-shaped field effect transistors
US9472455B2 (en) Methods of cross-coupling line segments on a wafer
US9034762B2 (en) Triple patterning method
CN104253027A (zh) 双重图形及其形成方法
US20150035064A1 (en) Inverse side-wall image transfer
TW202013522A (zh) 多閘極半導體裝置的製作方法
TWI716567B (zh) 製造用於半導體裝置之鰭狀結構之方法及半導體裝置
TWI555119B (zh) 具有氣隙的結構的形成方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
US20200161189A1 (en) SELF-ALIGNED QUADRUPLE PATTERNING PROCESS FOR FIN PITCH BELOW 20nm
JP2006135067A (ja) 半導体装置およびその製造方法
US10580651B2 (en) Integration of device regions
JP2006245198A (ja) 半導体装置の製造方法
CN111524793A (zh) 一种半导体结构及形成方法
CN112951718B (zh) 半导体结构及其形成方法
JP2007005775A5 (zh)
US9281209B1 (en) Method for fabricating semiconductor device