JP2006245198A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006245198A
JP2006245198A JP2005057330A JP2005057330A JP2006245198A JP 2006245198 A JP2006245198 A JP 2006245198A JP 2005057330 A JP2005057330 A JP 2005057330A JP 2005057330 A JP2005057330 A JP 2005057330A JP 2006245198 A JP2006245198 A JP 2006245198A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming step
mask
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005057330A
Other languages
English (en)
Inventor
Hidetoshi Nakada
英俊 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005057330A priority Critical patent/JP2006245198A/ja
Priority to CNB2006100094625A priority patent/CN100442472C/zh
Priority to US11/364,051 priority patent/US7375018B2/en
Publication of JP2006245198A publication Critical patent/JP2006245198A/ja
Priority to US12/045,438 priority patent/US8017511B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 従来の方法により微細な配線を形成しようとすると、それに伴い、能力の高い露光装置が必要となり、コストが増大してしまう。
【解決手段】 フォトレジスト４１をマスクとして、絶縁膜２３および導電膜３２をエッチングすることにより、導電膜３２に開口５１を形成する。次に、フォトレジスト４１を除去した後、絶縁膜２４を全面に形成する。さらに、その絶縁膜２４を導電膜３１の表面が露出するまでエッチバックすることにより、開口５１の内壁を絶縁膜２４によって覆う。続いて、この絶縁膜２４をマスクとして、導電膜３１をエッチングすることにより、導電膜３１に開口５２を形成する。次に、絶縁膜２５を全面に形成する。さらに、その絶縁膜２５を導電膜３２の表面が露出するまでエッチバックすることにより、開口５２を絶縁膜２５で埋め込む。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に関する。
図６（ａ）〜図６（ｃ）を参照しつつ、従来の配線形成プロセスを説明する。まず、半導体基板１０１上に、例えば熱酸化法により形成される酸化膜である絶縁膜１２１、および例えばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により形成される多結晶シリコン膜である導電膜１３１を順に積層する。また、導電膜１３１上に、フォトリソグラフィー技術によりフォトレジスト１４１によるパターンを形成する（図６（ａ））。ここで、フォトレジストのスペース幅は、ライン幅ｄに等しい。
次に、フォトレジスト１４１をマスクとして、ドライエッチング技術により導電膜１３１をエッチングする（図６（ｂ））。続いて、フォトレジスト１４１を除去した後、例えばＣＶＤ法により酸化膜である絶縁膜１２２を層間絶縁膜として形成する。以上により、導電膜１３１からなる配線が形成される（図６（ｃ））。
また、特許文献１にも、従来の配線形成プロセスの一例が開示されている。図７および図８を参照しつつ、同文献に記載の配線形成プロセスを説明する。まず、半導体基板１０１上に、絶縁膜１２１、導電膜１３１、酸化膜である絶縁膜１２３を順次形成する。また、絶縁膜１２３上に、フォトリソグラフィー技術によりフォトレジスト１４１によるパターンを形成する（図７（ａ））。ここで、フォトレジスト１４１のスペース幅は、ライン幅ｄの３倍に等しい。
次に、フォトレジスト１４１をマスクとして、絶縁膜１２３をエッチングする（図７（ｂ））。続いて、フォトレジスト１４１を除去した後、全面に窒化膜である絶縁膜１６１を形成し、異方性のエッチングにより絶縁膜１６１を、導電膜１３１の表面が露出するまでエッチバックする（図７（ｃ））。
次に、酸化膜である絶縁膜１２３を除去し（図８（ａ））、その後、絶縁膜１６１をマスクとして、導電膜１３１をエッチングする（図８（ｂ））。続いて、絶縁膜１６１を除去した後、例えばＣＶＤ法により酸化膜である絶縁膜１２４を層間絶縁膜として形成する。以上により、導電膜１３１からなる配線が形成される（図８（ｃ））。
特開２００２−２８０３８８号公報
しかしながら、上述した従来の方法により形成される配線のライン幅およびスペース幅は、フォトレジスト１４１のライン幅ｄに等しくなる。そして、このライン幅ｄの最小寸法は、フォトリソグラフィー技術の能力、換言すれば露光装置の能力で制限される。したがって、従来の方法により微細な配線を形成しようとすると、それに伴い、能力の高い露光装置が必要となり、コストが増大してしまう。
本発明による半導体装置の製造方法は、導電膜からなる第１の積層膜、絶縁膜からなる第２の積層膜、および上記第２の積層膜に対してエッチング選択性を有する第３の積層膜が順に積層された半導体基板を準備する準備工程と、上記第３の積層膜に第１の上部開口を形成する第１上部開口形成工程と、上記第１の上部開口の内壁を覆うように第１のマスク用絶縁膜を形成する第１マスク用絶縁膜形成工程と、上記第１のマスク用絶縁膜をマスクとして、上記第１の積層膜に、上記第１の上部開口と連設された第１の下部開口を形成する第１下部開口形成工程と、上記第１の下部開口を埋め込むように第１の埋込絶縁膜を形成する第１埋込絶縁膜形成工程と、上記第１埋込絶縁膜形成工程よりも後に、上記第３の積層膜をエッチングによって選択的に除去することにより、第２の上部開口を形成する第２上部開口形成工程と、上記第２の上部開口の内壁を覆うように第２のマスク用絶縁膜を形成する第２マスク用絶縁膜形成工程と、上記第２のマスク用絶縁膜をマスクとして、上記第１の積層膜に、上記第２の上部開口と連設された第２の下部開口を形成する第２下部開口形成工程と、上記第２の下部開口を埋め込むように第２の埋込絶縁膜を形成する第２埋込絶縁膜形成工程と、を含むことを特徴とする。
この製造方法においては、第１および第２の上部開口それぞれの内壁を覆うように設けられた第１および第２のマスク用絶縁膜をマスクとして、配線となる第１の積層膜にそれぞれ第１および第２の下部開口を形成している。そして、それら第１および第２の下部開口それぞれに、第１および第２の埋込絶縁膜を埋め込んでいる。これにより、第１および第２の上部開口の形成に用いられるフォトレジストのライン幅およびスペース幅に比して小さなライン幅およびスペース幅をもつ配線を形成することができる。
本発明によれば、コストの増大を招くことなく、配線の微細化を図ることのできる半導体装置の製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１および図２は、本発明による半導体装置の製造方法の第１実施形態を示す工程図である。本実施形態に係る製造方法においては、まず、導電膜３１（第１の積層膜）、絶縁膜２２（第２の積層膜）および導電膜３２（第３の積層膜）が順に積層された半導体基板１１を準備する（準備工程）（図１（ａ））。すなわち、半導体基板１１上に絶縁膜２１を介して導電膜３１が形成され、その導電膜３１上に絶縁膜２２および導電膜３２が順に形成されている。また、導電膜３２上には、絶縁膜２３が形成されている。半導体基板１１は、例えばシリコン基板である。絶縁膜２１，２２，２３は、例えば酸化膜である。絶縁膜２１は、熱酸化法により形成することができる。また、導電膜３１，３２は、例えばドープされた多結晶シリコン膜であり、ＣＶＤ法により形成することができる。導電膜３２は、絶縁膜２２に対してエッチング選択性を有している。
次に、フォトリソグラフィー技術を用いて、絶縁膜２３上にフォトレジスト４１によるパターンを形成する。ここで、フォトレジスト４１のライン幅およびスペース幅は、共にｄである。なお、フォトレジスト４１の形成前に、絶縁膜２３上に反射防止膜（図示せず）を形成してもよい。続いて、そのフォトレジスト４１をマスクとして、絶縁膜２３および導電膜３２をエッチングすることにより、導電膜３２に開口５１（第１の上部開口）を形成する（第１上部開口形成工程）（図１（ｂ））。このエッチングは、ドライエッチング技術を用いて行うことができる。
次に、フォトレジスト４１を除去した後、絶縁膜２４（第１のマスク用絶縁膜）を全面に形成する。さらに、その絶縁膜２４を導電膜３１の表面が露出するまでエッチバックすることにより、開口５１の内壁を絶縁膜２４によって覆う（第１マスク用絶縁膜形成工程）（図１（ｃ））。絶縁膜２４は、例えば酸化膜であり、ＣＶＤ法により形成することができる。また、絶縁膜２４のエッチバックは、異方性のドライエッチング技術を用いて行うことができる。続いて、この絶縁膜２４をマスクとして、導電膜３１をエッチングすることにより、導電膜３１に開口５２（第１の下部開口）を形成する（第１下部開口形成工程）。開口５２は、開口５１に連設されている（図１（ｄ））。
次に、絶縁膜２５（第１の埋込絶縁膜）を全面に形成する。さらに、その絶縁膜２５を導電膜３２の表面が露出するまでエッチバックすることにより、開口５２を絶縁膜２５で埋め込む（第１埋込絶縁膜形成工程）。これにより、開口５１も、絶縁膜２４，２５によって埋め込まれる（図２（ａ））。なお、絶縁膜２５は、例えば酸化膜であり、ＣＶＤ法により形成することができる。また、絶縁膜２５のエッチバックは、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）によって行うことができる。
次に、例えば等方性のドライエッチング技術を用いて、導電膜３２を選択的に除去する。これにより、導電膜３２が除去された部分に開口５６（第２の上部開口）が形成される（第２上部開口形成工程）。続いて、絶縁膜２６（第２のマスク用絶縁膜）を全面に形成する。さらに、その絶縁膜２６を導電膜３１の表面が露出するまでエッチバックすることにより、開口５６の内壁を絶縁膜２６によって覆う（第２マスク用絶縁膜形成工程）（図２（ｂ））。絶縁膜２６は、例えば酸化膜であり、ＣＶＤ法により形成することができる。また、絶縁膜２６のエッチバックは、異方性のドライエッチング技術を用いて行うことができる。
次に、この絶縁膜２６をマスクとして、導電膜３１をエッチングすることにより、導電膜３１に開口５７（第２の下部開口）を形成する（第２下部開口形成工程）。開口５７は、開口５６に連設されている（図２（ｃ））。続いて、絶縁膜２７（第２の埋込絶縁膜）を全面に形成した後、絶縁膜２５，２７を例えばＣＭＰによってエッチバックすることにより開口５７を絶縁膜２７で埋め込む（第２埋込絶縁膜形成工程）。以上により、導電膜３１からなる配線を備える半導体装置１が得られる（図２（ｄ））。半導体装置１において、配線同士は絶縁膜２５，２７によって互いに隔てられており、これら絶縁膜２５，２７が配線のスペース幅を規定している。
本実施形態の効果を説明する。本実施形態に係る製造方法においては、開口５１，５６それぞれの内壁を覆うように設けられた絶縁膜２４，２６をマスクとして、配線となる積層膜３１にそれぞれ開口５２，５７を形成している。そして、それら開口５２，５７それぞれに、絶縁膜２５，２７を埋め込んでいる。これにより、開口５１，５６の形成に用いられるフォトレジスト４１のライン幅およびスペース幅ｄ（図１（ａ）参照）に比して小さなスペース幅をもつ配線を形成することができる。また、絶縁膜２５と絶縁膜２７との間隔が上記幅ｄよりも小さくなるので、当該配線のライン幅もｄより小さくなる。したがって、この製造方法によれば、露光装置の能力を超える微細な配線を形成することができるので、コストの増大を招くことなく、配線の微細化を図ることができる。このように本実施形態によれば、半導体素子の微細化および高集積化を低コストで実現できる半導体装置の製造方法が提供される。
これに対して、上述した従来の製造方法においては、図３（ａ）に示すように、形成される配線のライン幅Ｌおよびスペース幅Ｓがフォトレジストのライン幅ｄに等しくなる。すなわち、配線のライン幅およびスペース幅は、フォトリソグラフィー技術により決定されるので、露光装置の能力で制限されるフォトレジストのライン幅およびスペース幅の最小寸法よりも小さくすることができなかった。これでは、配線の微細化を達成するために、波長の非常に短い光源を用いた最先端の高額な露光装置を利用しなければならず、コストの増大を招いてしまう。
一方、本実施形態に係る製造方法によれば、図３（ｂ）に示すように、配線のライン幅およびスペース幅を上記最小寸法よりも小さくすることができる。具体的には、図３（ａ）においてはｄの２倍の幅（＝２ｄ）にラインおよびスペースからなる組が１つだけ設けられているのに対し、図３（ｂ）においては同じ幅にラインおよびスペースからなる組が２つ設けられている。このため、本実施形態に係る製造方法によれば、最先端の高額な露光装置を利用することなく配線の微細化が実現できるため、微細配線を備える半導体装置を低コストで製造することができる。
さらに、第１埋込絶縁膜形成工程の後に残された導電膜３２を除去することにより開口５６を形成しているため、開口５６を所定の位置に自己整合的に形成することができる。
また、絶縁膜２３上に反射防止膜を形成した場合、フォトリソグラフィーによってフォトレジスト４１を形成する際の露光安定性を向上させることができる。
ところで、特許文献１には、フォトレジスト１４１を、そのスペース幅がライン幅ｄの３倍ではなくライン幅ｄに等しくなるようにパターニングしてもよいことが記載されている。その場合には、Ｏ２ガスを用いてフォトレジストを等方的に後退させることにより、フォトレジストのスペース幅をライン幅の３倍に設定できると記載されている。このようにフォトレジストパターンを等方的に後退させる場合、そのライン幅ｄを露光装置の能力で制限される最小寸法よりも小さくすることが可能となる。しかし、この場合、フォトレジストの厚さが薄くなり、エッチングのマスクに利用できなくなるという問題が生じる。一方で、フォトレジストの厚さを厚くすると、上記最小寸法自体が大きくなってしまうので、ライン幅ｄの微細化には逆効果である。
また、同文献に記載の製造方法においては、図７（ｂ）に示すように、細いライン幅の酸化膜である絶縁膜１２３のラインパターンを形成しているため、絶縁膜１２３のラインパターンが倒れるという問題もある。このことは、歩留まりの低下につながってしまう。この点、本実施形態に係る製造方法は、狭いスペースを形成して利用しているので、かかる問題がなく、歩留まりに優れている。
（第２実施形態）
図４および図５は、本発明による半導体装置の製造方法の第２実施形態を示す工程図である。本実施形態に係る製造方法においては、まず、準備工程、第１上部開口形成工程および第１マスク用絶縁膜形成工程を順に実行する。これらの各工程は、図１（ａ）〜図１（ｃ）で説明したとおりである。
次に、絶縁膜２４をマスクとして、導電膜３１をエッチングすることにより、導電膜３１に開口５２を形成する。このとき、本実施形態においては、導電膜３１だけでなく、絶縁膜２１および半導体基板１１もエッチングすることにより、開口５２が半導体基板１１の内部まで達するように開口５２を形成する（第１下部開口形成工程）（図４（ａ））。
次に、絶縁膜２５を全面に形成する。さらに、その絶縁膜２５を導電膜３２の表面が露出するまでエッチバックすることにより、開口５２を絶縁膜２５で埋め込む（第１埋込絶縁膜形成工程）。これにより、開口５１も、絶縁膜２４，２５によって埋め込まれる（図４（ｂ））。続いて、導電膜３２を選択的に除去し、開口５６を形成する（第２上部開口形成工程）。その後、絶縁膜２６を全面に形成し、それを導電膜３１の表面が露出するまでエッチバックすることにより、開口５６の内壁を絶縁膜２６によって覆う（第２マスク用絶縁膜形成工程）（図４（ｃ））。
次に、この絶縁膜２６をマスクとして、導電膜３１をエッチングすることにより、導電膜３１に開口５７を形成する。このとき、本実施形態においては、導電膜３１だけでなく、絶縁膜２１および半導体基板１１もエッチングすることにより、開口５７が半導体基板１１の内部まで達するように開口５７を形成する（第２下部開口形成工程）（図５（ａ））。続いて、絶縁膜２７を全面に形成した後、絶縁膜２５，２７を例えばＣＭＰによって導電膜３１が露出するまでエッチバックすることにより、開口５７を絶縁膜２７で埋め込む（第２埋込絶縁膜形成工程）。
本実施形態においては、さらに、絶縁膜２５，２７の表面が導電膜３１の表面に対して窪むように、絶縁膜２５，２７の一部を除去する（埋込絶縁膜除去工程）。この除去は、例えばウエットエッチング法を用いて、絶縁膜２５，２７の一部をエッチバックすることにより行うことができる。その後、例えばＣＶＤ法により、絶縁膜２５，２７および導電膜３１の露出面を覆うように絶縁膜６１（第４の積層膜）を形成する（図５（ｂ））。絶縁膜６１は、例えば、酸化膜、窒化膜および酸化膜が順に積層されてなる多層絶縁膜である。続いて、絶縁膜６１の全面に、例えばドープされた多結晶シリコン膜からなる導電膜３３を形成する（積層膜形成工程）。以上により、導電膜３１からなる配線を備える半導体装置２が得られる（図５（ｃ））。
本実施形態の効果を説明する。本実施形態に係る製造方法においても、開口５１，５６それぞれの内壁を覆うように設けられた絶縁膜２４，２６をマスクとして、配線となる積層膜３１にそれぞれ開口５２，５７を形成し、それら開口５２，５７それぞれに、絶縁膜２５，２７を埋め込んでいる。これにより、開口５１，５６の形成に用いられるフォトレジスト４１のライン幅およびスペース幅ｄに比して小さなライン幅およびスペース幅をもつ配線を形成することができる。したがって、この製造方法によれば、露光装置の能力を超える微細な配線を形成することができるので、コストの増大を招くことなく、配線の微細化を図ることができる。
さらに、半導体基板１１の内部に達するように開口５２，５７を形成しているため、微細な配線電極となった導電膜３１に対して自己整合的に素子分離を形成することができる。
また、第２埋込絶縁膜形成工程の後に、埋込絶縁膜除去工程および積層膜形成工程を実行している。これにより、導電膜３１を浮遊ゲート電極とし、導電膜３３を制御ゲート電極とするメモリトランジスタを実現することができる。なお、これらの工程は、第１実施形態においても実行してよい。すなわち、図２（ｄ）で説明した第２埋込絶縁膜形成工程よりも後に、埋込絶縁膜除去工程および積層膜形成工程を順に実行してもよい。
本発明による半導体装置の製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、導電膜３１，３２，３３としては、多結晶シリコン膜に限らず、シリサイド膜または金属膜等を用いてもよい。あるいは、導電膜３１，３２，３３として、多結晶シリコン膜、シリサイド膜および金属膜等からなる群から選択される２以上の膜が積層されてなる多層膜を用いてもよい。
また、第３の積層膜として導電膜３２を用いることは必須ではない。すなわち、絶縁膜２２に対してエッチング選択性を有していれば、導電膜３２の代わりに絶縁膜を第３の積層膜として用いてもよい。例えば、絶縁膜２２が酸化膜の場合であれば、第３の積層膜として窒化膜を用いることができる。
また、第３の積層膜が導電膜３１に対してエッチング選択性を有する場合には、絶縁膜２３を設けることは必須ではなく、第３の積層膜上に直接フォトレジスト４１を形成してもよい。
（ａ）〜（ｄ）は、本発明による半導体装置の製造方法の第１実施形態を示す工程図である。 （ａ）〜（ｄ）は、本発明による半導体装置の製造方法の第１実施形態を示す工程図である。 （ａ）および（ｂ）は、本実施形態の効果を説明するための図である。 （ａ）〜（ｃ）は、本発明による半導体装置の製造方法の第２実施形態を示す工程図である。 （ａ）〜（ｃ）は、本発明による半導体装置の製造方法の第２実施形態を示す工程図である。 （ａ）〜（ｃ）は、従来技術に係る半導体装置の製造方法を示す工程図である。 （ａ）〜（ｃ）は、特許文献１に記載された半導体装置の製造方法を示す工程図である。 （ａ）〜（ｃ）は、特許文献１に記載された半導体装置の製造方法を示す工程図である。
符号の説明
１，２ 半導体装置
１１ 半導体基板
２１，２３ 絶縁膜
２２ 絶縁膜（第２の積層膜）
２４，２６ 絶縁膜（マスク用絶縁膜）
２５，２７ 絶縁膜（埋込絶縁膜）
３１ 導電膜（第１の積層膜）
３２ 導電膜（第３の積層膜）
３３ 導電膜（第５の積層膜）
４１ フォトレジスト
５１，５６ 開口（上部開口）
５２，５７ 開口（下部開口）
６１ 絶縁膜（第４の積層膜）

Claims (3)

  1. 導電膜からなる第１の積層膜、絶縁膜からなる第２の積層膜、および前記第２の積層膜に対してエッチング選択性を有する第３の積層膜が順に積層された半導体基板を準備する準備工程と、
    前記第３の積層膜に第１の上部開口を形成する第１上部開口形成工程と、
    前記第１の上部開口の内壁を覆うように第１のマスク用絶縁膜を形成する第１マスク用絶縁膜形成工程と、
    前記第１のマスク用絶縁膜をマスクとして、前記第１の積層膜に、前記第１の上部開口と連設された第１の下部開口を形成する第１下部開口形成工程と、
    前記第１の下部開口を埋め込むように第１の埋込絶縁膜を形成する第１埋込絶縁膜形成工程と、
    前記第１埋込絶縁膜形成工程よりも後に、前記第３の積層膜をエッチングによって選択的に除去することにより、第２の上部開口を形成する第２上部開口形成工程と、
    前記第２の上部開口の内壁を覆うように第２のマスク用絶縁膜を形成する第２マスク用絶縁膜形成工程と、
    前記第２のマスク用絶縁膜をマスクとして、前記第１の積層膜に、前記第２の上部開口と連設された第２の下部開口を形成する第２下部開口形成工程と、
    前記第２の下部開口を埋め込むように第２の埋込絶縁膜を形成する第２埋込絶縁膜形成工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１下部開口形成工程においては、前記半導体基板の内部まで達するように前記第１の下部開口を形成するとともに、
    前記第２下部開口形成工程においては、前記半導体基板の内部まで達するように前記第２の下部開口を形成する半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記第２埋込絶縁膜形成工程よりも後に、前記第１および第２の埋込絶縁膜の表面が前記第１の積層膜の表面に対して窪むように、当該第１および第２の埋込絶縁膜の一部を除去する埋込絶縁膜除去工程と、
    前記埋込絶縁膜除去工程よりも後に、前記第１の積層膜ならびに前記第１および第２の埋込絶縁膜上に、絶縁膜からなる第４の積層膜を介して、導電膜からなる第５の積層膜を形成する積層膜形成工程と、を含む半導体装置の製造方法。
JP2005057330A 2005-03-02 2005-03-02 半導体装置の製造方法 Pending JP2006245198A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005057330A JP2006245198A (ja) 2005-03-02 2005-03-02 半導体装置の製造方法
CNB2006100094625A CN100442472C (zh) 2005-03-02 2006-02-23 制造半导体器件的方法
US11/364,051 US7375018B2 (en) 2005-03-02 2006-03-01 Method of manufacturing semiconductor device
US12/045,438 US8017511B2 (en) 2005-03-02 2008-03-10 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005057330A JP2006245198A (ja) 2005-03-02 2005-03-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006245198A true JP2006245198A (ja) 2006-09-14

Family

ID=36944648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057330A Pending JP2006245198A (ja) 2005-03-02 2005-03-02 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7375018B2 (ja)
JP (1) JP2006245198A (ja)
CN (1) CN100442472C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114260A (ja) * 2008-11-06 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
JP4551913B2 (ja) * 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
US8030215B1 (en) * 2008-02-19 2011-10-04 Marvell International Ltd. Method for creating ultra-high-density holes and metallization
CN112951718B (zh) * 2019-11-26 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates
KR100404560B1 (ko) * 2001-01-06 2003-11-05 삼성전자주식회사 반도체 장치의 제조방법
JP2002280388A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
JP2002289688A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置および半導体装置の製造方法
JP4160283B2 (ja) * 2001-09-04 2008-10-01 株式会社東芝 半導体装置の製造方法
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114260A (ja) * 2008-11-06 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8569828B2 (en) 2008-11-06 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method of manufacture thereof
US8878282B2 (en) 2008-11-06 2014-11-04 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method of manufacture thereof
US9691779B2 (en) 2008-11-06 2017-06-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method of manufacture thereof
US10797065B2 (en) 2008-11-06 2020-10-06 Toshiba Memory Corporation Nonvolatile semiconductor storage device and method of manufacture thereof

Also Published As

Publication number Publication date
CN1897246A (zh) 2007-01-17
US7375018B2 (en) 2008-05-20
US8017511B2 (en) 2011-09-13
US20060199391A1 (en) 2006-09-07
CN100442472C (zh) 2008-12-10
US20080160758A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
JP2004064083A (ja) 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法
JPH1187502A (ja) 半導体装置の製造方法
JP2009099792A (ja) 半導体装置の製造方法
JP2002280388A (ja) 半導体装置の製造方法
JP2006190945A (ja) 半導体素子のランディングプラグコンタクト形成方法
JP5407340B2 (ja) 配線の形成方法
JP2004128395A (ja) 半導体装置及び半導体装置の製造方法
JP2006245198A (ja) 半導体装置の製造方法
KR100469913B1 (ko) 반도체소자의 제조방법
JP2006245236A (ja) 半導体装置の製造方法
JP2010118529A (ja) 半導体素子の製造方法
US20120309155A1 (en) Semiconductor process
JP2007227500A (ja) 半導体記憶装置および半導体記憶装置の製造方法
US20080081463A1 (en) Method for fabricating storage node contact in semiconductor device
JP2011171623A (ja) 半導体装置及びその製造方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
JP2005191567A (ja) 半導体素子のコンタクト形成方法
JP5881569B2 (ja) パターン形成方法
US7381652B2 (en) Method of manufacturing flash memory device
JP2001077189A (ja) 半導体装置の製造方法
JP5367235B2 (ja) 半導体装置の製造方法
KR100923763B1 (ko) 반도체 소자의 콘택홀 형성 방법
US20130102123A1 (en) Method for fabricating single-sided buried strap in a semiconductor device
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210