CN100442472C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN100442472C
CN100442472C CNB2006100094625A CN200610009462A CN100442472C CN 100442472 C CN100442472 C CN 100442472C CN B2006100094625 A CNB2006100094625 A CN B2006100094625A CN 200610009462 A CN200610009462 A CN 200610009462A CN 100442472 C CN100442472 C CN 100442472C
Authority
CN
China
Prior art keywords
dielectric film
film
layer
mask
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100094625A
Other languages
English (en)
Other versions
CN1897246A (zh
Inventor
中田英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1897246A publication Critical patent/CN1897246A/zh
Application granted granted Critical
Publication of CN100442472C publication Critical patent/CN100442472C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

利用光刻胶(41)作为掩模在绝缘层(23)和导电层(32)上执行刻蚀，以在导电层(32)中形成开口(51)。在去除光刻胶(41)之后，在所有区域上都形成另一绝缘层(24)，将其回蚀，以暴露导电层(31)的表面，以便由此覆盖开口(51)的内壁。然后，利用后一绝缘层(24)作为掩模在导电层(31)上执行刻蚀，以在导电层(31)中形成另一开口(52)。然后，在所有区域上都形成另一绝缘层(25)，然后将其回蚀，以暴露导电层(32)的表面，以便由此利用最后形成的绝缘层(25)填充开口(52)。

Description

制造半导体器件的方法
本申请基于日本专利申请No.2005-057330，其内容一并在此作为参考。
技术领域
本发明涉及一种制造半导体器件的方法。
背景技术
参考图6A至6C，将回顾一种传统的互连线形成工艺。首先，顺序在半导体衬底101上形成绝缘膜121和导电膜131。绝缘膜121可以是通过热氧化工艺形成的氧化物膜，并且导电膜131可以是利用CVD(化学气相沉积)形成的多晶硅膜。然后，在导电膜131上覆盖光刻胶141，并且通过光刻在光刻胶141上描绘出图案(图6A)。这里，光刻胶的间隔宽度等于线宽d。
然后，利用光刻胶141作为掩模在导电膜131上执行干法刻蚀工艺(图6B)。在去除光刻胶141之后，例如通过CVD形成由氧化物膜组成充当层间电介质的绝缘膜122。这是由导电膜131组成的互连线如何形成的(图6C)。
另外，日本待审专利公开No.2002-280388(下面称作“专利文献1”)公开了一种互连线形成工艺。将参考图7A至7C以及8A至8C描述根据专利文献1的互连线形成工艺。首先，在半导体衬底101上顺序形成绝缘膜121、导电膜131以及另一绝缘膜123(氧化物膜)。然后，在绝缘层123上覆盖光刻胶141，并且通过光刻在光刻胶141上描绘出图案(图7A)。这里，光刻胶141的间隔宽度是线宽d的三倍。
然后，利用光刻胶141作为掩模在绝缘膜123上执行刻蚀工艺(图7B)。在去除光刻胶141之后，在衬底上的所有区域都形成由氮化物膜组成的绝缘膜161，并且通过各向异性刻蚀来回蚀绝缘膜161，以暴露出导电膜131的表面(图7C)。
然后，去除绝缘膜123(氧化物膜)(图8A)，此后利用绝缘膜161作为掩模在导电膜131上执行刻蚀工艺(图8B)。在去除绝缘膜161之后，例如通过CVD形成由氧化物膜组成充当层间电介质的绝缘膜124。在该阶段，形成了由导电膜131组成的互连线(图8C)。
发明内容
然而，利用这些传统方法，互连线的线宽以及间隔宽度变为等于光刻胶141的线宽d。然而，线宽d的最小值取决于光刻技术的性能等级，更具体地说，取决于要采用的曝光设备的能力。因此，利用传统方法在更小的尺度中形成互连线需要采用较高质量的曝光设备，这当然更加昂贵，于是导致制造成本的增加。
根据本发明，提供了一种制造半导体器件的方法，包括：准备半导体衬底，其上顺序形成由导电膜构成的第一层、由绝缘膜构成的第二层、以及对所述第二层具有刻蚀选择性的第三层；在所述第三层中形成第一上开口；形成第一掩模绝缘膜，以覆盖所述第一上开口的内壁；利用所述第一掩模绝缘膜作为掩模，在所述第一层中如此形成第一下开口，以使其与所述第一上开口连通；形成第一埋入绝缘膜，以填充所述第一下开口；在所述第一埋入绝缘膜的所述形成之后，通过利用刻蚀选择性去除所述第三层，形成第二上开口；形成第二掩模绝缘膜，以覆盖所述第二上开口的内壁；利用所述第二掩模绝缘膜作为掩模，在所述第一层中如此形成第二下开口，以使其与所述第二上开口连通；以及形成第二埋入绝缘膜，以填充所述第二下开口。
在如此布置的制造方法中，用来覆盖第一和第二上开口各自的内壁的第一和第二掩模绝缘膜被用作掩模，以在要用作互连线的第一层中形成第一和第二下开口。然后分别利用第一和第二埋入绝缘膜填充第一和第二下开口。这种方法允许形成线宽和间隔宽度比用来形成第一和第二上开口的光刻胶的线宽和间隔宽度窄的互连线。
因此，本发明提供了一种制造半导体器件的方法，这种半导体器件包括微型化尺度的互连线，而不会引起制造成本的增加。
附图说明
结合附图，根据下面的描述，本发明的上述以及其他目的、优点和特征将更加清楚，其中：
图1A至1D是示出了根据本发明第一实施例的半导体器件制造工艺的示意截面图；
图2A至2D是示出了根据本发明第一实施例的半导体器件制造工艺的示意截面图；
图3A和3B是用于解释第一实施例的优点的示意截面图；
图4A至4C是示出了根据本发明第二实施例的半导体器件制造工艺的示意截面图；
图5A至5C是示出了根据本发明第二实施例的半导体器件制造工艺的示意截面图；
图6A至6C是示出了半导体器件的传统制造工艺的示意截面图；
图7A至7C是示出了根据专利文献1的半导体器件制造方法的示意截面图；以及
图8A至8C是示出了根据专利文献1的半导体器件制造方法的示意截面图。
具体实施方式
现在，这里将参考示例性实施例描述本发明。本领域的技术人员将认识到，使用本发明的教导可以实现许多替代实施例，并且本发明不限于为了解释目的而进行说明的实施例。
下文，将参考附图详细描述根据本发明的制造半导体器件的方法的示例性实施例。在附图中，相同的组成部分具有相同的标号，并且在适当的地方省略对它们的描述。
(第一实施例)
图1A至1D以及2A至2D是示出了根据本发明第一实施例的半导体器件的制造工艺的示意截面图。根据该实施例，首先在半导体衬底11上顺序形成导电膜31(第一层)、绝缘膜22(第二层)以及另一导电膜32(第三层)(准备步骤)(图1A)。更详细地说，导电膜31形成在半导体衬底11上，它们之间插入了绝缘膜21，并且在导电膜31上顺序形成绝缘膜22和导电膜32。另外，在导电膜32上设置绝缘膜23。半导体衬底11可以是硅衬底。绝缘膜21、22、23可以是氧化物膜。绝缘膜21可以通过热氧化过程形成。导电膜31、32可以是掺杂的多晶硅膜，它们可以通过CVD形成。导电膜32具有对绝缘膜22的刻蚀选择性。
然后，执行光刻工艺，以在绝缘膜23上设置的光刻胶41上描绘出图案。这里，光刻胶41的线宽和间隔宽度都由d代表。同时，在形成光刻胶41之前，可以在绝缘膜23上形成抗反膜(anti-reflectionfilm)(未示出)。然后，利用光刻胶41作为掩模在绝缘膜23和导电膜32上执行刻蚀工艺，以在导电膜32中形成开口51(第一上开口)(第一上开口形成步骤)(图1B)。在该步骤中可以采用干法刻蚀工艺。
在去除光刻胶41之后，在衬底上的所有区域都形成绝缘膜24(第一掩模绝缘膜)。随后，在绝缘膜24上执行回蚀(etchback)工艺，以暴露导电膜31的表面，以便由此用绝缘膜24覆盖开口51的内壁(第一掩模绝缘膜形成步骤)(图1C)。绝缘膜24可以是氧化物膜，其可以通过CVD形成。绝缘膜24的回蚀可以通过各向异性干法刻蚀工艺来执行。然后，利用绝缘膜24作为掩模，在导电膜31上执行刻蚀工艺，以在导电膜31中形成开口52(第一下开口)(第一下开口形成步骤)。定位开口52，以便与开口51连通(图1D)。
此后，在所有区域都形成绝缘膜25(第一埋入绝缘膜)。此后，在绝缘膜25上执行回蚀工艺，以暴露导电膜32的表面，以便由此用绝缘膜25填充开口52(第一埋入绝缘膜形成步骤)。在此阶段，开口51还填充有绝缘膜24、25(图2A)。绝缘膜25可以是氧化物膜，其可以通过CVD形成。绝缘膜25的回蚀工艺可以通过CMP(化学机械抛光)执行。
然后，例如执行各向同性干法刻蚀工艺，以选择性地去除导电膜32。这在已经去除了一部分导电膜32的位置处创建了开口56(第二上开口)(第二上开口形成步骤)。此后，在所有区域上都形成绝缘膜26(第二掩模绝缘膜)，并且回蚀绝缘膜26，以暴露导电膜31的表面，以便由此用绝缘膜26覆盖开口56的内壁(第二掩模绝缘膜形成步骤)(图2B)。绝缘膜26可以是氧化物膜，其可以通过CVD形成。绝缘膜26的回蚀工艺可以通过各向异性干法刻蚀工艺来执行。
然后，利用绝缘膜26作为掩模在导电膜31上执行刻蚀工艺，以便在导电膜31中形成开口57(第二下开口)(第二下开口形成步骤)。定位开口57，以便与开口56相连通(图2C)。在所有区域上都形成绝缘膜27(第二埋入绝缘膜)之后，例如通过CMP回蚀绝缘膜25、27，以便用绝缘膜27填充开口57(第二埋入绝缘膜形成步骤)。通过前述步骤，可以获得包括由导电膜31形成的互连线的半导体器件1(图2D)。在半导体器件1中，互连线彼此之间由绝缘膜25、27分开，它们定义了互连线之间的间隔宽度。
根据前述实施例的制造方法提供了下列优点。形成以覆盖开口51、56各自的内壁的绝缘膜24、26被用作掩模，以便在要构成互连线的导电膜31中形成开口52、57。然后，分别用绝缘膜25、27填充开口52、57。这种方法允许形成间隔宽度比用来形成开口51、56的光刻胶41的线宽和间隔宽度d(见图1A)窄的互连线。另外，因为可以使绝缘膜25和绝缘膜27之间的距离窄于宽度d，所以互连线的线宽也可以窄于d。因此，根据该实施例的制造方法允许在超出可用曝光设备分辨率的较小尺度中形成互连线，因此有助于互连线的微型化，而不会导致制造成本的增加。因此，根据本发明的方法允许获得半导体元件的微型化以及更高水平的集成，而不会导致额外成本。
另一方面，通过前述传统制造方法，互连线的线宽L和间隔宽度S只能等于光刻胶的线宽d，如图3A所示。只要互连线的线宽和间隔宽度取决于光刻的性能等级，就无法形成线宽和间隔宽度比光刻胶的最小线宽和间隔宽度(由曝光设备的分辨率限定)窄的互连线。在这种状况下，必须采用具有极短波长光源的昂贵的现有曝光设备来获得互连线的微型化，这当然导致制造成本的增加。
然而，根据前述实施例，可以形成线宽和间隔宽度比光刻胶的最小线宽和间隔宽度窄的互连线，如图3B所示。更具体地说，虽然在图3A中在与2d相对应的宽度中包括了一对线条和间隔，但是在图3B中在相同宽度中包括了两对线条和间隔。因此，根据该实施例的制造方法允许不采用昂贵的现有曝光设备就获得互连线的微型化，由此无须额外成本就能制造包括微型化互连线的半导体器件。
另外，因为通过去除在第一埋入绝缘膜形成步骤之后残留的导电膜32来形成开口56，所以开口56可以在预定位置中自对准。
另外，在绝缘膜23上提供抗反膜改进了为了形成光刻胶41而进行的光刻工艺中的曝光稳定性。
应该注意，专利文献1提出在光刻胶141上描绘图案，使得间隔宽度应该变为等于线宽d而不是其三倍。在这种情形中，根据该文献，采用O2气体来使光刻胶各向同性地回缩，从而将光刻胶的间隔宽度加宽为线宽的三倍。确实，这样使光刻胶图案各向同性回缩可以使线宽d窄于由曝光设备的分辨率所限定的最小宽度。然而，这种方法具有这样的缺点，光刻胶变为如此之薄，以至于光刻胶不能再用作刻蚀工艺的掩模。另一方面，使光刻胶变厚导致上述最小宽度本身增加，这对线宽d的微型化带来相反效果。
另外，根据该文献的方法可能导致绝缘膜123的图案坍塌，因为该图案是用窄的绝缘膜123(由氧化物膜组成)在小尺度中形成的，如图7B所示。这导致较低的产率。另一方面，根据该实施例的方法基于形成窄的间隔，因此没有这种确定，并且提供更高的产率。
(第二实施例)
图4A至4C以及5A至5C是示出根据本发明第二实施例的半导体器件的制造工艺的示意截面图。在该实施例中，首先顺序执行准备步骤、第一上开口形成步骤以及第一掩模绝缘膜形成步骤。这些步骤与参考图1A至1C所描述的步骤相似。
在上述步骤之后，利用绝缘膜24作为掩模在导电膜31上执行刻蚀工艺，以便在导电膜31中形成开口52。在此阶段，在该实施例中，除了导电膜31之外，还在绝缘膜21和半导体衬底11上执行刻蚀，从而开口52延伸到半导体衬底11的内部区域(第一下开口形成步骤)(图4A)。
然后，在所有区域上都形成绝缘膜25。此后，在绝缘膜25上执行回蚀工艺，以暴露导电膜32的表面，以便由此用绝缘膜25填充开口52(第一埋入绝缘膜形成步骤)。在此阶段，开口51也由绝缘膜24、25填充(图4B)。然后，选择性去除导电膜32，以便形成开口56(第二上开口形成步骤)，并且在所有区域上都形成绝缘膜26，将其回蚀，以暴露导电膜31的表面，以便由此用绝缘膜26覆盖开口56的内壁(第二掩模绝缘膜形成步骤)(图4C)。
然后，利用绝缘膜26作为掩模在导电膜31上执行刻蚀工艺，以便在导电膜31中形成开口57。在此阶段，在该实施例中，除了导电膜31之外，还在绝缘膜21和半导体衬底11上执行刻蚀，从而开口57延伸到半导体衬底11的内部区域(第二下开口形成步骤)(图5A)。在所有区域上都形成绝缘膜27之后，例如通过CMP回蚀绝缘膜25、27，以便暴露导电膜31的表面，由此用绝缘膜27填充开口57(第二埋入绝缘膜形成步骤)。
在该实施例中，去除绝缘膜25、27每一个的一部分，从而它们的表面相对于导电膜31的表面后缩(埋入绝缘膜去除步骤)。该去除步骤可以通过湿法刻蚀工艺执行，以便回蚀绝缘膜25、27每一个的一部分。此后，例如执行CVD工艺来形成绝缘膜61(第四层)，以便覆盖绝缘膜25、27以及导电膜31的暴露表面(图5B)。绝缘膜61可以是包括顺序堆叠起来的氧化物膜、氮化物膜以及另一氧化物膜的多层绝缘膜。然后，在绝缘膜61上都形成例如由掺杂的多晶硅膜形成的导电膜33(第五层形成步骤)。通过前述步骤，可以获得包括由导电膜31形成的互连线的半导体器件2图5C)。
根据前述实施例的制造方法提供下列优点。在该实施例中，也利用形成来覆盖开口51、56各自的内壁的绝缘层24、26作为掩模，以在要构成互连线的导电膜31中形成开口52、57。然后，分别用绝缘膜25、27填充开口52、57。这种方法允许形成线宽和间隔宽度比用来形成开口51、56的光刻胶41的线宽和间隔宽度窄的互连线。因此，根据该实施例的制造方法允许在超出可用曝光设备分辨率的较小尺度中形成互连线，由此有助于互连线的微型化，而不会导致制造成本的增加。
另外，因为将开口52、57形成为延伸到半导体衬底11的内部区域中，所以可以相对于构成精细互连线电极的导电膜31以自对准方式形成隔离区域。
另外，第二埋入绝缘膜形成步骤之后是埋入绝缘膜去除步骤和第五层形成步骤。这种布置提供了存储器晶体管，导电膜31充当其悬浮栅极，并且导电膜33充当其控制栅极。在前一实施例中可以执行这些步骤。更具体地说，在参考图2D描述的第二埋入绝缘膜形成步骤之后可以进行埋入绝缘膜去除步骤和第五层形成步骤。
根据本发明的制造半导体器件的方法不限于前述实施例，而是可以以多种方式进行修改。为了举出几个示例，导电膜31、32、33可以由硅化物膜或者金属膜构成，而不是由多晶硅膜构成。另外，由两个或多个堆叠层(例如，多晶硅膜、硅化物膜、以及金属膜)组成的多层膜可以用作导电膜31、32、33。
另外，不必采用导电膜32作为第三层。换句话说，可以采用绝缘膜作为第三层代替导电膜32，只要该绝缘膜具有对绝缘膜22的刻蚀选择性。例如，当绝缘膜22是氧化物膜时，可以采用氮化物膜作为第三层。
另外，假设第三层具有对导电膜31的刻蚀选择性，则不必提供绝缘膜23，而是光刻胶41可以直接形成在第三层上。
显然，本发明不限于上述实施例，并且在不脱离本发明的范围和精神的前提下可以进行修改和改变。

Claims (3)

1.一种制造半导体器件的方法，包括：
准备半导体衬底，其上顺序形成由导电膜构成的第一层、由绝缘膜构成的第二层、以及对所述第二层具有刻蚀选择性的第三层；
在所述第三层中形成第一上开口；
形成第一掩模绝缘膜；
对所述第一掩模绝缘膜执行回蚀工艺，以覆盖所述第一上开口的内壁；
在所述第二层中形成与所述第一掩模绝缘膜相对应的开口；
利用所述第一掩模绝缘膜作为掩模，在所述第一层中形成第一下开口，以使其与所述第一上开口连通；
形成第一埋入绝缘膜，以填充所述第一下开口；
在所述第一埋入绝缘膜的所述形成之后，通过利用刻蚀选择性地去除所述第三层，形成第二上开口；
形成第二掩模绝缘膜；
对所述第二掩模绝缘膜执行回蚀工艺，以覆盖所述第二上开口的内壁；
在所述第二层中形成与所述第二掩模绝缘膜相对应的开口；
利用所述第二掩模绝缘膜作为掩模，在所述第一层中形成第二下开口，以使其与所述第二上开口连通；以及
形成第二埋入绝缘膜，以填充所述第二下开口。
2.根据权利要求1的方法，
其中形成所述第一下开口包括形成所述第一下开口以延伸到所述半导体衬底的内部区域中；以及
形成所述第二下开口包括形成所述第二下开口以延伸到所述半导体衬底的内部区域中。
3.根据权利要求1的方法，还包括：
在所述第二埋入绝缘膜的所述形成之后，去除所述第一和第二埋入绝缘膜每一个的一部分，从而所述第一和第二埋入绝缘膜的表面相对于所述第一层的表面后缩；以及
在所述第一和第二埋入绝缘膜每一个的所述部分的所述去除之后，在所述第一层以及所述第一和第二埋入绝缘膜上形成由绝缘膜构成的第四层；
在所述第四层上形成由导电膜构成的第五层。
CNB2006100094625A 2005-03-02 2006-02-23 制造半导体器件的方法 Expired - Fee Related CN100442472C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005057330A JP2006245198A (ja) 2005-03-02 2005-03-02 半導体装置の製造方法
JP2005057330 2005-03-02

Publications (2)

Publication Number Publication Date
CN1897246A CN1897246A (zh) 2007-01-17
CN100442472C true CN100442472C (zh) 2008-12-10

Family

ID=36944648

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100094625A Expired - Fee Related CN100442472C (zh) 2005-03-02 2006-02-23 制造半导体器件的方法

Country Status (3)

Country Link
US (2) US7375018B2 (zh)
JP (1) JP2006245198A (zh)
CN (1) CN100442472C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
JP4551913B2 (ja) * 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
US8030215B1 (en) * 2008-02-19 2011-10-04 Marvell International Ltd. Method for creating ultra-high-density holes and metallization
JP5361335B2 (ja) * 2008-11-06 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
CN112951718B (zh) * 2019-11-26 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1053765C (zh) * 1996-05-23 2000-06-21 世界先进积体电路股份有限公司 导电体连线的制造方法
JP2002280388A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
JP2002289688A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置および半導体装置の製造方法
US20030199169A1 (en) * 2002-04-17 2003-10-23 Samsung Electronics Co., Ltd. Method of forming dual damascene interconnection using low-k dielectric
CN1501472A (zh) * 1995-09-29 2004-06-02 ��֥��ʽ���� 半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
KR100404560B1 (ko) * 2001-01-06 2003-11-05 삼성전자주식회사 반도체 장치의 제조방법
JP4160283B2 (ja) * 2001-09-04 2008-10-01 株式会社東芝 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501472A (zh) * 1995-09-29 2004-06-02 ��֥��ʽ���� 半导体器件及其制造方法
CN1053765C (zh) * 1996-05-23 2000-06-21 世界先进积体电路股份有限公司 导电体连线的制造方法
JP2002280388A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
JP2002289688A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置および半導体装置の製造方法
US20030199169A1 (en) * 2002-04-17 2003-10-23 Samsung Electronics Co., Ltd. Method of forming dual damascene interconnection using low-k dielectric

Also Published As

Publication number Publication date
US20060199391A1 (en) 2006-09-07
US8017511B2 (en) 2011-09-13
US7375018B2 (en) 2008-05-20
CN1897246A (zh) 2007-01-17
JP2006245198A (ja) 2006-09-14
US20080160758A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US8106519B2 (en) Methods for pitch reduction
CN113345857B (zh) 半导体元件及其制备方法
TWI525746B (zh) 多層元件及其製作方法
CN100442472C (zh) 制造半导体器件的方法
US11646221B2 (en) Self-aligned pattern formation for a semiconductor device
KR101056060B1 (ko) 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터
US20110159682A1 (en) Methods of manufacturing memory devices
JP4634180B2 (ja) 半導体装置及びその製造方法
US20120309155A1 (en) Semiconductor process
US7816270B2 (en) Method of forming minute patterns in semiconductor device using double patterning
JPH1154705A (ja) 半導体集積回路装置及びその製造方法
CN101192569A (zh) 半导体器件的着片多晶硅接触结构及栅极结构的制造方法
US7884476B2 (en) Semiconductor device
JPH05326718A (ja) 半導体装置およびその製造方法
CN111933580B (zh) 一种半导体结构的制备方法
US20050003307A1 (en) Method for forming DRAM cell bit-line contact
US7799676B2 (en) Method of manufacturing a contact structure to avoid open issue
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
JP3949311B2 (ja) 半導体装置の製造方法
JPH08130195A (ja) 半導体装置及びその製造方法
JP2743895B2 (ja) 半導体装置の製造方法
JPH11145305A (ja) 半導体装置の製造方法
TW436992B (en) Manufacturing method of self-aligned source connection lines used in memory array
KR20020054683A (ko) 반도체 소자의 제조 방법
JP2006032853A (ja) 半導体基板上に設けられる位置合わせマーク及び配線パターンの形成方法、半導体装置の製造方法並びに半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20140223