CN101192569A - 半导体器件的着片多晶硅接触结构及栅极结构的制造方法 - Google Patents

半导体器件的着片多晶硅接触结构及栅极结构的制造方法 Download PDF

Info

Publication number
CN101192569A
CN101192569A CNA2006101191266A CN200610119126A CN101192569A CN 101192569 A CN101192569 A CN 101192569A CN A2006101191266 A CNA2006101191266 A CN A2006101191266A CN 200610119126 A CN200610119126 A CN 200610119126A CN 101192569 A CN101192569 A CN 101192569A
Authority
CN
China
Prior art keywords
layer
polysilicon
dielectric material
inter
mechanical polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101191266A
Other languages
English (en)
Inventor
三重野
文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2006101191266A priority Critical patent/CN101192569A/zh
Priority to US11/609,758 priority patent/US7615475B2/en
Publication of CN101192569A publication Critical patent/CN101192569A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供用于形成集成电路器件的方法，包括：提供包含表面区域的半导体衬底；形成覆盖在表面区域上的多晶硅层；形成覆盖在多晶硅层上的覆盖层；形成覆盖在多晶硅层上的Al2O3层以形成包括多晶硅层、覆盖层和Al2O3层的夹层结构；图案化夹层以形成栅极结构，栅极结构包括部分多晶硅层、部分覆盖层和部分Al2O3层；形成覆盖在栅极结构上的具有上表面的层间电介质材料；图案化层间电介质材料以形成开口，暴露栅极结构；用多晶硅材料填充开口至层间电介质材料上表面附近；进行化学机械抛光，以去除部分层间电介质层并同时去除部分多晶硅材料，直至Al2O3层中覆盖在栅极结构上的部分暴露；利用Al2O3层的若干部分作为抛光停止层，同时防止暴露多晶硅层的任何部分。

Description

半导体器件的着片多晶硅接触结构及栅极结构的制造方法
技术领域
本发明涉及集成电路及其用于半导体器件制造的处理。更具体地，本发明提供用于制造接触结构及栅极结构的方法和器件，其中所述接触结构例如是用于半导体器件的着片焊盘(landing pad)结构。本发明已经被应用于先进集成电路器件的制造，这仅仅是为了示例，然而应该认识到本发明具有更加广泛的可应用性。
背景技术
集成电路已经从制造在单个硅芯片上的少数的互连器件发展到数百万个器件。当前的集成电路所提供的性能和复杂度已远远超过了当初的想象。为了实现复杂度和电路密度(即，能够被安装到给定芯片面积上的器件的数量)的提高，对于每一代集成电路，最小器件线宽的尺寸(也被称为器件“几何”)变得越来越小。
不断增大的电路密度已不仅提高了集成电路的复杂度和性能，而且也为客户提供了更低成本的部件。集成电路或者芯片制造设备常常可能花费成百上千万，甚至十几亿美元。每一套制造设备具有一定的晶片生产量，每片晶片上将会有一定数量的集成电路。因此，通过制造越来越小的个体集成电路器件，在每一个晶片上可以制造更多的器件，这样就可以增加制造设备的产量。要使器件更小总是很有挑战性的，因为每一种用于集成电路制造的工艺都存在限制。那也就是说，一种给定的工艺通常只能加工到某一特定的线宽尺寸，于是不是工艺就是器件布局需要被改变。此外，器件需要越来越快地进行设计，工艺限制伴随某些传统的工艺和材料而存在。
这样的工艺的一个示例是用于存储器器件的互连结构的制造。这样的互连结构除了其他的之外还包括插塞、金属化和其他的设计。虽然已经取得了明显的改性，但是这样的设计仍然具有许多限制。仅仅作为示例来说，这些设计必须变得越来越小，但是仍然需要与特定接触点的精确对齐。此外，这些互连设计常常难以制造，并且通常需要复杂的制造工艺和结构，这导致低效率并可能由于“开路”或者“短路”导致低的产率。在本说明书中，更具体地将在下文中详细描述这些和其他的限制。
从上面看出，用于处理半导体器件的改进技术是人们所需要的。
发明内容
根据本发明，提供了涉及集成电路及其用于半导体器件制造的处理的技术。更具体地，本发明提供用于制造接触结构的方法和结构，其中所述接触结构例如是用于半导体器件的着片焊盘结构。已经将本发明应用于先进集成电路器件的制造，这仅仅是为了示例，然而应该认识到本发明具有更加广泛的可应用性。
在具体的实施例中，本发明提供了用于形成例如存储器、逻辑电路的集成电路器件的方法。该方法包括提供包含表面区域的半导体衬底(例如硅晶片)，并形成覆盖在表面区域上方的多晶硅层。优选地，多晶硅层用杂质进行掺杂，以提供导电特性。方法形成覆盖在多晶硅层上方的覆盖层(例如，氮化硅、氧氮化硅)。方法利用原子层沉积形成覆盖在所述多晶硅层上方的Al2O3层，以形成包括多晶硅层、覆盖层和Al2O3层的夹层结构。该方法包括图案化夹层层，以形成多个栅极结构。每一个栅极结构包括多晶硅层的一部分、覆盖层的一部分以及Al2O3层的一部分。该方法形成覆盖在多个栅极结构上方的具有上表面的层间电介质材料(例如，硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟化硅玻璃(FSG))。方法还包括图案化该层间电介质材料，以在部分层间电介质材料中形成开口，来暴露出每一个栅极结构，并且用多晶硅填充材料填充所述开口至层间电介质材料的上表面附近。优选地，填充材料利用杂质进行掺杂。该方法还进行化学机械抛光过程，以去除层间电介质层的一部分并同时去除多晶硅填充材料的一部分，并且持续化学机械抛光过程，直至Al2O3层覆盖在栅极结构中的一个上方的部分已经被暴露出来为止。该方法利用Al2O3层中的若干部分作为抛光停止层，同时防止多晶硅层的任何部分的任何暴露。
在另一个具体实施例中，本发明提供了另一种用于形成集成电路器件的方法。该方法包括提供包含表面区域的半导体衬底，并形成覆盖在所述表面区域上方的多晶硅层。该方法形成覆盖在所述多晶硅层上方的氮化物覆盖层。在优选的实施例中，该方法还利用原子层沉积形成覆盖在所述多晶硅层上方的Al2O3层，以形成包括所述多晶硅层、氮化物覆盖层和Al2O3层的夹层结构。包括图案化所述夹层层以形成多个互连结构的步骤。所述互连结构中的每一个包括所述多晶硅层的一部分、所述氮化物覆盖层的一部分和所述Al2O3层的一部分。该方法形成覆盖在所述多个互连结构上方的具有上表面的层间电介质材料，并图案化所述层间电介质材料，以在所述层间电介质材料的一部分中形成开口，来暴露出所述互连结构中的每一个。所述互连结构包括第一互连结构、第二互连结构和第三互连结构。接着，该方法包括用多晶硅填充材料填充所述开口至所述层间电介质材料的所述上表面附近，并进行化学机械抛光过程，以去除所述层间电介质层的一部分并同时去除所述多晶硅填充材料的一部分，来同时平面化所述层间电介质层和所述多晶硅填充材料。该方法持续所述化学机械抛光过程，直至所述Al2O3层中覆盖在所述互连结构中的一个上方的部分已经被暴露出来为止。该方法还利用所述Al2O3层中的若干部分作为抛光停止层，同时防止所述多晶硅层的任何部分的任何暴露。
较传统技术，通过本发明获得了的很多优点。例如，本技术提供一种使用依赖于传统技术的工艺的简单方法。在一些实施例中，本方法提供了每个晶片的按管芯计的更高的器件产率。此外，本方法提供了与传统工艺技术兼容而不用对传统设备和工艺进行实质修改的工艺。优选地，本发明提供了抛光停止层，该抛光停止层容易制造，并且防止对互连结构的损坏。依据应用，可以获得这些优点中的一个或多个。这些优点或其他优点将在本说明书全文中并且更具体地在下文中，进行更多的描述。
附图说明
图1至图3是图示了的用于形成互连结构的传统方法的简化图；和
图4至图6是图示了根据本发明实施例的用于形成互连结构的方法的简化图。
具体实施方式
根据本发明，提供了涉及集成电路及其用于半导体器件制造的处理的技术。更具体地，本发明提供用于制造接触结构的方法和结构，其中所述接触结构例如是用于半导体器件的着片焊盘结构。已经将本发明应用于先进集成电路器件的制造，这仅仅是为了示例，然而应该认识到本发明具有更加广泛的可应用性。
图1至3是图示了的用于形成互连结构的传统方法的简化图。如图所示，传统方法包括提供半导体衬底100，所述衬底100例如是硅晶片、绝缘体上硅晶片。衬底包括N型阱区域103和P型阱区域105。多个MOS晶体管结构109被形成在衬底上。每一个晶体管结构包括多晶硅栅极层和覆盖氧化物层。开口111被形成在层间电介质层之中，所述层间电介质层覆盖在晶体管结构和衬底的上方。还包括有场隔离氧化物区域107。场隔离氧化物区域是浅沟槽隔离区域。形成覆盖在层间电介质层上方的光掩模层115，以图案化层间电介质层。113表示诸如SiO2、BPSG、PSG的绝缘体。
参考图2，传统方法将多晶硅膜材料沉积在开口中，以将衬底和晶体管结构的多个部分连接起来。多晶硅膜材料将被用于接触或者插塞结构。多晶硅膜材料优选利用诸如磷等的杂质进行掺杂。开口中的间隙用多晶硅填充材料填充。201示出了CMP处理表面，而203表示多晶硅。
该方法利用化学机械抛光平面化多晶硅填充材料317和层间电介质材料113。因为覆盖氧化物层315的材料与层间电介质材料相类似，所以传统的化学机械抛光具有很差的选择性，这导致过刻蚀或者过抛光，并导致暴露出下方的多晶硅栅极层的一部分。由于暴露出该层，所得到的器件存在性能和/或可靠性的问题。在本说明书中，更具体地将在下文中可以发现传统工艺的这些和其他的限制。
根据本发明的用于形成互连结构的方法可以概括如下：
1.提供包含表面区域的半导体衬底；
2.形成覆盖在所述表面区域上方的多晶硅层；
3.形成覆盖在所述多晶硅层上方的氮化物覆盖层；
4.利用原子层沉积形成覆盖在所述多晶硅层上方的Al2O3层，以形成包括多晶硅层、氮化物覆盖层和Al2O3层的夹层结构；
5.图案化该夹层结构以形成多个互连结构；
6.形成覆盖在多个互连结构上方的具有上表面的层间电介质材料；
7.图案化该层间电介质材料以在部分层间电介质材料中形成开口，来暴露出每一个互连结构，所述互连结构包括第一互连结构、第二互连结构和第三互连结构；
8.用多晶硅填充材料填充所述开口至层间电介质材料的上表面附近，并且进行化学机械抛光过程，以去除层间电介质层的一部分并同时去除多晶硅填充材料的一部分，来同时平面化层间电介质层和多晶硅填充材料；
9.持续化学机械抛光过程，直至Al2O3层中覆盖在互连结构中的一个上方的部分已经被暴露出来为止；
10.利用Al2O3层中的若干部分作为抛光停止层，同时防止多晶硅层的任何部分的任何暴露；以及
11.按需要进行其他的步骤。
上述顺序的步骤提供了根据本发明的实施例的方法。如所示出的，该方法利用了多个步骤的组合，包括利用化学机械抛光形成一层膜和由原子层沉积制成停止层的方法。还可以提供许多其他可供选择的方法，其中在不背离这里的权利要求的范围的情况下，加入某些步骤，删去一个或多个步骤，或者一个或多个步骤按照不同的顺序进行。下面将提供使用上述的用于原子层沉积的方法的细节。
图4至6是图示了根据本发明实施例的用于形成互连结构的方法的简化图。这些图仅仅是示例，不应限制这里的权利要求的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图所示，本发明提供一种用于形成例如存储器、逻辑电路的集成电路器件的方法。该方法包括提供包含表面区域的半导体衬底400(例如硅晶片)。衬底包括N型阱区域401和P型阱区域403。该方法包括形成覆盖在表面区域上方的多晶硅层。优选地，多晶硅层用杂质进行掺杂，以提供导电特性。掺杂剂可以是被原位掺杂或者扩散的磷。本方法形成覆盖在多晶硅层上方的覆盖层(例如，氮化硅、氧氮化硅)。
本方法利用原子层沉积形成覆盖在所述多晶硅层上方的Al2O3层，以形成包括多晶硅层、覆盖层和Al2O3层的夹层结构。Al2O3层具有范围在约1纳米到约5纳米的厚度，或者具有约3纳米或更小的厚度。优选地，Al2O3层利用TMA(见下文)和含臭氧物质形成。更优选地，原子层沉积在低于400℃的温度下进行。
作为背景，原子层沉积(ALD)常常被描述为用于沉积具有原子层精度的薄膜的由“逐层”工艺控制的表面。仅仅作为示例来说，三甲基铝(TMA)与水代表了用于形成Al2O3的ALD工艺的常见示例。在http://www.sigmaaldrich.com/Area_of_Interest/Chemistry/Materials_Science/Thin_Films_Microelectronics/Tutorial/Atomic_Layer_Deposition.html可以找到原子层沉积的示例。当然，本领域的普通技术人员将认识到很多其他的变化、修改和替代。
该方法包括图案化夹层层，以形成多个栅极结构。每一个栅极结构包括多晶硅层的一部分411、覆盖层的一部分415以及Al2O3层的一部分417。在具体的实施例中，夹层结构还包括硅化物层413，该硅化物层413可以是硅化钨或者其他的难熔金属硅化物。每一个夹层结构包括侧壁隔片419，取决于实施例，该侧壁隔片可以由氧化物或者氮化物或者氧化物/氮化物的组合制成。
该方法形成覆盖在多个栅极结构上方的具有上表面的层间电介质材料409(例如，BPSG、FSG)。该方法还包括图案化该层间电介质材料，以在部分层间电介质材料中形成开口，来暴露出每一个栅极结构。图案化常常包括使用经图案化的光刻胶材料421或者硬掩模。如图所示，开口至少暴露四个晶体管器件的多个部分。根据具体的实施例，开口还至少暴露衬底上的三个接触区域。当然，本领域的普通技术人员将认识到很多其他的变化、修改和替代。
参考图5，该方法用多晶硅填充材料填充所述开口至层间电介质材料的上表面附近。优选地，填充材料利用杂质进行掺杂。杂质可以是磷，其中，取决于应用，所述磷是已经被扩散或者原位掺杂的磷。多晶硅填充材料被连接到衬底上的三个接触区域。优选地，在多晶硅填充材料中不存在间隙或者开口。填充材料被形成到层间电介质材料的上表面的上方。
参考图6，该方法还进行化学机械抛光过程，以去除层间电介质层的一部分并同时去除多晶硅填充材料的一部分，并且持续化学机械抛光过程，直至Al2O3层覆盖在栅极结构中的一个上方的部分已经被暴露出来为止。该方法利用Al2O3层中的若干部分作为抛光停止层，同时防止多晶硅层的任何部分的任何暴露。优选地，Al2O3层具有对于多晶硅的1∶10的选择性。可选地，该方法进行回蚀，或者可以用回蚀和化学机械抛光代替化学机械抛光工艺。回蚀将使用诸如HF等的含氟物质。601表示诸如SiO2、BPSG、PSG的绝缘体。605表示Al2O3表面，而607表示多晶硅表示。当然，本领域的普通技术人员将认识到很多其他的变化、修改和替代。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述示例和实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在所附权利要求的范围内。

Claims (20)

1.一种用于形成集成电路器件的方法，该方法包括：
提供包含表面区域的半导体衬底；
形成覆盖在所述表面区域上方的多晶硅层；
形成覆盖在所述多晶硅层上方的覆盖层；
利用原子层沉积形成覆盖在所述多晶硅层上方的Al2O3层，以形成包括所述多晶硅层、覆盖层和Al2O3层的夹层结构；
图案化所述夹层层，以形成多个栅极结构，所述栅极结构中的每一个包括所述多晶硅层的一部分、所述覆盖层的一部分和所述Al2O3层的一部分；
形成覆盖在所述多个栅极结构上方的具有上表面的层间电介质材料；
图案化所述层间电介质材料，以在所述层间电介质材料的一部分中形成开口，来暴露出所述栅极结构中的每一个；
用多晶硅填充材料填充所述开口至所述层间电介质材料的所述上表面附近；
进行化学机械抛光过程，以去除所述层间电介质层的一部分并同时去除所述多晶硅填充材料的一部分；
持续所述化学机械抛光过程，直至所述Al2O3层中覆盖在所述栅极结构中的一个上方的部分已经被暴露出来为止；以及
利用所述Al2O3层中的若干部分作为抛光停止层，同时防止所述多晶硅层的任何部分的任何暴露。
2.如权利要求1所述的方法，其中所述覆盖层包含氮化硅。
3.如权利要求1所述的方法，其中所述Al2O3层具有范围在约1纳米到约5纳米的厚度。
4.如权利要求1所述的方法，其中所述Al2O3层具有约3纳米的厚度。
5.如权利要求1所述的方法，其中所述Al2O3层利用三甲基铝和含臭氧物质形成。
6.如权利要求1所述的方法，其中所述Al2O3层和多晶硅具有1∶10的选择性比率。
7.如权利要求1所述的方法，其中所述化学机械抛光过程包括含氟物质。
8.如权利要求1所述的方法，其中所述Al2O3层基本没有针孔或者其他的缺陷。
9.如权利要求1所述的方法，其中所述多个栅极结构包含三个栅极。
10.如权利要求1所述的方法，还包括在所述化学机械抛光过程之后进行回蚀过程。
11.一种用于形成集成电路器件的方法，该方法包括：
提供包含表面区域的半导体衬底；
形成覆盖在所述表面区域上方的多晶硅层；
形成覆盖在所述多晶硅层上方的氮化物覆盖层；
利用原子层沉积形成覆盖在所述多晶硅层上方的Al2O3层，以形成包括所述多晶硅层、氮化物覆盖层和Al2O3层的夹层结构；
图案化所述夹层层，以形成多个互连结构，所述互连结构中的每一个包括所述多晶硅层的一部分、所述氮化物覆盖层的一部分和所述Al2O3层的一部分；
形成覆盖在所述多个互连结构上方的具有上表面的层间电介质材料；
图案化所述层间电介质材料，以在所述层间电介质材料的一部分中形成开口，而暴露出所述互连结构中的每一个，所述互连结构包括第一互连结构、第二互连结构和第三互连结构；
用多晶硅填充材料填充所述开口至所述层间电介质材料的所述上表面附近；
进行化学机械抛光过程，以去除所述层间电介质层的一部分并同时去除所述多晶硅填充材料的一部分，来同时平面化所述层间电介质层和所述多晶硅填充材料；
持续所述化学机械抛光过程，直至所述Al2O3层中覆盖在所述互连结构中的一个的上方的部分已经被暴露出来为止；以及
利用所述Al2O3层中的若干部分作为抛光停止层，同时防止所述多晶硅层的任何部分的任何暴露。
12.如权利要求11所述的方法，其中所述互连结构中的至少一个是用于存储器设备的位线或者用于存储器设备的字线。
13.如权利要求11所述的方法，其中所述Al2O3层具有范围在约1纳米到约5纳米的厚度。
14.如权利要求11所述的方法，其中所述Al2O3层具有约3纳米的厚度。
15.如权利要求11所述的方法，其中所述Al2O3层利用三甲基铝和含臭氧物质形成。
16.如权利要求11所述的方法，其中所述Al2O3层和多晶硅具有1∶10的选择性比率。
17.如权利要求11所述的方法，其中所述化学机械抛光过程包括含氟物质。
18.如权利要求11所述的方法，其中所述Al2O3层基本没有针孔或者其他的缺陷。
19.如权利要求11所述的方法，其中所述多个栅极结构包含三个栅极。
20.如权利要求11所述的方法，还包括在所述化学机械抛光过程之后进行回蚀过程。
CNA2006101191266A 2006-12-01 2006-12-01 半导体器件的着片多晶硅接触结构及栅极结构的制造方法 Pending CN101192569A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2006101191266A CN101192569A (zh) 2006-12-01 2006-12-01 半导体器件的着片多晶硅接触结构及栅极结构的制造方法
US11/609,758 US7615475B2 (en) 2006-12-01 2006-12-12 Method for fabricating landing polysilicon contact structures for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101191266A CN101192569A (zh) 2006-12-01 2006-12-01 半导体器件的着片多晶硅接触结构及栅极结构的制造方法

Publications (1)

Publication Number Publication Date
CN101192569A true CN101192569A (zh) 2008-06-04

Family

ID=39487458

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101191266A Pending CN101192569A (zh) 2006-12-01 2006-12-01 半导体器件的着片多晶硅接触结构及栅极结构的制造方法

Country Status (2)

Country Link
US (1) US7615475B2 (zh)
CN (1) CN101192569A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034703A (zh) * 2009-09-29 2011-04-27 无锡华润上华半导体有限公司 研磨方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406888B1 (ko) * 2007-12-13 2014-06-30 삼성전자주식회사 반도체 소자의 제조 방법
CN108426602B (zh) * 2017-02-13 2020-12-22 华邦电子股份有限公司 多功能传感器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927135B2 (en) * 2002-12-18 2005-08-09 Micron Technology, Inc. Methods of fabricating multiple sets of field effect transistors
KR100652791B1 (ko) * 2003-12-18 2006-11-30 주식회사 하이닉스반도체 반도체소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034703A (zh) * 2009-09-29 2011-04-27 无锡华润上华半导体有限公司 研磨方法

Also Published As

Publication number Publication date
US7615475B2 (en) 2009-11-10
US20080132008A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
CN108615702B (zh) 具互连结构的半导体装置与其制作方法
CN102013424B (zh) 集成电路及其制法
US7119005B2 (en) Semiconductor local interconnect and contact
CN102891148B (zh) 用于单栅极非易失性存储器件的结构和方法
CN101410967B (zh) 半导体结构及其制造方法
CN109585553A (zh) 鳍式场效晶体管装置结构
CN113658868B (zh) 半导体元件及其制作方法
CN107046001A (zh) 半导体器件及其形成方法
US8927407B2 (en) Method of forming self-aligned contacts for a semiconductor device
US11605596B2 (en) Semiconductor device having through silicon vias
US6403417B1 (en) Method for in-situ fabrication of a landing via and a strip contact in an embedded memory
US11569356B2 (en) Scaled gate contact and source/drain cap
US10515894B2 (en) Enhanced self-alignment of vias for a semiconductor device
CN110176453A (zh) 中段制程结构
US20220367198A1 (en) Semiconductor Device and Method
US11437286B2 (en) Middle of line structures
TWI762301B (zh) 積體電路裝置及其製造方法
CN1808268B (zh) 用于应变硅mos晶体管的金属硬掩模方法和结构
US10868182B2 (en) Field effect transistor and manufacturing method thereof
US8598004B2 (en) Self aligned MOS structure with polysilicon contact
CN101192569A (zh) 半导体器件的着片多晶硅接触结构及栅极结构的制造方法
CN110246804A (zh) 接触结构
US20090121287A1 (en) Dual wired integrated circuit chips
CN113345857B (zh) 半导体元件及其制备方法
US20240047350A1 (en) Metal structure having funnel-shaped interconnect and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080604