KR101056060B1 - 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 - Google Patents
수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 Download PDFInfo
- Publication number
- KR101056060B1 KR101056060B1 KR1020080111676A KR20080111676A KR101056060B1 KR 101056060 B1 KR101056060 B1 KR 101056060B1 KR 1020080111676 A KR1020080111676 A KR 1020080111676A KR 20080111676 A KR20080111676 A KR 20080111676A KR 101056060 B1 KR101056060 B1 KR 101056060B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- vertical transistor
- metal
- contact
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 239000000945 filler Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 48
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터에 관한 것으로, 기판, 소스층, 채널층, 드레인층, 산화막, 및 실리콘층을 순차적으로 적층하여 필러를 형성하고, 산화막을 도포한 후 필러의 상부에 실리콘층이 드러나도록 하여, 외부로 노출된 실리콘층을 제거함으로써 컨택홀을 형성한다.
본 발명에 의하면, 추가의 포토 마스크 없이 정확하게 자기 정렬된 컨택 홀을 형성할 수 있으며, 형성된 컨택 홀에 컨택 금속을 삽입하고 금속 배선을 형성하여 수직 트랜지스터를 제작함에 따라 정렬 오류(misalign)에 따른 패턴 시프트 (patteren shift) 현상을 제거하는 효과를 가져온다.
컨택 홀, 실리콘층, 자기 정렬, 수직 트랜지스터
Description
본 발명은 딥 서브마이크론(deep sub micro) 이하의 최소 선폭을 갖는 실리콘 소자를 수직으로 구현할 때 수직 소자의 상부인 소스(또는 드레인)와 금속배선(Metal Line)을 연결하는 컨택홀(contact hole)을 포토공정 없이 수직 트랜지스터의 상부에 정확하게 형성하는 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터에 관한 것이다.
현재 사용하고 있는 수직 트랜지스터 제조 방법은 수직 소자 패턴인 필러를 형성한 후 게이트를 형성하고, 산화물을 기판 전면에 화학기상 증착한 후 포토 마스크 공정을 통해 컨택 홀을 형성한다. 그리고, 형성된 컨택 홀에 컨택 금속을 삽입하고, 배선을 형성하여 수직 트랜지스터를 형성한다.
하지만, 통상적으로 컨택홀을 형성할때 포토 공정에서 오버레이(overlay)가 틀어지는 경우 소스 또는 드레인과 게이트 사이에 쇼트가 발생하여 불량이 발생하는 문제가 발생한다.
본 발명은 종래 기술의 문제점을 해결하기 위하여 필러(Pillar) 상부에 산화막과 실리콘층을 형성한 후 패턴 공정을 진행하는 방법을 사용하여, 실리콘층 추가를 통해 추가의 포토 마스크 없이 자기 정렬(Self-aligned) 컨택 홀을 형성함으로써 정렬의 정확도를 향상시킨 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터를 제공하는 데에 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터는 필러 형성시 실리콘층을 추가하여 컨택 홀을 형성함으로써, 기존의 컨택 홀 형성 시 포토 공정에 의해 일어날 수 있는 정렬 오류(misalign)에 의해 일어나는 불량을 제거할 수 있다.
본 발명은 수직 트랜지스터의 자기 정렬 컨택 형성방법에 관한 것으로, 기판의 상부에 소스층, 채널층, 드레인층, 산화막, 및 실리콘층을 순차적으로 적층하는 단계를 포함하고, 상기 소스층의 일부가 드러나도록 식각하여 필러(Pillar)를 형성하는 단계를 포함하며, 상기 단계에서 형성된 필러 및 상기 소스층의 상부에 열 산화막을적층한 후, 상기 열산화막이 도포된 필러의 측면에 게이트 전극을 형성하는 단계를 포함할 수 있다. 그리고, 상기 열산화막 및 게이트 전극의 상부에 PMD(Pre matal dielectric) 막을 형성하고, 상기 실리콘층이 드러나도록 상기 PMD 막을 식각하는 단계를 포함하며, 상기 실리콘층을 제거하여 컨택 홀을 형성하는 단계를 포함할 수 있다.
본 발명에서 상기 산화막 및 실리콘층의 증착은 화상기상증착 방법 또는 열산화 방법을 통해 증착할 수 있다.
본 발명에서 상기 필러를 형성하는 단계는 감광막 패턴과 건식 식각법을 사용하여 형성할 수 있다.
본 발명에서 상기 열산화막이 도포된 필러의 측면에 게이트 전극을 형성하는 단계는, 상기 열 산화막의 상부에 게이트 전극을 형성하고, 건식식각법을 사용하여 필러의 상부가 노출되는 단계까지 에치백 공정을 통해 평탄화하여 형성할 수 있다.
본 발명에서 상기 필러의 상부가 노출되는 단계는 상기 필러의 드레인층이 노출되는 단계로 형성할 수 있다.
본 발명에서 상기 PMD 막은 산화막 또는 질화막을 사용할 수 있다.
본 발명에서 상기 컨택 홀을 형성하는 단계는, 상기 PMD 막 대비 실리콘의 선택지가 높은 건식식각법을 사용하여 실리콘층을 제거하여 형성할 수 있다.
본 발명에서 상기 컨택홀을 형성하는 단계 후, 홀에 금속 배리어 막과 텅스텐, 구리, 알루미늄 등의 금속을 증착하고 평탄화하여 컨택 금속을 형성하는 단계를 포함하고, 상기 PMD 막 및 컨택 금속의 상부에 금속 배선을 형성하는 단계를 더 포함할 수 있다.
본 발명에서 상기 금속 배선을 형성하는 단계는, 상기 PMD 막 및 컨택 금속 의 상부에 금속막을 증착한 후, 감광막 패턴과 건식 식각법을 사용하여 형성할 수 있다.
또한, 본 발명의 컨택홀을 포함하는 수직 트랜지스터는 기판의 상부에 적층된 소스층을 포함하고, 상기 소스층의 상부에 순차적으로 적층되며, 필러를 형성하는 채널층 및 드레인층을 포함할 수 있다. 그리고, 상기 소스층의 소정부분 및 필러를 감싸며 형성되며, 상기 필러의 상부에 컨택홀을 포함하는 게이트 전극을 포함하고, 상기 소스층의 소정부분, 게이트 전극, 및 필러의 측면에 증착되는 PMD 막을 포함할 수 있다.
그리고, 본 발명은 수직 트랜지스터의 자기 정렬 컨택 형성방법 형성된 컨택홀의 내부에 컨택 금속을 적층하고, 금속 배선을 형성하여 수직 트랜지스터를 형성할 수 있다.
본 발명에 의하면 수직트랜지스터의 컨택 홀 형성시 발생할 수 있는 정렬 오류(misalign)에 의한 패턴 시프트 현상을 제거함으로써 수직 트렌지스터의 컨택 특성을 향상시키는 효과가 있다.
또한, 수직 트랜지스터의 불량 발생을 방지함으로써 고집적도가 필요한 메모리 소자 분야에서 저비용으로 경쟁력을 갖으며, 3차원 집적회로 분야에서 간단한 집적공정으로 고집적도를 얻기 때문에 다양한 부분에 응용 적용할 수 있는 효과가 있다.
본 발명은 수직 트렌지스터 내의 소스 또는 드레인과, 벌크(bulk) 영역 내의 트랩(trap) 전하의 완전 제거를 위해, 기판 전면에 소스(source), 채널, 드레인(drain)을 형성하고, 그 위에 산화막과 실리콘층을 형성하여 수직 트렌지스터 형성용 필러 또는 실리콘 기둥(이하, '필러'라 통칭함)을 웨이퍼 전면에 형성하고, 그 위에 산화막을 성장시키고 실리콘층을 노출시켜 제거함으로써 수직 트렌지스터의 컨택 홀을 정확한 위치에 정밀하게 형성한다.
그리고, 정확하게 형성된 컨택 홀에 금속 배리어 막과 텅스텐, 구리, 알루미늄 등의 금속(이하, '컨택 금속'으로 통칭함)을 증착하고, 패턴 금속층(이하, '금속 배선')하여 정밀한 수직 트렌지스터를 제작한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1a 내지 도 1g는 본 발명의 일 실시 예에 따른 수직 트랜지스터의 자기 정렬 컨택 형성방법을 나타낸 도면이다.
도 1a를 참조하면, 기판(100)의 상부에 소스층(110), 채널층(120), 및 드레인층(130)을 순차적으로 적층한 것을 나타내며, 적층하는 방법으로는 한정하는 것은 아니나 기판(100)의 전면에 소스층(110), 채널층(120), 및 드레인층(130) 형성을 위한 불순물을 주입한 후 급속 열처리 공정을 통해 불순물을 활성화하여 각각의 층을 형성한다.
도 1b를 참조하면, 도 1a에서 형성된 드레인층(130)의 상부에 산화막(140) 및 실리콘층(150)을 순차적으로 적층한 것을 나타내며, 드레인층(130)의 상부에 CVD(Chemial Vapor Deposition; 화상기상증착) 방법 또는 열산화 방법을 통해 산화막(140)을 형성한 후, CVD 방법을 사용하여 실리콘층(150)을 형성한다.
도 1c를 참조하면, 필러(pillar,160)를 형성하는 것으로, 필러(160)란 수직 트랜지스터 형성용 기둥 또는 실리콘 기둥을 의미한다. 그리고, 필러(160)를 웨이퍼 전면에 다수개 형성할 수 있다.
이때, 필러(160)는 감광막 패턴과 건식 식각 방법을 사용하여 형성하며, 필러(160)가 형성되지 않는 부분은 즉, 식각되어지는 부분은 소스층이 노출되도록 식각한다.
도 1d를 참조하면, 기판(100)의 상부에 적층되어 소정부분 외부로 노출된 소스층(110)과 필러(160)의 측면 및 상면을 열 산화막(170)으로 적층한 후, 게이트 전극(180)을 형성한다.
이때, 열 산화막(170)을 소정의 두께로 증착되며, 필러(160) 내의 산화막(140)과 혼합될 수 있다. 좀더 자세하게, 열 산화막(170)의 두께는 각 자치의 operation voltage에 맞게 변경 가능하며, 열 산화막(170) 외에 high-k material로대체하여 사용할 수도 있다.
그리고, 게이트 전극(180)은 열 산화막(170)의 상부에 게이트 폴리 실리콘층을 증착하고, 건식 식각법을 사용하여 필러(160) 내의 드레인층(130)의 높이까지 게이트 폴리 실리콘층을 에치백(etchback)하여 게이트 전극(180)을 형성한다.
도 1e를 참조하면, 도 1d의 단계에서 게이트 전극(180)까지 형성된 기판(100)에 CVD 방법, LPCVD 방법, 또는 두 방법을 혼합하여 PMD 막(190)을 증착한다. PMD 막(160)은 산화막 및 질화막으로 이루어지며, 소자간 절연을 시켜 소자를 보호한다.
도 1f를 참조하면, 도 1e에서 증착한 PMD 막(190) 중 필러(160)의 상부에 증착되어 있는 부분을 제거하여 실리콘층(150)이 드러나도록 하며, CMP(chemlcal mechanical polishing ; 화학 기계적 연마) 공정 등을 사용하여 광역 평탄화 시킨다.
도 1g를 참조하면, 도 1f에서 드러난 실리콘층(150)을 제거하여 컨택 홀(200)을 형성한다.
실리콘층(150)을 제거하는 방법으로는 산화막 대비 실리콘의 선택비가 높은 건식 식각법을 사용할 수 있으며, 이때 산화막(140)은 열 산화막(170)과 동일한 성징으로서 두 막(140, 170)의 경계선은 명확하지 않다.
만약, PMD 막(190)을 질화막으로 형성하였을 경우에는 질화막 대비 실리콘의 선택비가 높은 건식 식각법을 사용하여 실리콘층(150)을 제거할 수 있다.
그리고, 도 1g를 살펴보면, 도 1a 내지 도 1f에서 표시된 산화막(140)이 표시 되지 않았는데, 이는 도 1d에서 열 산화막(170)이 도포될 때, 산화막(140)과 열 산화막(170)의 경계가 모호하여 별도의 표시를 하지 않았으나, 도 1d 이후 도 1e 및 도 1f에서는 실리콘층(150)의 구별을 위하여 표시했었던 것이다.
그리고, 실시 예에서는 실리콘 층을 사용하였으나, 실리콘 층 외에 다른 금속 박막을 사용하여 위의 방법에 의해 컨택홀을 형성할 수 있다.
도 1a 내지 도 1g를 순차적으로 실행하면, 별도의 포토 마스크 공정 없이도 정확한 위치에 컨택 홀(200)을 형성할 수 있으며, 컨택 홀(200)을 사용하여 정밀한 수직 트렌지스터를 제조하는 공정은 하기의 도 2를 참조한다.
도 2는 본 발명의 일 실시 예에 따른 도 1g에서 형성된 컨택홀을 이용하여 형성된 수직 트랜지스터를 나타낸 도면이다.
도 2를 참조하면, 도 1g에 의해 형성된 컨택 홀(200) 내부에 금속 배리어 막과 금속(텅스텐, 구리, 알루미늄 등)을 증착하여 컨택 금속(210)을 형성하고 평탄화 과정 즉, 에치백(etchback) 공정을 한다.
그리고, 그 위에 금속 배선(220)에 이용되는 금속막을 전면에 증착하고, 감광막 패턴을 통해 건식식각하여 금속 배선을 형성한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르 게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다"등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대처할 수 있다. 또한, 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
도 1a 내지 도 1g는 본 발명의 일 실시 예에 따른 수직 트랜지스터의 자기 정렬 컨택 형성방법을 나타낸 도면.
도 2는 본 발명의 일 실시 예에 따른 도 1g에서 형성된 컨택홀을 이용하여 형성된 수직 트랜지스터를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110 : 소스층
120 : 채널층 130 : 드레인층
140 : 산화막 150 : 실리콘층
160 : 필러 170 : 열 산화막
180 : 게이트 전극 190 : PMD 막
200 : 컨택 홀 210 : 컨택 금속
220 : 금속 배선
Claims (12)
- 기판의 상부에 소스층, 채널층, 드레인층, 산화막, 및 실리콘층을 순차적으로 적층하는 단계;상기 소스층의 일부가 드러나도록 식각하여 필러를 형성하는 단계;상기 단계에서 형성된 필러 및 상기 소스층의 상부에 열 산화막을 적층한 후, 상기 열 산화막이 도포된 필러의 측면에 게이트 전극을 형성하는 단계;상기 열 산화막 및 게이트 전극의 상부에 PMD 막을 형성하고, 상기 실리콘층이 드러나도록 상기 PMD 막을 식각하는 단계; 및상기 PMD 막 대비 실리콘의 선택비가 높은 건식식각법을 사용하여 실리콘층을 제거하여 컨택홀을 형성하는 단계;를 포함하는 수직 트랜지스터의 자기 정렬 컨택 형성방법.
- 제 1항에 있어서, 상기 산화막 및 실리콘층의 증착은,화상기상증착 방법 또는 열산화 방법을 통해 증착하는 것을 특징으로 하는 수직 트랜지스터의 자기 정렬 컨택 형성방법.
- 제 1항에 있어서, 상기 필러를 형성하는 단계는감광막 패턴과 건식 식각법을 사용하여 형성하는 것을 특징으로 하는 수직 트랜지스터의 자기 정렬 컨택 형성방법.
- 제 1항에 있어서, 상기 열산화막이 도포된 필러의 측면에 게이트 전극을 형성하는 단계는,상기 열 산화막의 상부에 게이트 전극을 형성하고, 건식식각법을 사용하여 상기 필러의 상부가 노출되는 단계까지 에치백 공정을 통해 평탄화하는 것을 특징으로 하는 수직 트랜지스터의 자기 정렬 컨택 형성방법.
- 제 4항에 있어서, 상기 필러의 상부가 노출되는 단계는,상기 필러의 드레인층이 노출되는 단계인 것을 특징으로 하는 수직 트랜지스터의 자기 정렬 컨택 형성방법.
- 제 1항에 있어서, 상기 PMD 막은 산화막 또는 질화막인 것을 특징으로 하는 수직 트랜지스터의 자기 정렬 컨택 형성방법.
- 삭제
- 제 1항에 있어서, 상기 컨택홀을 형성하는 단계 후,홀에 금속 배리어 막과 금속을 증착하고 평탄화하여 컨택 금속을 형성하는 단계; 및상기 컨택 금속의 상부에 금속 배선을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 수직 트랜지스터의 자기 정렬 컨택 형성방법.
- 제 8항에 있어서, 상기 컨택금속을 형성하는 금속은 텅스텐, 알루미늄, 및 구리 중 선택되는 하나의 금속으로 형성되는 것을 특징으로 하는 수직 트랜지스터의 자기 정렬 컨택 형성방법.
- 제 8항에 있어서, 상기 금속 배선을 형성하는 단계는,상기 PMD 막 및 컨택 금속의 상부에 금속막을 증착한 후, 감광막 패턴과 건 식 식각법을 사용하여 형성하는 것을 특징으로 하는 수직 트랜지스터의 자기 정렬 컨택 형성방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080111676A KR101056060B1 (ko) | 2008-11-11 | 2008-11-11 | 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080111676A KR101056060B1 (ko) | 2008-11-11 | 2008-11-11 | 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100052814A KR20100052814A (ko) | 2010-05-20 |
| KR101056060B1 true KR101056060B1 (ko) | 2011-08-11 |
Family
ID=42278011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080111676A KR101056060B1 (ko) | 2008-11-11 | 2008-11-11 | 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101056060B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9312383B1 (en) | 2015-08-12 | 2016-04-12 | International Business Machines Corporation | Self-aligned contacts for vertical field effect transistors |
| US11081566B2 (en) | 2019-03-15 | 2021-08-03 | International Business Machines Corporation | Self-aligned contacts for vertical field effect transistors |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622458B2 (en) | 2017-05-19 | 2020-04-14 | International Business Machines Corporation | Self-aligned contact for vertical field effect transistor |
| US10505048B1 (en) | 2018-08-30 | 2019-12-10 | International Business Machines Corporation | Self-aligned source/drain contact for vertical field effect transistor |
| CN112558361B (zh) * | 2020-12-30 | 2022-11-08 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030001208A1 (en) * | 1998-02-26 | 2003-01-02 | Micron Technology, Inc. | Methods, structures, and circuits for transistors with gate-to-body capacitive coupling |
| KR100697291B1 (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 그 제조방법 |
| KR20070058906A (ko) * | 2005-12-05 | 2007-06-11 | 삼성전자주식회사 | 수직 트랜지스터를 갖는 반도체 메모리 소자의 제조방법 |
| KR100771871B1 (ko) * | 2006-05-24 | 2007-11-01 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 |
-
2008
- 2008-11-11 KR KR1020080111676A patent/KR101056060B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030001208A1 (en) * | 1998-02-26 | 2003-01-02 | Micron Technology, Inc. | Methods, structures, and circuits for transistors with gate-to-body capacitive coupling |
| KR100697291B1 (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 그 제조방법 |
| KR20070058906A (ko) * | 2005-12-05 | 2007-06-11 | 삼성전자주식회사 | 수직 트랜지스터를 갖는 반도체 메모리 소자의 제조방법 |
| KR100771871B1 (ko) * | 2006-05-24 | 2007-11-01 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9312383B1 (en) | 2015-08-12 | 2016-04-12 | International Business Machines Corporation | Self-aligned contacts for vertical field effect transistors |
| US9548385B1 (en) | 2015-08-12 | 2017-01-17 | International Business Machines Corporation | Self-aligned contacts for vertical field effect transistors |
| US11081566B2 (en) | 2019-03-15 | 2021-08-03 | International Business Machines Corporation | Self-aligned contacts for vertical field effect transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100052814A (ko) | 2010-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102108234B1 (ko) | 반도체 장치 및 구조에 이르기 위한 패터닝 방법 | |
| US9257529B2 (en) | Method of forming self-aligned contacts using a replacement metal gate process in a semiconductor device | |
| US10242881B2 (en) | Self-aligned single dummy fin cut with tight pitch | |
| KR100942078B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US11211255B2 (en) | Semiconductor structure | |
| US20150214113A1 (en) | Methods for fabricating finfet integrated circuits with simultaneous formation of local contact openings | |
| KR101486134B1 (ko) | 멀티 레벨 상호접속을 갖는 반도체 장치 및 멀티 레벨 상호접속을 갖는 반도체 장치를 형성하는 방법 | |
| JP2014239191A (ja) | 半導体装置の製造方法 | |
| US8089153B2 (en) | Method for eliminating loading effect using a via plug | |
| KR101056060B1 (ko) | 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 | |
| US7687403B2 (en) | Method of manufacturing flash memory device | |
| US10991596B2 (en) | Semiconductor structure and method for forming same | |
| KR20080022387A (ko) | 반도체 메모리 소자의 비트라인 형성 방법 | |
| US11121026B2 (en) | Semiconductor device and method of manufacture | |
| US11651964B2 (en) | Semiconductor structure and forming method thereof | |
| JP5563811B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7368373B2 (en) | Method for manufacturing semiconductor devices and plug | |
| US10008408B2 (en) | Devices and methods of forming asymmetric line/space with barrierless metallization | |
| US7973419B2 (en) | Semiconductor device and method of fabricating the same | |
| JP6308067B2 (ja) | 半導体装置の製造方法 | |
| US20090159990A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20100076752A (ko) | 반도체 장치 제조방법 | |
| KR100607368B1 (ko) | 반도체소자의 콘택홀 제조 방법 | |
| KR100923763B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR101030298B1 (ko) | 스택 게이트형 플래쉬 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |