CN1053765C - 导电体连线的制造方法 - Google Patents

导电体连线的制造方法 Download PDF

Info

Publication number
CN1053765C
CN1053765C CN97103976A CN97103976A CN1053765C CN 1053765 C CN1053765 C CN 1053765C CN 97103976 A CN97103976 A CN 97103976A CN 97103976 A CN97103976 A CN 97103976A CN 1053765 C CN1053765 C CN 1053765C
Authority
CN
China
Prior art keywords
dielectric layer
concave groove
etching
photoresist
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN97103976A
Other languages
English (en)
Other versions
CN1166055A (zh
Inventor
曾鸿辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Publication of CN1166055A publication Critical patent/CN1166055A/zh
Application granted granted Critical
Publication of CN1053765C publication Critical patent/CN1053765C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种集成电路导电体连线的制造方法；利用光刻技术在介电层形成浅凹沟和阶梯型深洞孔，然后利用化学气相沉积法沉积一层金属填满浅凹沟和阶梯深洞孔，阶梯型深洞孔提供了较理想的阶梯覆盖能力，再利用等离子体蚀刻技术或化学机械抛光技术去除浅凹沟和阶梯型深洞孔以外区域的金属，以在浅凹沟内形成金属连线，在阶梯型深洞孔内则形成金属栓柱；本发明的方法适用于多层连线集成电路制造。

Description

导电体连线的制造方法
本发明是有关于一种集成电路导电体连线的制造方法，特别是关于集成电路的制造过程中，利用化学气相沉积法形成的金属来形成“金属连线”和“金属栓法”的方法。
当集成电路元件不断缩小，进入亚微米技术领域时，为了提高集成电路元件的集成密度，连线技术也跟着不断缩小，微细的金属线条越来越不容易形成，同时，“接触窗”，和“介层孔”的阶梯覆盖问题也愈趋严重。例如，由于光刻对金属蚀刻选择比率太高，利用光刻技术与等离子体蚀刻技术来形成0.15微米到0.35微米之间宽度的金属线条是非常困难的。另一方面，金属线条越来越细时，由于金属线条的厚度并没有减少，因此，金属线条的“厚度”对金属线条的“宽度”的比值越来越高，造成相当陡峭的地形地势，相当不利于后续薄膜沉积和光刻工艺。
为了要解决金属线条的“厚度”对金属线条的“宽度”的比值越来越高的问题，由日本的NEC半导体公司工程师在1995年提出了一种利用化学气相沉积法形成的埋层金属来形成“金属连线”和“金属栓柱”的方法，现在简述其方法如下列。首先，在硅半导体晶片表面形成一层介电层和一层硬掩膜，所述“硬掩膜”是作为蚀刻终止层的用途。
接着，利用光刻技术形成第一个光刻胶图形，再利用等离子体蚀刻技术蚀去一部份的所述“硬掩膜”和所述“介电层”，以在所述“介电层”表面形成第一个浅凹沟。接着，再利用另外一层光刻掩膜形成第二个光刻胶图形，所述“第二个光刻胶图形”覆盖住一部份的所述“第一个浅凹沟”，而露出一部份的所述“第一个浅凹沟”。由于所述“硬掩膜”的蚀刻速率比所述“介电层”小很多，所以，在光刻工艺有对准偏差时，所述“硬掩膜”可以当作蚀刻终止层以防止所述“硬掩膜”下方的所述“介电层”被蚀刻掉。
然后，利用等离子体蚀刻技术继续蚀去露出的所述“第一个浅凹沟”，一直到露出底层金属层，使所述“第一个浅凹沟”成为“第二个深凹沟”。接着，去除所述“第二个光刻胶图形”和所述“硬掩膜”后，再利用化学气相沉积法形成一层金属层，所述金属层填满所述“第一个浅凹沟”和“第二个深凹沟”。
利用等离子体蚀刻技术或化学机械抛光技术去除所述“第一个浅凹沟”和“第二个深凹沟”以外区域的所述金属层，以在所述“第一个浅凹沟”内形成金属连线，在所述“第二个深凹沟”内则形成“金属栓柱”。
本发明的主要目的是提供一种集成电路导电体连线的制造方法，特别是关于利用化学气相沉积法形成的金属来形成“金属连线”和“金属栓柱”的方法。
兹说明本发明的主要制程方法如下列。
首先，在硅半导体晶片表面形成一层第一介电层。所述“硅半导体晶片”包含有场氧化层、金属氧化物半导体场效应晶体管或“电容器”和“电阻器”等电性元件，而所述“金属氧化物半导体场效应晶体管”并含有栅氧化层、栅极与源极/漏极。所述“第一介电层”则通常是利用低压化学气相沉积法形成的掺杂二氧化硅层，其反应气体是硅甲烷或四乙基硅酸盐，其厚度介于3000至8000埃之间。通常，并利用化学机械抛光技术来平坦化所述“第一介电层”。
接着，形成一层第二介电层，然后，利用光刻技术形成第一个光刻胶图形，以所述“第一个光刻胶图形”作为蚀刻掩膜，利用等离子体蚀刻技术蚀去所述“第二介电层”和一部份厚度的所述“第一介电层”，以在所述“第一介电层”表面形成第一个浅凹沟。然后，利用光刻技术，侧向蚀去一部份的所述“第一个光刻胶图形”以露出一部份的所述“第二介电层”，再利用等离子体蚀刻技术蚀去露出的所述“第二介电层”，所述等离子体蚀刻终止于所述“第一介电层”表面，蚀刻结束后并去除所述“第一个光刻胶图形”。
接着，利用光刻技术形成第二个光刻胶图形，所述“第二个光刻胶图形”覆盖住一部份的所述“第一个浅凹沟”和一部份的所述“第二介电层”，而露出一部份的所述“第一个浅凹沟”和一部份的所述“第二介电层”。然后，以所述“第二个光刻胶图形”和露出一部份的所述“第二介电层”作为蚀刻掩膜，利用等离子体蚀刻技术蚀去露出的所述“第一介电层”，所述等离子体蚀刻终止于所述“第一介电层”底层的金属层，使所述“第一个浅凹沟”成为“第一个深凹沟”。然后，去除所述“第二个光刻胶图形”和所述“第二介电层”。此时，在所述“第一介电层”表面形成所述“第一个浅凹沟”和“第一个深凹沟”。
接着，利用化学气相沉积法形成一层金属层，所述金属层包含铜、钛、钨、铝和氮化钛等金属，所述金属层并填满所述“第一个浅凹沟”和“第一个深凹沟”。最后，利用等离子体蚀刻技术或化学机械式抛光技术去除所述“第一个浅凹沟”和“第一个深凹沟”以外区域的所述金属层，以在所述“第一个浅凹沟”内形成第一金属连线，在所述“第一个深凹沟”内则形成第一金属栓柱。
形成一层第三介电层第四介电层，重复运用上述方法，可形成“第二个浅凹沟”和“第二个深凹沟”，并进而在所述“第二个浅凹沟”内形成“第二金属连线”，在所述“第二个深凹沟”内形成“第二金属栓柱”，其中，所述“第二金属连线”是透过所述“第一金属栓柱”跟所述“第一金属连线”作电性接触。
为对本发明的特征及功效作进一步了解，以下兹结合附图对本发明作进一步说明于后，其中：
图1至图11是本发明实施例的工艺过程剖面示意图。
以下利用集成电路的双层金属连线技术的“介层孔”来说明本发明的方法，但本发明的方法能应用到多层金属连线技术集成电路。
首先，在电阻值约3.5ohm-cm、晶格方向100的P型硅半导体晶片20表面形成场氧化层，所述“场氧化层”的厚度介于3000埃到6000埃之间，作为隔离电性元件之用。然后，在所述“P型硅半导体晶片20”上形成金属氧化物半导体场效应晶体管，所述“金属氧化物半导体场效应晶体管”含有栅氧化层、栅极与源极/漏极。同时，在所述“场氧化层”上也形成多晶硅或多晶硅化物以作为所述“金属氧化物半导体场效应晶体管”的局部连线。所述“场氧化层”、所述“金属氧化物半导体场效应晶体管”和“局部连线”均未显示在图1。
参考图1。接着，形成一层绝缘层22，并在所述“绝缘层22”上形成第一金属连线24。所述“绝缘层22”通常是利用化学气相沉积法形成的硼磷玻璃薄膜或磷玻璃薄膜，其厚度介于3000到8000埃之间，完成所述“绝缘层22”的沉积后，利用传统热流整技术使所述“绝缘层22”平坦，所述热流整温度介于850℃到950℃之间，所述热流整时间介于10分钟到40分钟之间。也可以利用习知的化学机械抛光技术来平坦化所述“绝缘层22”。接着，利用光刻技术与等离子体蚀刻技术蚀去所述“绝缘层22”，以形成“接触窗”，所述“接触窗”的底部是所述P型硅半导体晶片20的“源极/漏极”或所述“局部连线”，后续的“金属栓柱”将透过所述“接触窗”跟所述“源极/漏极”或所述“局部连线”作电性接触。所述“第一金属连线24”是由钛、氮化钛与铝合金构成，其中，钛金属位于氮化钛的下方，并跟所述“金属氧化物半导体场效应晶体管的源极/漏极区域作电性接触。
接着，形成一层第一介电层26第二介电层28，其中，有利用习知的化学机械抛光技术来平坦化所述“第一介电层26”，如图2所示。然后，利用光刻技术形成第一个光刻胶图形30，如图3所示。所述“第一介电层26”通常是利用等离子体增强式化学气相沉积法形成的二氧化硅，其沉积温度介于300℃到400℃之间，其厚度介于3000到6000埃之间。所述“第二介电层28”则通常是利用“等离子体增强式化学气相沉积法”形成的氮化硅，其沉积温度介于300℃到400℃之间，其厚度介于500至2000埃之间；所述“第二介电层28”也可以是利用“等离子体增强式化学气相沉积法”形成的非晶硅。
然后，以所述“第一个光刻胶图形30”作为蚀刻掩膜，利用等离子体蚀刻技术各向异性刻蚀所述“第二介电层28”和一部份厚度的所述“第一个介电层26”，以在所述“第一介电层26”表面形成第一个浅凹沟31，如图4所示。对所述“第二介电层28”和所述“第一介电层26”的“各向异性的蚀刻”，可以利用磁场增强式反应离子式等离子体刻蚀技术或传统的反应离子式等离子体蚀刻技术，在亚微米半导体技术领域，通常是使用“磁场增强式反应离子式等离子体刻蚀技术”，其等离子体反应气体一般是CF4、CHF3和Ar等气体。
然后，利用光刻技术，将所述“第一个光刻胶图形30”浸置于氧气等离子体中，以侧向蚀去一部份的所述“第一个光刻胶图形30”，以露出一部份的所述“第二介电层28”，再利用等离子体蚀刻技术各向异性蚀去露出的所述“第二介电层28”，所述等离子体蚀刻终止于所述“第一介电层26”表面，如图5所示，蚀刻结束后并去除所述“第一个光刻胶图形30”，如图6所示。对所述“第二介电层28”的“各向异性的蚀刻”，是利用“磁场增强式反应离子式等离子体蚀刻技术”，其等离子体反应气体是CF4、CHF3和Ar等气体。
接着，利用光刻技术形成第二个光刻胶图形34，所述“第二个光刻胶图形34”覆盖住一部份的所述“第一个浅凹沟31”和一部份的所述“第二介电层28”，而露出一部份的所述“第一个浅凹沟31”和一部份的所述“第二介电层28”，如图7所示。然后，以所述“第二个光刻胶图形34”和露出一部份的所述“第二介电层28”作为蚀刻掩膜，利用等离子体蚀刻技术各向异性的蚀去露出的所述“第一介电层26”，所述等离子体蚀刻终止于所述“第一介电层26”底层的所述“第一金属连线24”，使所述“第一个浅凹沟31”成为“第一个深凹沟35”，如图8所示。所述“第一个深凹沟35”呈“阶梯型”，提供了较理想的阶梯覆盖能力。然后，去除所述“第二个光刻胶图形34”和所述“第二介电层28”，如图9所示，此时，在所述“第一介电层26”表面形成所述“第一个浅凹沟31”和“第一个深凹沟35”。对露出的所述“第二介电层28”的“各向异性的蚀刻”，也是利用“磁场增强式反应离子式等离子体蚀刻技术”，其等离子体反应气体是CF4、CHF3和Ar等气体。
参考图10和图11。接着，利用化学气相沉积法形成一层金属层38，所述“金属层38”包含铜、钛、  钨、铝或氮化钛等金属，所述“金属层38”并填满所述“第一个浅凹沟31”和“第一个深凹沟35”，如图10所示。最后，利用等离子体蚀刻技术或化学机械抛光技术去除所述“第一个浅凹沟31”和“第一个深凹沟35”以外区域的所述“金属层38”，以在所述“第一个浅凹沟31”内则形成第二金属栓柱38B，在所述“第一个深凹沟35”内则形成第二金属栓柱38A，如图11所示，其中，所述“第二金属连线38A是透过所述”第二金属栓柱38B跟所述“第一金属连线24”作电性接触。
完成图11的结构后，可以再重复利用上述方法形成上一阶层的“金属连线”和“金属栓柱”，亦即，本发明的工艺方法能应用到多层金属连线技术集成电路中。

Claims (9)

1.一种导电体连线的制造方法，其特征在于，是包含下列步骤：
在硅半导体晶片表面形成一层第一介电层，所述“硅半导体晶片”表面含有第一导电材料；
形成一层第二介电层；
利用光刻技术形成第一个光刻胶图形，以所述“第一个光刻胶图形”作为蚀刻掩膜，利用蚀刻技术蚀去所述“第二介电层”和一部份厚度的所述“第一介电层”，以在所述“第一介电层”表面形成浅凹沟；
侧向蚀去一部份的所述“第一个光刻胶图形，以露出一部份的所述“第二介电层”，再利用蚀刻技术蚀去露出的所述“第二介电层”，所述蚀刻终止于所述“第一介电层”表面；
去除所述“第一个光刻胶图形”；
利用光刻技术形成第二个光刻胶图形，所述“第二光刻胶图形”覆盖住一部份的所述“浅凹沟”和一部份的所述“第二介电层”，而露出一部份的所述“浅凹沟”和一部份的所述“第二介电层”；
以所述“第二个光刻胶图形”和露出一部份的所述“第二介电层”作为蚀刻掩膜，利用蚀刻技术蚀去露出的所述“第一介电层”，所述等离子体蚀刻终止于所述“第一介电层”底层的“第一导电材料”，使所述“浅凹沟”成为“深凹沟”；
去除所述“第二个光刻胶图形”和所述“第二介电层”以在所述“第一介电层”表面形成所述“浅凹沟”和“深凹沟”；
形成一层金属层，所述“金属层”并填满所述“浅凹沟”和“深凹沟”；
去除所述“浅凹沟”和“深凹沟”以外区域的所述金属层，以在所述“浅凹沟”内形成第一金属连线，在所述“深凹沟”内则形成第一金属栓柱。
2.按权利要求1所述的一种导电体连线的制造方法，其特征在于，其中所述硅半导体晶片包含有场氧化层、“金属氧化物半导体场效应晶体管”、“电容器”、“电阻器”和导电材料。
3.按权利要求1所述的一种导电体连线的制造方法，其特征在于，其中所述“金属氧化物半导体场效应晶体管”包含有栅氧化层、栅极与源极/漏极。
4.按权利要求1所述的一种导电体连线的制造方法，其特征在于，其中所述“第一介电层”可由两种以上的介电层组成。
5.按权利要求1所述的一种导电体连线的制造方法，其特征在于，其中所述“第二介电层”，是利用“等离子体增强式化学气相沉积法”形成的氮化硅，其厚度介于500到2000埃之间。
6.按权利要求1所述的一种导电体连线的制造方法，其特征在于，其中所述“第二介电层”是利用“等离子体增强式化学气相沉积法”形成的非晶硅。
7.按权利要求1所述的一种导电体连线的制造方法，其特征在于，其中所述“金属层”是以化学气相沉积法形成。
8.按权利要求1所述的一种导电体连线的制造方法，其特征在于，其中所述的去除所述“浅凹沟”和“深凹沟”以外区域的所述“金属层”，可利用等离子体蚀刻技术对所述“金属层”进行各向异性的回蚀刻，也可以利用化学机械抛光技术。
9.按权利要求1所述的一种导电体连线的制造方法，其特征在于，其中所述深凹沟包含接触窗和介层孔。
CN97103976A 1996-05-23 1997-04-10 导电体连线的制造方法 Expired - Lifetime CN1053765C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/652,175 US5741741A (en) 1996-05-23 1996-05-23 Method for making planar metal interconnections and metal plugs on semiconductor substrates
US08/652,175 1996-05-23

Publications (2)

Publication Number Publication Date
CN1166055A CN1166055A (zh) 1997-11-26
CN1053765C true CN1053765C (zh) 2000-06-21

Family

ID=24615807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97103976A Expired - Lifetime CN1053765C (zh) 1996-05-23 1997-04-10 导电体连线的制造方法

Country Status (2)

Country Link
US (1) US5741741A (zh)
CN (1) CN1053765C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442472C (zh) * 2005-03-02 2008-12-10 恩益禧电子股份有限公司 制造半导体器件的方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
JPH09205185A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2809200B2 (ja) 1996-06-03 1998-10-08 日本電気株式会社 半導体装置の製造方法
JP2000515323A (ja) * 1996-07-18 2000-11-14 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド エッチングストップを用いて互い違いの配線を生成する集積回路
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
US5945350A (en) 1996-09-13 1999-08-31 Micron Technology, Inc. Methods for use in formation of titanium nitride interconnects and interconnects formed using same
JPH1098100A (ja) * 1996-09-20 1998-04-14 Nec Corp コンタクトホール／スルーホール形成方法
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer
US6136686A (en) * 1997-07-18 2000-10-24 International Business Machines Corporation Fabrication of interconnects with two different thicknesses
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
US6465339B2 (en) * 1997-12-19 2002-10-15 Texas Instruments Incorporated Technique for intralevel capacitive isolation of interconnect paths
US6054389A (en) * 1997-12-29 2000-04-25 Vanguard International Semiconductor Corporation Method of forming metal conducting pillars
TW366563B (en) * 1998-02-09 1999-08-11 United Microelectronics Corp Double damascene structure and the manufacturing method
TW444372B (en) * 1998-02-13 2001-07-01 United Microelectronics Corp Manufacturing method for buried DRAM
US6075291A (en) * 1998-02-27 2000-06-13 Micron Technology, Inc. Structure for contact formation using a silicon-germanium alloy
KR100265329B1 (ko) * 1998-04-22 2000-09-15 김영환 반도체 장치의 선택적 반구형 실리콘 그레인전하저장전극 형성방법
US6030541A (en) * 1998-06-19 2000-02-29 International Business Machines Corporation Process for defining a pattern using an anti-reflective coating and structure therefor
NL1009459C2 (nl) * 1998-06-22 1999-12-27 United Microelectronics Corp Tweevoudig-gedamasceerde structuur en vervaardigingswerkwijze hiervoor.
US6395152B1 (en) * 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
TW430946B (en) * 1998-07-22 2001-04-21 United Microelectronics Corp Dual damascene process
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
US6194128B1 (en) * 1998-09-17 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of dual damascene etching
US6228758B1 (en) 1998-10-14 2001-05-08 Advanced Micro Devices, Inc. Method of making dual damascene conductive interconnections and integrated circuit device comprising same
US6725536B1 (en) 1999-03-10 2004-04-27 Micron Technology, Inc. Methods for the fabrication of electrical connectors
US6130167A (en) * 1999-03-18 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of preventing corrosion of a metal structure exposed in a non-fully landed via
US6136662A (en) * 1999-05-13 2000-10-24 Lsi Logic Corporation Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same
KR100303366B1 (ko) 1999-06-29 2001-11-01 박종섭 반도체 소자의 배선 형성방법
US6127260A (en) * 1999-07-16 2000-10-03 Taiwan Semiconductor Manufacturing Company Method of forming a tee shaped tungsten plug structure to avoid high aspect ratio contact holes in embedded DRAM devices
US6406999B1 (en) * 1999-09-16 2002-06-18 Agere Systems Guardian Corp. Semiconductor device having reduced line width variations between tightly spaced and isolated features
US6331479B1 (en) 1999-09-20 2001-12-18 Chartered Semiconductor Manufacturing Ltd. Method to prevent degradation of low dielectric constant material in copper damascene interconnects
KR100358045B1 (ko) * 1999-12-22 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6265306B1 (en) * 2000-01-12 2001-07-24 Advanced Micro Devices, Inc. Resist flow method for defining openings for conductive interconnections in a dielectric layer
US6544885B1 (en) 2000-05-08 2003-04-08 Advanced Micro Devices, Inc. Polished hard mask process for conductor layer patterning
US20040113220A1 (en) * 2000-12-21 2004-06-17 Peter Rieve Optoelectronic component for conversion electromagnetic radiation into an intensity-dependent photocurrent
US6740956B1 (en) 2002-08-15 2004-05-25 National Semiconductor Corporation Metal trace with reduced RF impedance resulting from the skin effect
US6703710B1 (en) * 2002-08-15 2004-03-09 National Semiconductor Corporation Dual damascene metal trace with reduced RF impedance resulting from the skin effect
US6864581B1 (en) 2002-08-15 2005-03-08 National Semiconductor Corporation Etched metal trace with reduced RF impendance resulting from the skin effect
US6853079B1 (en) 2002-08-15 2005-02-08 National Semiconductor Corporation Conductive trace with reduced RF impedance resulting from the skin effect
KR100459723B1 (ko) * 2002-09-10 2004-12-03 삼성전자주식회사 서로 다른 두께의 금속 배선막을 갖는 반도체 소자의 제조방법
US6680258B1 (en) * 2002-10-02 2004-01-20 Promos Technologies, Inc. Method of forming an opening through an insulating layer of a semiconductor device
KR100618855B1 (ko) * 2004-08-02 2006-09-01 삼성전자주식회사 금속 콘택 구조체 형성방법 및 이를 이용한 상변화 메모리제조방법
ITRM20040445A1 (it) * 2004-09-17 2004-12-17 St Microelectronics Srl Processo per scavare trincee in un dispositivo ottico integrato.
US7470630B1 (en) * 2005-04-14 2008-12-30 Altera Corporation Approach to reduce parasitic capacitance from dummy fill
CN101648695B (zh) * 2009-09-07 2012-05-30 北京时代民芯科技有限公司 掩模层三维结构转移的mems体硅工艺方法
US8404581B2 (en) * 2009-09-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect of a semiconductor device
CN102074496B (zh) * 2009-11-19 2013-10-23 上海华虹Nec电子有限公司 用于线路修复的连线方法
EP2385534B1 (en) * 2010-05-05 2017-10-18 Nxp B.V. Integrated transformer
US20110287593A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
CN102420175B (zh) * 2011-06-15 2013-12-04 上海华力微电子有限公司 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法
US8728332B2 (en) * 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US8871649B2 (en) * 2013-03-15 2014-10-28 Globalfoundries Inc. Methods of forming trench/hole type features in a layer of material of an integrated circuit product
CN103456624A (zh) * 2013-08-30 2013-12-18 京东方科技集团股份有限公司 过孔刻蚀方法
DE102013217768A1 (de) * 2013-09-05 2015-03-05 Robert Bosch Gmbh Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug
US9773671B1 (en) * 2016-05-31 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Material composition and process for mitigating assist feature pattern transfer
WO2018063376A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Selective metal removal for conductive interconnects in integrated circuitry
US11901190B2 (en) * 2017-11-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning
CN110323181B (zh) * 2019-07-17 2021-08-24 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
US11276571B2 (en) * 2019-12-26 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method of breaking through etch stop layer
CN113394268B (zh) * 2021-06-09 2022-07-01 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0463956A1 (fr) * 1990-06-26 1992-01-02 Commissariat A L'energie Atomique Procédé de réalisation d'un étage d'un circuit intégré

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5017509A (en) * 1988-07-19 1991-05-21 Regents Of The University Of California Stand-off transmission lines and method for making same
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0463956A1 (fr) * 1990-06-26 1992-01-02 Commissariat A L'energie Atomique Procédé de réalisation d'un étage d'un circuit intégré

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442472C (zh) * 2005-03-02 2008-12-10 恩益禧电子股份有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
CN1166055A (zh) 1997-11-26
US5741741A (en) 1998-04-21

Similar Documents

Publication Publication Date Title
CN1053765C (zh) 导电体连线的制造方法
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
US6993814B2 (en) Method of fabricating a capacitor having sidewall spacer protecting the dielectric layer
JP4417439B2 (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
JP3031301B2 (ja) 銅配線構造およびその製造方法
JP3315287B2 (ja) 半導体装置及びその製造方法
KR19990037532A (ko) 듀얼 다마신 구조를 갖는 반도체 장치 제조 방법
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
EP0216017B1 (en) Method of manufacturing a semiconductor device including forming a multi-level interconnection layer
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
JP3279276B2 (ja) 半導体装置の製造方法
KR20000035246A (ko) 반도체 구조물의 제조 방법
KR100435137B1 (ko) 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법
US20040157392A1 (en) Capacitor in an interconnect system and method of manufacturing thereof
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JPH10116904A (ja) 半導体装置の製造方法
KR100257481B1 (ko) 플러그 금속막을 구비한 반도체 소자의 금속배선 형성방법
KR101147387B1 (ko) 반도체 소자의 제조방법
KR100812298B1 (ko) 엠아이엠 캐패시터 형성방법
US6281092B1 (en) Method for manufacturing a metal-to-metal capacitor utilizing only one masking step
KR100226250B1 (ko) 반도체 소자의 금속 배선 형성방법
JP3323264B2 (ja) 半導体装置の製造方法
JPH0917860A (ja) 半導体素子における配線構造とその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20000621