JP4417439B2 - エッチング・ストップ層を利用する半導体装置構造とその方法 - Google Patents
エッチング・ストップ層を利用する半導体装置構造とその方法 Download PDFInfo
- Publication number
- JP4417439B2 JP4417439B2 JP17389795A JP17389795A JP4417439B2 JP 4417439 B2 JP4417439 B2 JP 4417439B2 JP 17389795 A JP17389795 A JP 17389795A JP 17389795 A JP17389795 A JP 17389795A JP 4417439 B2 JP4417439 B2 JP 4417439B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- forming
- aluminum nitride
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000005530 etching Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims description 154
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052782 aluminium Inorganic materials 0.000 claims description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 33
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 11
- 239000011247 coating layer Substances 0.000 claims description 8
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 7
- 239000000908 ammonium hydroxide Substances 0.000 claims description 7
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 6
- 239000004215 Carbon black (E152) Substances 0.000 claims 1
- 229930195733 hydrocarbon Natural products 0.000 claims 1
- 150000002430 hydrocarbons Chemical class 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、一般に半導体装置に関し、さらに詳しくは、アルミニウムによって構成される絶縁層を用いる半導体装置とその製造方法などに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
二酸化シリコンは、通常、半導体材料の上方に用いられる。小型の幾何学形状を形成する際には、反応性イオン・エッチングを用いて二酸化シリコン層の部分を除去する。装置の形状が小さくなるにつれ、下にある半導体材料をエッチングせずに、ウェーハを挟んで二酸化シリコン層に均一なエッチングを維持することが困難になる。このために、半導体材料の表面に反応性イオン・エッチングに誘導された損傷が起こる。半導体材料表面に対するこの損傷によって、装置の歩どまりが悪くなり、半導体装置の電気特性と性能が悪くなる。
【０００３】
高出力ＲＩＥを用いて二酸化シリコンをエッチングする際の別の問題点は、金属被覆層を形成する際に起こる。通常、信頼性を高めるために、キャッピング層が金属被膜層の上に形成される。しかし、キャッピング層の上にある二酸化シリコン層内にビアを形成する間に、キャッピング層も高出力ＲＩＥによりエッチングを受けた。そのため、キャッピング層が半導体装置の所望の位置から除去されて、信頼性に劣る装置が作成されることになった。
【０００４】
それゆえ、所望の層をエッチングせずに、反応性イオン・エッチングにより誘導される損傷を受けないで、信頼性を改善する半導体装置を作成することのできる製造工程を有することが望ましい。
【０００５】
【実施例】
図１は、本発明の実施例の作成の初期段階の拡大断面図である。好ましくはシリコンによって構成される半導体材料１０が設けられる。半導体材料１０内のＭＯＳ装置の形成が説明されるが、以下の発明の処理段階をいくつか利用してバイポーラ装置を作成することもできる。一般に、ＭＯＳ装置の形成は当技術では周知であるので簡単に説明する。
【０００６】
まず、電界酸化層１２が半導体材料１０上に形成される。次に、チャネル領域１５が、電界酸化層１２をマスクとして用いて能動領域内に形成される。ゲート誘電層１６が、半導体材料１０の一部の上に形成される。次に、通常は多結晶シリコンにより構成されるゲート層１８が、ゲート誘電層１６上に形成され、パターニングされる。ソースおよびドレイン領域２０が、ゲート層１８と電界酸化層１２とをマスクとして利用して形成される。
【０００７】
図２は、さらに処理が進んだ図１の構造を示す。まず、ゲート誘電層１６の被露出部分が除去される。次に、アルミニウムで構成される誘電層２５が図２の構造上に形成される。本発明では、アルミニウムにより構成される誘電層（上記および以下に言及される）は、窒化アルミニウムまたは酸化アルミニウムにより構成される。アルミニウムからなる誘電層２５は、好ましくは、アルゴンおよび窒素ガスまたは酸素ガスを用いるアルミニウムの反応性スパタリングにより形成される。金属有機化学蒸着などのその他の工程を用いてもよい。好適な実施例においては、アルミニウムからなる誘電層２５は、１００ないし１０００オングストロームの厚みをもつ。この下限は、層をもっと薄くした場合に起こるピンホールの形成を避けようとするために設定される。ピンホールが起こると、誘電層２５がそのエッチング・ストップ性を失ってしまう。また、上限は、スペーサ２６（下記に説明）を形成中のアンダーカットにより寸法の制御を失わないように設定される。誘電層２５の厚みは、約３００ないし５００オングストロームの範囲とし、エッチング・ストップ性とエッチングの容易性を両方とも最適にすることが最も好ましい。誘電層２５は、犠牲エッチング・ストップ層として動作する。これについては、下記にさらに詳しく説明する。
【０００８】
次に、シリコンからなる誘電層が、アルミニウムからなる誘電層２５の上に形成され、過フッ化炭化水素プラズマを用いて異方性エッチングが行われ、誘電層をエッチングしてゲート層１８に隣接してスペーサ２６が形成される。スペーサ２６は、二酸化シリコンまたは窒化シリコンによって構成される。アルミニウムからなる誘電層２５は、エッチング・ストップとして機能して、ソースおよびドレイン領域２０を過フッ化炭化水素プラズマへの被爆から保護する。誘電層の厚みは、スペーサ２６の所望の幅により決まる。
【０００９】
ソースおよびドレイン領域２０に対する損傷は、アルミニウムからなる誘電層２５をエッチング・ストップ層として利用することにより防止される。アルミニウムからなる誘電層２５は、過フッ化炭化水素をベースにしたプラズマ・エッチングにより実質的なエッチングを受けない。窒化アルミニウム層２５がないと、スペーサ２６を形成するために行われるオーバーエッチングにより、ソースおよびドレイン領域２０内の半導体材料１０の表面が損傷を受けた。この損傷により、ＭＯＳ装置の電気特性が悪くなった。
【００１０】
図３は、さらに処理が進んだ図２の構造を示す。アルミニウムからなる誘電層２５の被露出部分を除去するために、水酸化アンモニウム溶液が用いられる。これにより、アルミニウムからなる誘電層２５とスペーサ２６の誘電層とからなる複合スペーサが、ゲート層１８に隣接して形成される。窒化アルミニウム層２５の被露出部分が除去されると、スペーサ２６がマスクとして機能する。水酸化アンモニウム溶液は、ソースおよびドレイン領域２０内の半導体材料の表面を損傷しないので、電気特性の優れた装置が形成される。
【００１１】
図４は、さらに処理が進んだ図３の構造を示す。まず、ケイ化物過程を用いて、ゲート層１８上にケイ化物領域３０が、ソースおよびドレイン領域２０内にケイ化物領域３１が形成される。ケイ化物過程は、当技術では周知のものである。アルミニウムからなる誘電層３４が、図４の構造の表面上に形成される。アルミニウムからなる誘電層３４は、好ましくは、アルミニウムからなる誘電層２５に関して開示されたのと同様に形成される。次に、誘電層３５がアルミニウムからなる誘電層３４の表面上に形成される。誘電層３５は、好ましくは、ドーピングされた二酸化シリコンからなる。アルミニウムからなる誘電層２５をエッチングしてスペーサ２６を形成するために上記に開示されたのと同じエッチング過程を用いて、ビア３６が誘電層３５およびアルミニウムからなる誘電層３４内に形成される。アルミニウムからなる誘電層３４もまた、本発明のこの部分内でエッチング・ストップとして機能し、下部の半導体材料１０に対する損傷を防ぐ。
【００１２】
図５は、さらに処理が進んだ図４の構造を示す。誘電層３５上およびビア３６内に金属相互接続層または金属被覆層３７が形成されて、ソースおよびドレイン領域２０と接触する。金属被覆層３７は、通常は、半導体材料１０とその上に形成されたアルミニウムからなる金属とに接触する境界金属層（別に図示せず）によって構成される。金属からなるキャッピング層３８が、金属被覆層３７上に形成されて、金属被覆層３７の信頼性を高める。キャッピング層３８は、電気泳動抵抗を高め、金属相互接続層の応力誘導による空隙形成を防ぐために用いられる。本実施例においては、キャッピング層３８は、チタン・タングステンまたは窒化チタンから構成され、約１２５オングストロームの厚みを有する。
【００１３】
多層金属被覆が形成される場合には、金属被覆層３７とキャッピング層３８の一部を従来のエッチングを用いて除去し、金属被覆層３７とキャッピング層３８の一部分だけが誘電層３５上とビア３６内とに残って、ソースおよびドレイン領域２０に対する電気接触部を形成するようにしてもよい。
【００１４】
次に、アルミニウムからなる誘電層３９がキャッピング層３８および誘電層３５の表面上に形成される。アルミニウムからなる誘電層３９は、好ましくは、アルミニウムからなる誘電層２５に関して上記に開示されたのと同様に形成される。次に、誘電層４０が形成およびパターニングされて、アルミニウムからなる誘電層３９を露出させ、ビア４２を形成する。誘電層４０は、好ましくは、二酸化シリコンまたはスピン・オン・ガラスで構成される。アルミニウムからなる誘電層３９は、誘電層４０のエッチング中は、エッチング・ストップとして機能する。
【００１５】
その後、アルミニウムからなる誘電層３９は、上記に開示されたように水酸化アンモニウム・エッチングを用いて除去される。水酸化アンモニウム・エッチングは、アルミニウムからなる誘電層３９に対して選択的に機能し、キャッピング層３８をエッチングすることはない。
【００１６】
従来は、アルミニウムからなる誘電層３９を用いないと、誘電層４０のパターニング中にキャッピング層３８がエッチングされて、ビア４２が形成された。これは、キャッピング層３８が薄くて、誘電層４０とほぼ同じ速度でエッチングされたためである。誘電層４０のオーバーエッチングが必要とされるので、キャッピング層３８が全体的に同時にエッチングされることが多かった。
【００１７】
そのため、信頼性を改善するためにキャッピング層３８が形成されても、従来はこの目的が達成されなかった。アルミニウムからなる誘電層３９を用いることで、このように、キャッピング層３８の除去を防ぐことができ、高い信頼性をもって製造される装置が得られる。第２金属被覆層４５が、誘電層４０の表面上に形成され、ビア４２を通じてキャッピング層３８と接触する。
【００１８】
容易に理解されるように、種々の処理段階の間に窒化アルミニウムを利用する装置により、ソースおよびドレイン領域に対する損傷を起こさず、信頼性強化層を除去せずに装置を製造することができる。特に、上部の誘電層のエッチング中に、金属相互接続層を覆うチタン・タングステンまたは窒化チタン層を除去することが、窒化アルミニウム層をエッチング・ストップとして用いることにより阻止される。工程全体を通じて、アルミニウムからなる誘電層が犠牲エッチング・ストップ層として用いられること、またアルミニウムからなる誘電層の除去しなければならない部分が高温段階に構造をさらす前に除去されることに注目することも重要である。アルミニウムからなる誘電層が過フッ化炭化水素をベースにしたエッチング剤にさらされた後であって除去される前に高温段階が実行されると、既知の従来のエッチング剤を用いては除去することが不可能になることがわかっている。
【図面の簡単な説明】
【図１】本発明の実施例の作成の初期段階の拡大断面図である。
【図２】本発明の実施例の作成の中間段階の拡大断面図である。
【図３】本発明の実施例の作成の中間段階の拡大断面図である。
【図４】本発明の実施例の作成の中間段階の拡大断面図である。
【図５】本発明の実施例の作成の最終段階の拡大断面図である。
【符号の説明】
１０ 半導体材料
１２ 電界酸化層
１５ チャネル領域
１６ ゲート誘電層
１８ ゲート層
２０ ソースおよびドレイン領域
２５，３４，３９ アルミニウム誘電層
２６ スペーサ
３０，３１ ケイ化物領域
３５，４０ 誘電層
３７，４５ 金属被覆層
３８ キャッピング層
【産業上の利用分野】
本発明は、一般に半導体装置に関し、さらに詳しくは、アルミニウムによって構成される絶縁層を用いる半導体装置とその製造方法などに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
二酸化シリコンは、通常、半導体材料の上方に用いられる。小型の幾何学形状を形成する際には、反応性イオン・エッチングを用いて二酸化シリコン層の部分を除去する。装置の形状が小さくなるにつれ、下にある半導体材料をエッチングせずに、ウェーハを挟んで二酸化シリコン層に均一なエッチングを維持することが困難になる。このために、半導体材料の表面に反応性イオン・エッチングに誘導された損傷が起こる。半導体材料表面に対するこの損傷によって、装置の歩どまりが悪くなり、半導体装置の電気特性と性能が悪くなる。
【０００３】
高出力ＲＩＥを用いて二酸化シリコンをエッチングする際の別の問題点は、金属被覆層を形成する際に起こる。通常、信頼性を高めるために、キャッピング層が金属被膜層の上に形成される。しかし、キャッピング層の上にある二酸化シリコン層内にビアを形成する間に、キャッピング層も高出力ＲＩＥによりエッチングを受けた。そのため、キャッピング層が半導体装置の所望の位置から除去されて、信頼性に劣る装置が作成されることになった。
【０００４】
それゆえ、所望の層をエッチングせずに、反応性イオン・エッチングにより誘導される損傷を受けないで、信頼性を改善する半導体装置を作成することのできる製造工程を有することが望ましい。
【０００５】
【実施例】
図１は、本発明の実施例の作成の初期段階の拡大断面図である。好ましくはシリコンによって構成される半導体材料１０が設けられる。半導体材料１０内のＭＯＳ装置の形成が説明されるが、以下の発明の処理段階をいくつか利用してバイポーラ装置を作成することもできる。一般に、ＭＯＳ装置の形成は当技術では周知であるので簡単に説明する。
【０００６】
まず、電界酸化層１２が半導体材料１０上に形成される。次に、チャネル領域１５が、電界酸化層１２をマスクとして用いて能動領域内に形成される。ゲート誘電層１６が、半導体材料１０の一部の上に形成される。次に、通常は多結晶シリコンにより構成されるゲート層１８が、ゲート誘電層１６上に形成され、パターニングされる。ソースおよびドレイン領域２０が、ゲート層１８と電界酸化層１２とをマスクとして利用して形成される。
【０００７】
図２は、さらに処理が進んだ図１の構造を示す。まず、ゲート誘電層１６の被露出部分が除去される。次に、アルミニウムで構成される誘電層２５が図２の構造上に形成される。本発明では、アルミニウムにより構成される誘電層（上記および以下に言及される）は、窒化アルミニウムまたは酸化アルミニウムにより構成される。アルミニウムからなる誘電層２５は、好ましくは、アルゴンおよび窒素ガスまたは酸素ガスを用いるアルミニウムの反応性スパタリングにより形成される。金属有機化学蒸着などのその他の工程を用いてもよい。好適な実施例においては、アルミニウムからなる誘電層２５は、１００ないし１０００オングストロームの厚みをもつ。この下限は、層をもっと薄くした場合に起こるピンホールの形成を避けようとするために設定される。ピンホールが起こると、誘電層２５がそのエッチング・ストップ性を失ってしまう。また、上限は、スペーサ２６（下記に説明）を形成中のアンダーカットにより寸法の制御を失わないように設定される。誘電層２５の厚みは、約３００ないし５００オングストロームの範囲とし、エッチング・ストップ性とエッチングの容易性を両方とも最適にすることが最も好ましい。誘電層２５は、犠牲エッチング・ストップ層として動作する。これについては、下記にさらに詳しく説明する。
【０００８】
次に、シリコンからなる誘電層が、アルミニウムからなる誘電層２５の上に形成され、過フッ化炭化水素プラズマを用いて異方性エッチングが行われ、誘電層をエッチングしてゲート層１８に隣接してスペーサ２６が形成される。スペーサ２６は、二酸化シリコンまたは窒化シリコンによって構成される。アルミニウムからなる誘電層２５は、エッチング・ストップとして機能して、ソースおよびドレイン領域２０を過フッ化炭化水素プラズマへの被爆から保護する。誘電層の厚みは、スペーサ２６の所望の幅により決まる。
【０００９】
ソースおよびドレイン領域２０に対する損傷は、アルミニウムからなる誘電層２５をエッチング・ストップ層として利用することにより防止される。アルミニウムからなる誘電層２５は、過フッ化炭化水素をベースにしたプラズマ・エッチングにより実質的なエッチングを受けない。窒化アルミニウム層２５がないと、スペーサ２６を形成するために行われるオーバーエッチングにより、ソースおよびドレイン領域２０内の半導体材料１０の表面が損傷を受けた。この損傷により、ＭＯＳ装置の電気特性が悪くなった。
【００１０】
図３は、さらに処理が進んだ図２の構造を示す。アルミニウムからなる誘電層２５の被露出部分を除去するために、水酸化アンモニウム溶液が用いられる。これにより、アルミニウムからなる誘電層２５とスペーサ２６の誘電層とからなる複合スペーサが、ゲート層１８に隣接して形成される。窒化アルミニウム層２５の被露出部分が除去されると、スペーサ２６がマスクとして機能する。水酸化アンモニウム溶液は、ソースおよびドレイン領域２０内の半導体材料の表面を損傷しないので、電気特性の優れた装置が形成される。
【００１１】
図４は、さらに処理が進んだ図３の構造を示す。まず、ケイ化物過程を用いて、ゲート層１８上にケイ化物領域３０が、ソースおよびドレイン領域２０内にケイ化物領域３１が形成される。ケイ化物過程は、当技術では周知のものである。アルミニウムからなる誘電層３４が、図４の構造の表面上に形成される。アルミニウムからなる誘電層３４は、好ましくは、アルミニウムからなる誘電層２５に関して開示されたのと同様に形成される。次に、誘電層３５がアルミニウムからなる誘電層３４の表面上に形成される。誘電層３５は、好ましくは、ドーピングされた二酸化シリコンからなる。アルミニウムからなる誘電層２５をエッチングしてスペーサ２６を形成するために上記に開示されたのと同じエッチング過程を用いて、ビア３６が誘電層３５およびアルミニウムからなる誘電層３４内に形成される。アルミニウムからなる誘電層３４もまた、本発明のこの部分内でエッチング・ストップとして機能し、下部の半導体材料１０に対する損傷を防ぐ。
【００１２】
図５は、さらに処理が進んだ図４の構造を示す。誘電層３５上およびビア３６内に金属相互接続層または金属被覆層３７が形成されて、ソースおよびドレイン領域２０と接触する。金属被覆層３７は、通常は、半導体材料１０とその上に形成されたアルミニウムからなる金属とに接触する境界金属層（別に図示せず）によって構成される。金属からなるキャッピング層３８が、金属被覆層３７上に形成されて、金属被覆層３７の信頼性を高める。キャッピング層３８は、電気泳動抵抗を高め、金属相互接続層の応力誘導による空隙形成を防ぐために用いられる。本実施例においては、キャッピング層３８は、チタン・タングステンまたは窒化チタンから構成され、約１２５オングストロームの厚みを有する。
【００１３】
多層金属被覆が形成される場合には、金属被覆層３７とキャッピング層３８の一部を従来のエッチングを用いて除去し、金属被覆層３７とキャッピング層３８の一部分だけが誘電層３５上とビア３６内とに残って、ソースおよびドレイン領域２０に対する電気接触部を形成するようにしてもよい。
【００１４】
次に、アルミニウムからなる誘電層３９がキャッピング層３８および誘電層３５の表面上に形成される。アルミニウムからなる誘電層３９は、好ましくは、アルミニウムからなる誘電層２５に関して上記に開示されたのと同様に形成される。次に、誘電層４０が形成およびパターニングされて、アルミニウムからなる誘電層３９を露出させ、ビア４２を形成する。誘電層４０は、好ましくは、二酸化シリコンまたはスピン・オン・ガラスで構成される。アルミニウムからなる誘電層３９は、誘電層４０のエッチング中は、エッチング・ストップとして機能する。
【００１５】
その後、アルミニウムからなる誘電層３９は、上記に開示されたように水酸化アンモニウム・エッチングを用いて除去される。水酸化アンモニウム・エッチングは、アルミニウムからなる誘電層３９に対して選択的に機能し、キャッピング層３８をエッチングすることはない。
【００１６】
従来は、アルミニウムからなる誘電層３９を用いないと、誘電層４０のパターニング中にキャッピング層３８がエッチングされて、ビア４２が形成された。これは、キャッピング層３８が薄くて、誘電層４０とほぼ同じ速度でエッチングされたためである。誘電層４０のオーバーエッチングが必要とされるので、キャッピング層３８が全体的に同時にエッチングされることが多かった。
【００１７】
そのため、信頼性を改善するためにキャッピング層３８が形成されても、従来はこの目的が達成されなかった。アルミニウムからなる誘電層３９を用いることで、このように、キャッピング層３８の除去を防ぐことができ、高い信頼性をもって製造される装置が得られる。第２金属被覆層４５が、誘電層４０の表面上に形成され、ビア４２を通じてキャッピング層３８と接触する。
【００１８】
容易に理解されるように、種々の処理段階の間に窒化アルミニウムを利用する装置により、ソースおよびドレイン領域に対する損傷を起こさず、信頼性強化層を除去せずに装置を製造することができる。特に、上部の誘電層のエッチング中に、金属相互接続層を覆うチタン・タングステンまたは窒化チタン層を除去することが、窒化アルミニウム層をエッチング・ストップとして用いることにより阻止される。工程全体を通じて、アルミニウムからなる誘電層が犠牲エッチング・ストップ層として用いられること、またアルミニウムからなる誘電層の除去しなければならない部分が高温段階に構造をさらす前に除去されることに注目することも重要である。アルミニウムからなる誘電層が過フッ化炭化水素をベースにしたエッチング剤にさらされた後であって除去される前に高温段階が実行されると、既知の従来のエッチング剤を用いては除去することが不可能になることがわかっている。
【図面の簡単な説明】
【図１】本発明の実施例の作成の初期段階の拡大断面図である。
【図２】本発明の実施例の作成の中間段階の拡大断面図である。
【図３】本発明の実施例の作成の中間段階の拡大断面図である。
【図４】本発明の実施例の作成の中間段階の拡大断面図である。
【図５】本発明の実施例の作成の最終段階の拡大断面図である。
【符号の説明】
１０ 半導体材料
１２ 電界酸化層
１５ チャネル領域
１６ ゲート誘電層
１８ ゲート層
２０ ソースおよびドレイン領域
２５，３４，３９ アルミニウム誘電層
２６ スペーサ
３０，３１ ケイ化物領域
３５，４０ 誘電層
３７，４５ 金属被覆層
３８ キャッピング層
Claims (2)
- 半導体構造を形成する方法であって：
半導体材料（１０）を設ける段階；
前記半導体材料上に第１金属被覆層（３７）を形成する段階；
前記第１金属被覆層上に窒化チタンまたはチタンタングステンからなる層（３８）を形成する段階；
前記窒化チタンまたはチタンタングステンからなる層（３８）上に窒化アルミニウムからなる誘電層（３９）を形成する段階；
窒化アルミニウムからなる前記誘電層（３９）上に二酸化シリコンからなる誘電層（４０）を形成する段階；
窒化アルミニウムからなる前記誘電層（３９）上の二酸化シリコンからなる前記誘電層（４０）の一部を、窒化アルミニウムからなる前記誘電層（３９）の表面が露出するまで、過フッ化炭化水素プラズマを用いた異方性エッチングにより除去し、ビア（４２）を形成する段階；
前記窒化チタンまたはチタンタングステンからなる層（３８）上の露出された窒化アルミニウムからなる前記誘電層（３９）の一部を、前記窒化チタンまたはチタンタングステンからなる層（３８）の表面が露出するまで、水酸化アンモニウム溶液により除去する段階；および
二酸化シリコンからなる前記誘電層（４０）上、および前記窒化チタンまたはチタンタングステンからなる層（３８）上、および前記ビア（４２）内に第２金属被覆層（４５）を形成する段階；
によって構成されることを特徴とする方法。 - 半導体構造を形成する方法であって：
半導体材料（１０）を設ける段階；
前記半導体材料（１０）の部分の上にゲート層（１８）を形成する段階；
前記ゲート層（１８）の下の前記半導体材料（１０）の部分内にチャネル領域（１５）を形成する段階；
前記チャネル領域（１５）に隣接する前記半導体材料（１０）の部分内にソース領域（２０）およびドレイン領域（２０）を形成する段階；
前記半導体材料（１０）上の前記ゲート層（１８）に隣接してスペーサ（２５，２６）を形成する段階であって、
前記半導体材料（１０）と前記ゲート層（１８）との上に窒化アルミニウムからなる第１誘電層（２５）を形成し、
窒化アルミニウムからなる前記第１誘電層（２５）上に第１二酸化シリコン層（２６）を形成し、そして、
前記第１二酸化シリコン層（２６）の一部を、過フッ化炭化水素プラズマを用いた異方性エッチングにより除去し、窒化アルミニウムからなる前記第１誘電層（２５）の一部を、水酸化アンモニウム溶液により除去して、窒化アルミニウムからなる前記第１誘電層（２５）と前記第１二酸化シリコン層（２６）とから構成される前記スペーサ（２５，２６）を形成する段階；
前記ソース領域（２０）および前記ドレイン領域（２０）上と、前記スペーサ（２５，２６）および前記ゲート層（１８）上との前記半導体材料（１０）の部分上に、窒化アルミニウムからなる第２誘電層（３４）を形成する段階；
窒化アルミニウムからなる前記第２誘電層（３４）上に第２二酸化シリコン層（３５）を形成する段階；
前記ソース領域（２０）の一部と前記ドレイン領域（２０）の一部との上の前記第２二酸化シリコン層（３５）の部分を、過フッ化炭化水素プラズマを用いた異方性エッチングにより除去する段階；
前記ソース領域（２０）の一部と前記ドレイン領域（２０）の一部との上の窒化アルミニウムからなる前記第２誘電層（３４）の部分を、水酸化アンモニウム溶液により除去し、第１のビア（３６）を形成する段階；
前記第１のビア（３６）内に第１金属被覆層（３７）を形成して、前記ソース領域（２０）および前記ドレイン領域（２０）との電気接触を行う段階；
前記第１金属被覆層上に窒化チタンまたはチタンタングステンからなる層（３８）を形成する段階；
前記窒化チタンまたはチタンタングステンからなる層（３８）上に窒化アルミニウムからなる第３誘電層（３９）を形成する段階；
窒化アルミニウムからなる前記第３誘電層（３９）上に、第３二酸化シリコン層（４０）を形成する段階；
窒化アルミニウムからなる前記第３誘電層（３９）をエッチング・ストップとして用いて、前記窒化チタンまたはチタンタングステンからなる層（３８）上の前記第３二酸化シリコン層（４０）の部分を、過フッ化炭化水素プラズマを用いた異方性エッチングにより除去する段階；
前記窒化チタンまたはチタンタングステンからなる層（３８）上の、窒化アルミニウムからなる前記第３誘電層（３９）の部分を、水酸化アンモニウム溶液により除去する段階であって、窒化アルミニウムからなる前記第３誘電層（３９）の部分が除去され、第２のビア（４２）が形成される段階；および
前記窒化チタンまたはチタンタングステンからなる層（３８）上の前記第２のビア（４２）内に第２金属被覆層（４５）を形成する段階；
によって構成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26834594A | 1994-06-29 | 1994-06-29 | |
| US268345 | 1994-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817930A JPH0817930A (ja) | 1996-01-19 |
| JP4417439B2 true JP4417439B2 (ja) | 2010-02-17 |
Family
ID=23022559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17389795A Expired - Fee Related JP4417439B2 (ja) | 1994-06-29 | 1995-06-19 | エッチング・ストップ層を利用する半導体装置構造とその方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5707901A (ja) |
| JP (1) | JP4417439B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300790A (zh) * | 2017-07-24 | 2019-02-01 | 格芯公司 | 具有牺牲多晶硅层的接触蚀刻停止层 |
| TWI707396B (zh) * | 2016-05-10 | 2020-10-11 | 日商東京威力科創股份有限公司 | 蝕刻方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077763A (en) * | 1996-11-19 | 2000-06-20 | United Microelectronics Corp. | Process for fabricating a self-aligned contact |
| US5817562A (en) * | 1997-01-24 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC) |
| TW399266B (en) * | 1997-02-04 | 2000-07-21 | Winbond Electronics Corp | Method for etching contact windows |
| US6063698A (en) * | 1997-06-30 | 2000-05-16 | Motorola, Inc. | Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits |
| US5955380A (en) * | 1997-09-30 | 1999-09-21 | Siemens Aktiengesellschaft | Endpoint detection method and apparatus |
| US6133139A (en) | 1997-10-08 | 2000-10-17 | International Business Machines Corporation | Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof |
| US6846739B1 (en) * | 1998-02-27 | 2005-01-25 | Micron Technology, Inc. | MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer |
| US6162722A (en) * | 1999-05-17 | 2000-12-19 | United Microelectronics Corp. | Unlanded via process |
| KR100540246B1 (ko) * | 1999-12-22 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US6537902B1 (en) * | 2000-01-24 | 2003-03-25 | Oki Electric Industry Co, Ltd. | Method of forming a via hole in a semiconductor device |
| US6306313B1 (en) | 2000-02-04 | 2001-10-23 | Agere Systems Guardian Corp. | Selective etching of thin films |
| US6251796B1 (en) * | 2000-02-24 | 2001-06-26 | Conexant Systems, Inc. | Method for fabrication of ceramic tantalum nitride and improved structures based thereon |
| US6734071B1 (en) * | 2000-08-30 | 2004-05-11 | Micron Technology, Inc. | Methods of forming insulative material against conductive structures |
| KR100400035B1 (ko) * | 2001-02-21 | 2003-09-29 | 삼성전자주식회사 | 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법 |
| US6955965B1 (en) | 2003-12-09 | 2005-10-18 | Fasl, Llc | Process for fabrication of nitride layer with reduced hydrogen content in ONO structure in semiconductor device |
| US6949481B1 (en) | 2003-12-09 | 2005-09-27 | Fasl, Llc | Process for fabrication of spacer layer with reduced hydrogen content in semiconductor device |
| KR100540341B1 (ko) * | 2003-12-31 | 2006-01-11 | 동부아남반도체 주식회사 | 반도체 소자 제조방법 |
| US7196008B1 (en) * | 2005-03-23 | 2007-03-27 | Spansion Llc | Aluminum oxide as liner or cover layer to spacers in memory device |
| JP2009016754A (ja) * | 2007-07-09 | 2009-01-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5816570B2 (ja) | 2011-05-27 | 2015-11-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| US10355131B2 (en) * | 2016-05-17 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| US10755972B2 (en) * | 2016-11-29 | 2020-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136267A (ja) * | 1983-12-23 | 1985-07-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| JPS62272571A (ja) * | 1986-05-21 | 1987-11-26 | Hitachi Ltd | 半導体装置 |
| JPS62276832A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | 被膜形成方法およびそれを用いた半導体装置の製造方法 |
| US4824803A (en) * | 1987-06-22 | 1989-04-25 | Standard Microsystems Corporation | Multilayer metallization method for integrated circuits |
| JPH0626201B2 (ja) * | 1987-10-15 | 1994-04-06 | 富士通株式会社 | 半導体装置の製造方法 |
| US5001076A (en) * | 1987-10-23 | 1991-03-19 | Vitesse Semiconductor Corporation | Process for fabricating III-V devices using a composite dielectric layer |
| US4855247A (en) * | 1988-01-19 | 1989-08-08 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
| JPH01244666A (ja) * | 1988-03-25 | 1989-09-29 | Nec Corp | 半導体装置の製造方法 |
| JPH0475351A (ja) * | 1990-07-17 | 1992-03-10 | Mitsubishi Electric Corp | 化合物半導体装置の製造方法 |
| EP0469214A1 (en) * | 1990-07-31 | 1992-02-05 | International Business Machines Corporation | Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom |
| US5118382A (en) * | 1990-08-10 | 1992-06-02 | Ibm Corporation | Elimination of etch stop undercut |
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US5270263A (en) * | 1991-12-20 | 1993-12-14 | Micron Technology, Inc. | Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering |
| US5284549A (en) * | 1992-01-02 | 1994-02-08 | International Business Machines Corporation | Selective fluorocarbon-based RIE process utilizing a nitrogen additive |
| US5451543A (en) * | 1994-04-25 | 1995-09-19 | Motorola, Inc. | Straight sidewall profile contact opening to underlying interconnect and method for making the same |
-
1995
- 1995-06-19 JP JP17389795A patent/JP4417439B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-29 US US08/688,081 patent/US5707901A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI707396B (zh) * | 2016-05-10 | 2020-10-11 | 日商東京威力科創股份有限公司 | 蝕刻方法 |
| CN109300790A (zh) * | 2017-07-24 | 2019-02-01 | 格芯公司 | 具有牺牲多晶硅层的接触蚀刻停止层 |
| CN109300790B (zh) * | 2017-07-24 | 2021-11-02 | 格芯(美国)集成电路科技有限公司 | 具有牺牲多晶硅层的接触蚀刻停止层 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817930A (ja) | 1996-01-19 |
| US5707901A (en) | 1998-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| KR100376628B1 (ko) | 집적회로내의전도성상호접속구조및전도성상호접속형성방법 | |
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| GB2214709A (en) | A method of enabling connection to a substructure forming part of an electronic device | |
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| JPH03138934A (ja) | 異なる深さを有する窓のエッチング法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US6093627A (en) | Self-aligned contact process using silicon spacers | |
| JP3959790B2 (ja) | 半導体装置の製造方法 | |
| US6528372B2 (en) | Sidewall spacer definition of gates | |
| KR100243280B1 (ko) | 반도체장치의 게이트패턴 및 그 제조방법 | |
| US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
| JP3449137B2 (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| KR100518527B1 (ko) | 저저항의 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| KR100356475B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100447989B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100305642B1 (ko) | 반도체소자의콘택홀형성방법 | |
| TW396455B (en) | Semiconductor process for improving non-uniform etching thickness by providing etch stop layer | |
| JPH09270463A (ja) | コンタクト孔の形成方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050304 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050506 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070111 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070813 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071212 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071220 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080307 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20090422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090422 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090904 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |