JP2009016754A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009016754A JP2009016754A JP2007180017A JP2007180017A JP2009016754A JP 2009016754 A JP2009016754 A JP 2009016754A JP 2007180017 A JP2007180017 A JP 2007180017A JP 2007180017 A JP2007180017 A JP 2007180017A JP 2009016754 A JP2009016754 A JP 2009016754A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- silicon nitride
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 92
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 92
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 76
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 76
- 229910021332 silicide Inorganic materials 0.000 claims description 41
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 13
- 230000002265 prevention Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 ゲート電極の側壁絶縁膜のエッチングを効果的に防止することが可能な半導体装置を提供する。
【解決手段】 半導体基板１１と、半導体基板上に形成されたゲート絶縁膜１３と、ゲート絶縁膜上に形成されたゲート電極２２と、ゲート電極の側面に形成された第１の絶縁膜１７と、第１の絶縁膜の表面を覆い、第１の絶縁膜とは異なった材料で形成された第２の絶縁膜２８と、半導体基板、ゲート電極及び第２の絶縁膜を覆い、第２の絶縁膜とは異なった材料で形成された第３の絶縁膜２３とを備える。
【選択図】 図１１
【解決手段】 半導体基板１１と、半導体基板上に形成されたゲート絶縁膜１３と、ゲート絶縁膜上に形成されたゲート電極２２と、ゲート電極の側面に形成された第１の絶縁膜１７と、第１の絶縁膜の表面を覆い、第１の絶縁膜とは異なった材料で形成された第２の絶縁膜２８と、半導体基板、ゲート電極及び第２の絶縁膜を覆い、第２の絶縁膜とは異なった材料で形成された第３の絶縁膜２３とを備える。
【選択図】 図１１
Description
本発明は、半導体装置及びその製造方法に関する。
近年、ＭＩＳトランジスタの高性能化をはかる観点から、ゲート電極全体をシリサイドで形成するフルシリサイドゲート構造が提案されている（例えば、特許文献１参照）。このフルシリサイドゲート構造を有するＭＩＳトランジスタでは、製造プロセスの要請から、ゲート電極の側壁絶縁膜としてシリコン窒化膜が用いられる。
しかしながら、ゲート電極の側壁絶縁膜としてシリコン窒化膜を用いた場合、例えばコンタクトホール形成工程で側壁絶縁膜（シリコン窒化膜）がエッチングされるおそれがある。その結果、半導体基板の側壁絶縁膜下の部分もエッチングされ、ＭＩＳトランジスタの特性や信頼性を悪化させる要因となる。
したがって、ゲート電極の側壁絶縁膜のエッチングを効果的に防止することは、特性や信頼性に優れた半導体装置を得る上で重要である。
特開２００６−３３２２７０号公報
本発明は、ゲート電極の側壁絶縁膜のエッチングを効果的に防止することが可能な半導体装置及びその製造方法を提供することを目的としている。
本発明の第１の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第１の絶縁膜と、前記第１の絶縁膜の表面を覆い、前記第１の絶縁膜とは異なった材料で形成された第２の絶縁膜と、前記半導体基板、前記ゲート電極及び前記第２の絶縁膜を覆い、前記第２の絶縁膜とは異なった材料で形成された第３の絶縁膜と、を備える。
本発明の第２の視点に係る半導体装置の製造方法は、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第１の絶縁膜と、前記第１の絶縁膜の表面を覆い、前記第１の絶縁膜とは異なった材料で形成された第２の絶縁膜と、を備えた構造を形成する工程と、前記半導体基板、前記ゲート電極及び前記第２の絶縁膜を覆い、前記第２の絶縁膜とは異なった材料で形成された第３の絶縁膜を形成する工程と、前記第３の絶縁膜を覆い、前記第３の絶縁膜とは異なった材料で形成された第４の絶縁膜を形成する工程と、前記第３の絶縁膜及び前記第４の絶縁膜にコンタクトホールを形成する工程と、を備える。
本発明の第３の視点に係る半導体装置の製造方法は、シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたシリコン膜と、前記シリコン膜の上面に形成された第１のシリコン窒化膜と、前記シリコン膜の側面に形成された第２のシリコン窒化膜と、を備えた構造を形成する工程と、前記構造で覆われていない前記シリコン基板の表面領域を第１のシリサイド膜に変換する工程と、前記第１のシリサイド膜上に第１のシリコン酸化膜を形成する工程と、前記第１のシリコン酸化膜を形成した後、前記第１のシリコン窒化膜を除去して前記シリコン膜を露出させる工程と、前記露出したシリコン膜を第２のシリサイド膜に変換してゲート電極を形成する工程と、前記ゲート電極を形成した後、前記第１のシリコン酸化膜を除去する工程と、前記第１のシリコン酸化膜を除去した後、前記第２のシリコン窒化膜の表面を覆う第２のシリコン酸化膜を形成する工程と、前記第１のシリサイド膜、前記ゲート電極及び前記第２のシリコン酸化膜を覆う第３のシリコン窒化膜を形成する工程と、前記第３のシリコン窒化膜を覆う第３のシリコン酸化膜を形成する工程と、前記第３のシリコン酸化膜に前記第３のシリコン窒化膜に達する予備的なホールを形成する工程と、前記第３のシリコン窒化膜の前記予備的なホールの下に位置する部分を除去して、前記第３のシリコン酸化膜及び前記第３のシリコン窒化膜にコンタクトホールを形成する工程と、を備える。
本発明によれば、ゲート電極の側壁絶縁膜（第１の絶縁膜）のエッチングを効果的に防止することが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
図１〜図１１は、本発明の実施形態に係る半導体装置（半導体集積回路装置）の製造工程を模式的に示した断面図である。
まず、図１に示すように、シリコン基板（半導体基板）１１に、ＳＴＩ（shallow trench isolation）型の素子分離領域１２を形成する。続いて、シリコン基板１１上にゲート絶縁膜１３を形成し、ゲート絶縁膜１３上に厚さ１００ｎｍのポリシリコン膜１４を形成する。さらに、ポリシリコン膜１４上に厚さ５０ｎｍのシリコン窒化膜（第１のシリコン窒化膜）１５を形成する。その後、シリコン窒化膜１５、ポリシリコン膜１４及びゲート絶縁膜１３をパターニングする。
次に、図２に示すように、上記パターニングによって得られた構造（ゲート絶縁膜１３、ポリシリコン膜１４及びシリコン窒化膜１５で形成された構造）をマスクとして用いて、シリコン基板１１に不純物（ｎ型又はｐ型不純物）をイオン注入し、エクステンション拡散層１６を形成する。続いて、上記パターニングによって得られた構造の側面に、側壁絶縁膜としてシリコン窒化膜（第２のシリコン窒化膜）１７を形成する。さらに、シリコン窒化膜１７をマスクとして用いて、シリコン基板１１に不純物（ｎ型又はｐ型不純物）をイオン注入し、ソース／ドレイン拡散層１８を形成する。
次に、図３に示すように、図２の工程で得られた構造で覆われていないシリコン基板１１の表面領域を、シリサイド膜（第１のシリサイド膜）１９に変換する。具体的には、ニッケル等の金属膜を全面に堆積した後、熱処理によってシリコン基板１１の露出表面と金属膜とを反応させる。これにより、シリコン基板１１の表面領域がシリサイド化され、シリサイド膜１９が形成される。ここでは、厚さ２０ｎｍのニッケルシリサイド膜が形成される。なお、ポリシリコン膜１４はシリコン窒化膜１５及び１７で覆われているため、ポリシリコン膜１４はシリサイド膜に変換されない。
次に、図４に示すように、ＣＶＤ（chemical vapor deposition）により、厚さ２０ｎｍ程度のシリコン窒化膜２０を全面に堆積する。続いて、シリコン窒化膜２０上に、ＣＶＤにより、厚さ３００ｎｍ程度のシリコン酸化膜（第１のシリコン酸化膜）２１を堆積する。さらに、ＣＭＰ（chemical mechanical polishing）によって、シリコン酸化膜２１を平坦化する。本工程により、シリサイド膜１９がシリコン窒化膜２０及びシリコン酸化膜２１で覆われた構造が得られる。
次に、図５に示すように、ドライエッチング技術によって、シリコン窒化膜１５、１７及び２０並びにシリコン酸化膜２１をエッチングする。その結果、シリコン窒化膜１５が除去され、ポリシリコン膜１４が露出する。続いて、露出したポリシリコン膜１４全体をシリサイド膜（第２のシリサイド膜）２２に変換する。このシリサイド膜２２によってゲート電極（フルシリサイドゲート電極）が形成される。具体的には、ニッケル等の金属膜を全面に堆積した後、熱処理によってポリシリコン膜１４と金属膜とを反応させる。これにより、ポリシリコン膜１４全体がシリサイド化され、シリサイド膜２２が形成される。ここでは、ニッケルシリサイド膜が形成される。なお、シリコン基板１１の表面はシリコン窒化膜２０及びシリコン酸化膜２１で覆われているため、シリコン基板１１の表面に新たなシリサイド膜は形成されない。
次に、図６に示すように、ドライエッチングにより、シリコン酸化膜２１をシリコン窒化膜１７及び２０に対して選択的に除去する。このとき仮に、側壁絶縁膜としてシリコン窒化膜１７の代わりにシリコン酸化膜が用いられているとすると、シリコン酸化膜２１をエッチングする際に側壁絶縁膜もエッチングされてしまう。その結果、シリコン基板１１の側壁絶縁膜下の部分もエッチングされるおそれがあり、ＭＩＳトランジスタの特性や信頼性を悪化させる要因となる。したがって、側壁絶縁膜にはシリコン窒化膜１７を用いる必要がある。
次に、図７に示すように、シリコン窒化膜２０を、シリコン基板１１、素子分離領域１２、シリサイド膜１９及び２２に対して選択的にエッチング除去する。このとき、シリコン窒化膜１７もエッチングされ、シリコン窒化膜１７の高さが低くなる。例えば、シリコン窒化膜１７の高さは、ゲート電極（シリサイド膜）２２の高さよりも５０ｎｍ程度低くなる。
ここで、本実施形態の比較例について説明する。
比較例では、図７の工程の後、図１２に示すように、厚さ５０ｎｍのシリコン窒化膜２３を全面に形成する。このシリコン窒化膜２３は、コンタクトホール形成工程においてエッチングストッパーとして機能する。また、シリコン窒化膜２３は、シリコン基板１１のチャネル領域に歪みを与えるための応力発生膜としても機能する。チャネル領域に歪みを与えることにより、キャリア移動度を増加させることができる。続いて、シリコン窒化膜２３上に層間絶縁膜としてシリコン酸化膜２４を形成し、さらにシリコン酸化膜２４を平坦化する。平坦化後のシリコン酸化膜２４の膜厚は、ゲート電極２２上の領域で３００ｎｍ程度、その他の領域で４００ｎｍ程度である。
次に、図１３に示すように、フォトリソグラフィにより、シリコン酸化膜２４上にコンタクトホール形成用のフォトレジストパターン２５を形成する。続いて、フォトレジストパターン２５をマスクとして用いて、シリコン酸化膜２４をシリコン窒化膜２３に対して選択的にエッチングする。すなわち、シリコン酸化膜２４をエッチングする際に、シリコン窒化膜２３がエッチングストッパーとして機能する。これにより、シリコン酸化膜２４にシリコン窒化膜２３に達する予備的なホール２６が形成される。
次に、図１４に示すように、シリコン窒化膜２３の予備的なホール２６の下に位置する部分をエッチング除去する。これにより、シリコン酸化膜２４及びシリコン窒化膜２３に、シリサイド膜１９に達するコンタクトホール２７が形成される。
しかしながら、上述した比較例では、以下のような問題が内在している。すなわち、コンタクトホール２７が理想的な位置からずれると、図１４に示すように、シリコン窒化膜２３をエッチングする際にゲート電極２２の側壁にあるシリコン窒化膜１７もエッチングされてしまう。その結果、シリコン基板１１のシリコン窒化膜１７下の部分もエッチングされるおそれがあり、ＭＩＳトランジスタの特性や信頼性を悪化させる大きな要因となる。
そこで、本実施形態では、上述した問題を防止するため、以下のような方法を用いている。
本実施形態では、図７の工程の後、図８に示すように、ＣＶＤによって全面にシリコン酸化膜を堆積し、このシリコン酸化膜によってゲート電極２２及びシリコン窒化膜（第１の絶縁膜）１７を覆う。続いて、このシリコン酸化膜を異方性ドライエッチングする。これにより、ゲート電極２２の側壁にシリコン酸化膜（第２のシリコン酸化膜、第２の絶縁膜）２８が残る。すでに述べたように、シリコン窒化膜１７の高さは、ゲート電極２２の高さよりも低くなっている。すなわち、シリコン窒化膜１７の上面（上端）は、ゲート電極２２の上面よりも低く位置している。また、異方性ドライエッチングの条件を最適化することにより、シリコン酸化膜２８の上面（上端）の高さを、ゲート電極２２の上面の高さと同等にすることができる。したがって、シリコン酸化膜２８によってシリコン窒化膜１７の露出表面全体を覆うことができる。すなわち、シリコン窒化膜１７の上面及び側面がシリコン酸化膜２８によって覆われる。なお、シリコン酸化膜２８を形成する前にすでにシリサイド膜１９が形成されているため、シリコン基板１１とシリコン酸化膜２８との間にはシリサイド膜１９が介在する。
次に、図９に示すように、厚さ５０ｎｍのシリコン窒化膜（第３のシリコン窒化膜、第３の絶縁膜）２３を全面に形成する。このシリコン窒化膜２３により、シリサイド膜１９、ゲート電極２２及びシリコン酸化膜２８が覆われる。このシリコン窒化膜２３は、コンタクトホール形成工程においてエッチングストッパーとして機能する。また、シリコン窒化膜２３は、シリコン基板１１のチャネル領域に歪みを与えるための応力発生膜としても機能する。チャネル領域に歪みを与えることにより、キャリア移動度を増加させることができる。続いて、シリコン窒化膜２３上に層間絶縁膜としてシリコン酸化膜（第３のシリコン酸化膜、第４の絶縁膜）２４を形成し、さらにシリコン酸化膜２４を平坦化する。平坦化後のシリコン酸化膜２４の膜厚は、ゲート電極２２上の領域で３００ｎｍ程度、その他の領域で４００ｎｍ程度である。
次に、図１０に示すように、フォトリソグラフィにより、シリコン酸化膜２４上にコンタクトホール形成用のフォトレジストパターン２５を形成する。続いて、フォトレジストパターン２５をマスクとして用いて、シリコン酸化膜２４をシリコン窒化膜２３に対して選択的にエッチングする。すなわち、シリコン酸化膜２４をエッチングする際に、シリコン窒化膜２３がエッチングストッパーとして機能する。これにより、シリコン酸化膜２４にシリコン窒化膜２３に達する予備的なホール２６が形成される。
次に、図１１に示すように、シリコン窒化膜２３の予備的なホール２６の下に位置する部分をエッチング除去する。シリコン窒化膜２３は、シリサイド膜１９及びシリコン酸化膜２８に対して選択的にエッチング除去される。これにより、シリコン酸化膜２４及びシリコン窒化膜２３に、シリサイド膜１９に達するコンタクトホール２７が形成される。
本実施形態では、シリコン酸化膜２８によってシリコン窒化膜１７の表面全体が覆われている。すなわち、シリコン酸化膜２８によってシリコン窒化膜１７が保護されている。そのため、図１１に示すように、コンタクトホール２７が理想的な位置からずれたとしても、シリコン酸化膜２８によってシリコン窒化膜１７のエッチングを防止することができる。したがって、シリコン基板１１がエッチングされるといった問題を防止することができ、ＭＩＳトランジスタの特性や信頼性の悪化を防止することができる。
以後の工程は特に図示しないが、コンタクトホール２７内に導電物でコンタクトを形成する。さらに、配線工程等を経て半導体装置（半導体集積回路装置）が完成する。
以上のように、本実施形態では、ゲート電極２２の側面に形成されたシリコン窒化膜（側壁絶縁膜、第１の絶縁膜）１７の表面がシリコン酸化膜（第２の絶縁膜）２８によって覆われている。そして、シリコン基板１１、ゲート電極２２及びシリコン酸化膜２８を覆うようにシリコン窒化膜（第３の絶縁膜）２３が形成され、さらにシリコン窒化膜２３を覆うようにシリコン酸化膜（第４の絶縁膜）２４が形成されている。このように、シリコン窒化膜１７の表面がシリコン酸化膜２８によって覆われているため、シリコン窒化膜２３をエッチングする際（例えば、シリコン窒化膜２３及びシリコン酸化膜２４にコンタクトホールを形成する際）に、シリコン酸化膜２８によってシリコン窒化膜１７を保護することができる。したがって、シリコン窒化膜１７がエッチングされてシリコン基板１１の表面が露出するといった問題を防止することができる。その結果、シリコン基板１１がエッチングされてＭＩＳトランジスタの特性や信頼性が悪化するといった問題を防止することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
また、本実施形態では、シリサイド膜１９を形成した後にシリコン酸化膜２８が形成される。そのため、シリサイド膜１９がシリコン基板１１とシリコン酸化膜２８との間に介在している。したがって、チャネル領域とシリサイド膜１９との距離はシリコン窒化膜１７の幅で規定され、チャネル領域とシリサイド膜１９との距離を短くすることができる。その結果、チャネル領域とシリサイド膜１９との間の抵抗を低減することができ、ＭＩＳトランジスタの特性を向上させることができる。
なお、上述した実施形態では、ゲート電極がシリサイド膜２２で形成され、ソース／ドレイン領域上にシリサイド膜１９が形成されているが、シリサイド膜を用いない構造についても、上述した実施形態の方法は適用可能である。
また、上述した実施形態では、第１の絶縁膜をシリコン窒化膜１７、第２の絶縁膜をシリコン酸化膜２８、第３の絶縁膜をシリコン窒化膜２３、第４の絶縁膜をシリコン酸化膜２４で形成したが、第１〜第４の絶縁膜にはシリコン窒化膜及びシリコン酸化膜以外の絶縁膜を用いることも可能である。第１の絶縁膜とは異なった材料で第２の絶縁膜が形成され、第２の絶縁膜とは異なった材料で第３の絶縁膜が形成され、第３の絶縁膜とは異なった材料で第４の絶縁膜が形成されていればよい。例えば、第２の絶縁膜に対して選択的に第３の絶縁膜がエッチングでき、第３の絶縁膜に対して選択的に第４の絶縁膜がエッチングできるように、絶縁膜の材料を選択することが好ましい。例えば、第２の絶縁膜に対して選択的に第３の絶縁膜をエッチングすることができれば、第１の絶縁膜と第３の絶縁膜とが同種の材料で形成されていても、第２の絶縁膜によって第１の絶縁膜を保護することが可能である。
また、上述した実施形態において、シリコン窒化膜には、シリコン及び窒素以外の元素が添加されていてもよい。また、シリコン酸化膜には、シリコン及び酸素以外の元素が添加されていてもよい。例えば、シリコン酸化膜には、リン（Ｐ）やボロン（Ｂ）等の元素が添加されていてもよい。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
１１…シリコン基板 １２…素子分離領域
１３…ゲート絶縁膜 １４…ポリシリコン膜
１５…シリコン窒化膜 １６…エクステンション拡散層
１７…シリコン窒化膜（側壁絶縁膜） １８…ソース／ドレイン拡散層
１９…シリサイド膜 ２０…シリコン窒化膜
２１…シリコン酸化膜 ２２…シリサイド膜（ゲート電極）
２３…シリコン窒化膜 ２４…シリコン酸化膜
２５…フォトレジストパターン ２６…予備的なホール
２７…コンタクトホール ２８…シリコン酸化膜
１３…ゲート絶縁膜 １４…ポリシリコン膜
１５…シリコン窒化膜 １６…エクステンション拡散層
１７…シリコン窒化膜（側壁絶縁膜） １８…ソース／ドレイン拡散層
１９…シリサイド膜 ２０…シリコン窒化膜
２１…シリコン酸化膜 ２２…シリサイド膜（ゲート電極）
２３…シリコン窒化膜 ２４…シリコン酸化膜
２５…フォトレジストパターン ２６…予備的なホール
２７…コンタクトホール ２８…シリコン酸化膜
Claims (5)
- 半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の側面に形成された第１の絶縁膜と、
前記第１の絶縁膜の表面を覆い、前記第１の絶縁膜とは異なった材料で形成された第２の絶縁膜と、
前記半導体基板、前記ゲート電極及び前記第２の絶縁膜を覆い、前記第２の絶縁膜とは異なった材料で形成された第３の絶縁膜と、
を備えたことを特徴とする半導体装置。 - 前記第１の絶縁膜はシリコン窒化膜で形成され、前記第２の絶縁膜はシリコン酸化膜で形成され、前記第３の絶縁膜はシリコン窒化膜で形成されている
ことを特徴とする請求項１に記載の半導体装置。 - 前記半導体基板と前記第２の絶縁膜との間及び前記半導体基板と前記第３の絶縁膜との間に形成されたシリサイド膜をさらに備えた
ことを特徴とする請求項１に記載の半導体装置。 - 半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第１の絶縁膜と、前記第１の絶縁膜の表面を覆い、前記第１の絶縁膜とは異なった材料で形成された第２の絶縁膜と、を備えた構造を形成する工程と、
前記半導体基板、前記ゲート電極及び前記第２の絶縁膜を覆い、前記第２の絶縁膜とは異なった材料で形成された第３の絶縁膜を形成する工程と、
前記第３の絶縁膜を覆い、前記第３の絶縁膜とは異なった材料で形成された第４の絶縁膜を形成する工程と、
前記第３の絶縁膜及び前記第４の絶縁膜にコンタクトホールを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたシリコン膜と、前記シリコン膜の上面に形成された第１のシリコン窒化膜と、前記シリコン膜の側面に形成された第２のシリコン窒化膜と、を備えた構造を形成する工程と、
前記構造で覆われていない前記シリコン基板の表面領域を第１のシリサイド膜に変換する工程と、
前記第１のシリサイド膜上に第１のシリコン酸化膜を形成する工程と、
前記第１のシリコン酸化膜を形成した後、前記第１のシリコン窒化膜を除去して前記シリコン膜を露出させる工程と、
前記露出したシリコン膜を第２のシリサイド膜に変換してゲート電極を形成する工程と、
前記ゲート電極を形成した後、前記第１のシリコン酸化膜を除去する工程と、
前記第１のシリコン酸化膜を除去した後、前記第２のシリコン窒化膜の表面を覆う第２のシリコン酸化膜を形成する工程と、
前記第１のシリサイド膜、前記ゲート電極及び前記第２のシリコン酸化膜を覆う第３のシリコン窒化膜を形成する工程と、
前記第３のシリコン窒化膜を覆う第３のシリコン酸化膜を形成する工程と、
前記第３のシリコン酸化膜に前記第３のシリコン窒化膜に達する予備的なホールを形成する工程と、
前記第３のシリコン窒化膜の前記予備的なホールの下に位置する部分を除去して、前記第３のシリコン酸化膜及び前記第３のシリコン窒化膜にコンタクトホールを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007180017A JP2009016754A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置及びその製造方法 |
| US12/169,166 US20090014818A1 (en) | 2007-07-09 | 2008-07-08 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007180017A JP2009016754A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009016754A true JP2009016754A (ja) | 2009-01-22 |
Family
ID=40252378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007180017A Pending JP2009016754A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090014818A1 (ja) |
| JP (1) | JP2009016754A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791149B2 (en) * | 2008-07-10 | 2010-09-07 | Qimonda Ag | Integrated circuit including a dielectric layer |
| US8935104B2 (en) * | 2010-03-10 | 2015-01-13 | 3M Innovative Properties Company | Application-specific repeat defect detection in web manufacturing processes |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289249A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | 半導体装置の製造方法 |
| JP2003273240A (ja) * | 2002-03-19 | 2003-09-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4417439B2 (ja) * | 1994-06-29 | 2010-02-17 | フリースケール セミコンダクター インコーポレイテッド | エッチング・ストップ層を利用する半導体装置構造とその方法 |
| US5817562A (en) * | 1997-01-24 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC) |
| US7429517B2 (en) * | 2004-05-13 | 2008-09-30 | Texas Instruments Incorporated | CMOS transistor using high stress liner layer |
| US7009226B1 (en) * | 2004-07-12 | 2006-03-07 | Advanced Micro Devices, Inc. | In-situ nitride/oxynitride processing with reduced deposition surface pattern sensitivity |
| JP2007305819A (ja) * | 2006-05-12 | 2007-11-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2007
- 2007-07-09 JP JP2007180017A patent/JP2009016754A/ja active Pending
-
2008
- 2008-07-08 US US12/169,166 patent/US20090014818A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289249A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | 半導体装置の製造方法 |
| JP2003273240A (ja) * | 2002-03-19 | 2003-09-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090014818A1 (en) | 2009-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8969922B2 (en) | Field effect transistors and method of forming the same | |
| US9853116B2 (en) | Partial sacrificial dummy gate with CMOS device with high-k metal gate | |
| US20090017625A1 (en) | Methods For Removing Gate Sidewall Spacers In CMOS Semiconductor Fabrication Processes | |
| US20170018460A1 (en) | Semiconductor structure with self-aligned spacers and method of fabricating the same | |
| JP2007165558A (ja) | 半導体装置およびその製造方法 | |
| US20050230756A1 (en) | CMOS device and method of manufacture | |
| JP2006202860A (ja) | 半導体装置及びその製造方法 | |
| JP4997752B2 (ja) | 半導体装置の製造方法 | |
| JP2010098157A (ja) | 半導体装置の製造方法 | |
| JP2009016754A (ja) | 半導体装置及びその製造方法 | |
| JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| JP2012028562A (ja) | 半導体装置の製造方法 | |
| JP4501820B2 (ja) | 半導体装置の製造方法 | |
| JP2006310524A (ja) | 半導体装置およびその製造方法 | |
| JP4546054B2 (ja) | 半導体装置の製造方法 | |
| JP2008117845A (ja) | 半導体装置及びその製造方法 | |
| JP2006339597A (ja) | 半導体装置およびその製造方法 | |
| JP2006100378A (ja) | 半導体装置及びその製造方法 | |
| US7521302B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100625394B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3778065B2 (ja) | 半導体装置の製造方法 | |
| JP2008258354A (ja) | 半導体装置及びその製造方法 | |
| JP2006253300A (ja) | 半導体装置およびその製造方法 | |
| JP3285855B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005223196A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |