JP3449137B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンタクト（接続
孔）を有する半導体装置の製造方法に関し、特にアスペ
クト比が高いコンタクトを有する半導体装置の製造方法
に関する。

【０００２】

【従来の技術】半導体装置においては、装置の微細化、
高集積化、縮小化が望まれ、この目的のために様々な研
究が重ねられている。その結果、世代が進むにつれて半
導体装置の平面方向の微細化が益々進められ、装置の高
集積化、縮小化が実現されている。

【０００３】

【発明が解決しようとする課題】一方で、半導体装置の
平面方向の微細化に比べて、垂直方向の縮小化が進んで
いない。このためコンタクト（接続孔）のアスペクト比
が増大し、様々な問題が生じている。その代表例とし
て、コンタクト抵抗の増大や接合リ−ク電流の増大が挙
げられる。この原因として、いわゆるコンタクトのダメ
−ジ層と称され、酸素や炭素が含まれる層が存在する事
が判明してきた。そのダメ−ジ層を除去する為の各種の
方法が学会などで報告されているが、ダメ−ジ層を完全
に除去できる量産技術は確立されていない。

【０００４】このようなダメ−ジ層と称される部分は、
カーボンを主成分とするレジストをマスクとして、SiO₂
を主成分とする層間絶縁膜をエッチングするときに、酸
素や炭素が基板中に叩き込まれる事によって形成された
り、コンタクトホールへの導電体の埋め込みの前に自然
酸化膜除去の為の逆スパッタを施すことによって層間絶
縁膜中の酸素が基板中に叩き込まれて形成される。

【０００５】また、コンタクト抵抗を左右する要因に、
コンタクトエッチングに使用するガスの成分が関与して
いるという報告もある。

【０００６】また別の問題として、平面方向の微細化に
より、コンタクトと下地配線の距離の余裕が減少し、耐
圧不良による歩留り低下を引き起こす可能性がある。こ
の問題の原因のひとつとして、コンタクト底部の自然酸
化膜を除去する為に、通常使用されるフッ酸洗浄によっ
て、コンタクト径が拡がりやすい構造となっていること
がある。

【０００７】コンタクト径が拡がってしまうと、微細に
配置した下地配線に対してコンタクトからの配線が相対
的に大きいものとなり、例えばコンタクトが接続すべき
下地配線の隣の下地配線と、コンタクトとの間の絶縁幅
が必要な分とれなくなることがあり、このため耐圧耐性
が低下して問題である。

【０００８】図５を参照して、従来方法によるコンタク
トホールの形成方法を説明する。ゲート電極３１を形成
した半導体基板１０上に層間絶縁膜２３を堆積し、基板
１０中に形成されているソース・ドレイン拡散層１１に
対して層間絶縁膜２３にコンタクトホール（接続孔）Ｃ
Ｈを形成する。この場合、基板１０まで孔が到達した後
に加えられるエッチング（いわゆるオ−バ−エッチ）に
よって、コンタクトホール形成のためのレジスト中の炭
素や、層間絶縁膜２３中の酸素が基板中に叩き込まれ、
例えばサブオキサイド層ＳＯなどと称される層が形成さ
れる。またスパッタ層を接続孔に使用する場合には、前
処理として行われる、いわゆる逆スパッタによっても酸
素が叩き込まれる。このような層は、除去されにくく、
またコンタクトの諸特性に悪影響を及ぼす事が知られて
いる。また、層間絶縁膜２３は通常酸化シリコンを主成
分としており、自然酸化膜除去の際には層間絶縁膜２３
も削られてしまい、コンタクトホールの径が拡大してし
まう。

【０００９】本発明は上記諸問題を鑑み、コンタクト底
部へのダメージ層の形成を抑え、さらにコンタクト底部
のエッチング時のコンタクト径の拡がりを抑制して、コ
ンタクト抵抗の増大と接合リーク電流の増大の生じにく
い半導体装置の製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体基板を被覆する半導体被覆層を形
成する工程と、該半導体被覆層を覆う層間絶縁膜を形成
する工程と、該層間絶縁膜上にマスク層を形成する工程
と、該マスク層及び該層間絶縁膜を貫通して該半導体被
覆層に達するコンタクトホールを形成する工程と、少な
くとも該コンタクトホール側壁を被覆するサイドウォー
ル層を形成する工程と、該半導体被覆層をエッチングし
て該半導体基板表面を露出させる工程と、該半導体基板
を浄化して半導体基板表面の酸化物を除去する工程とを
有することを特徴とする半導体装置の製造方法を提供す
る。

【００１１】上記の半導体装置の製造方法は、好適に
は、前記半導体被覆層、前記マスク層及び前記サイドウ
ォール層が該層間絶縁膜とエッチング選択比を有し、か
つ炭素と酸素を実質的に有しないことを特徴とする。 ま
た、上記の半導体装置の製造方法は、好適には、前記半
導体被覆層をエッチングして該半導体基板表面を露出さ
せる工程の前までにカーボン含有層を除去する工程を有
する。 また、上記の半導体装置の製造方法は、好適に
は、前記サイドウォール層を形成する工程と、前記半導
体被覆層をエッチングして前記半導体基板表面を露出さ
せる工程とを同時に行い、さらに好適には、前記半導体
基板を露出させる工程のエッチングが異方性エッチング
である。

【００１２】さらに上記目的を達成するため、本発明
は、半導体基板を被覆する半導体被覆層を形成する工程
と、該半導体被覆層を覆う層間絶縁膜を形成する工程
と、該層間絶縁膜上にマスク層を形成する工程と、該マ
スク層及び該層間絶縁膜を貫通して該半導体被覆層に達
するコンタクトホールを形成する工程と、該コンタクト
ホール内壁を被覆するコンタクトホール被覆層を形成す
る工程と、該コンタクトホール被覆層をエッチングして
少なくともコンタクトホール被覆層の側壁部を残しなが
ら、該半導体被覆層をエッチングして該半導体基板表面
を露出させる工程と、該半導体基板を浄化して半導体基
板表面の酸化物を除去する工程とを有することを特徴と
する半導体装置の製造方法を提供する。 上記の半導体装
置の製造方法は、好適には、前記少なくともコンタクト
ホール被覆層の側壁部を残しながら、該半導体基板表面
を露出させる工程のエッチングが異方性エッチングであ
る。

【００１３】本発明の半導体装置の製造方法において
は、層間絶縁膜の下層に少なくとも１層以上の半導体被
覆層を形成する。この半導体被覆層は、その上層に堆積
される層間絶縁膜と膜組成を変えておくことにより、後
のコンタクトホールの開口工程でエッチングストッパ層
としての役割を果たす。層間絶縁膜を例えば酸化シリコ
ンとしたときには、酸化シリコンとエッチング比の異な
るエッチング工程が選択できるように、半導体被覆層は
例えば窒化シリコンなどを材料に選ぶことができる。

【００１４】層間絶縁膜の上層にはコンタクトホール開
口部をパターニングしたマスク層を形成し、このマスク
層と層間絶縁膜を貫通する開口部を異方性エッチングに
より形成し、エッチングを半導体被覆層表面で停止す
る。その後に、露出させたコンタクトホールの内壁を少
なくとも被覆するサイドウォール層を形成する。これに
より、層間絶縁膜は半導体被覆層、サイドウォール層、
マスク層に全面を覆われることとなり、後工程の半導体
基板を露出させる半導体被覆層のエッチング中に層間絶
縁膜中の酸素原子などがコンタクトホール内に叩き込ま
れるのを防ぐことができる。

【００１５】従って、本発明の半導体装置の製造方法に
おいては、半導体被覆層、マスク層及びサイドウォール
層が層間絶縁膜とエッチング選択比を有し、かつ炭素と
酸素を実質的に有しないことが好ましい。

【００１６】半導体被覆層としては例えば窒化シリコン
などの絶縁体が使用でき、マスク層及びサイドウォール
層としては、例えば窒化シリコンなどの絶縁体や、ポリ
シリコンなどの導電体などを使用することができる。炭
素と酸素を実質的に含有していないことで、半導体被覆
層をエッチングして半導体基板表面を露出させるときに
コンタクト底部に炭素や酸素が叩き込まれて、ダメージ
層が形成されるのを抑えることができる。また、これら
層間絶縁膜を被覆するサイドウォール層、マスク層、半
導体被覆層が層間絶縁膜の主成分となる酸化シリコンと
エッチング選択比を有するので、コンタクトホール開口
時に選択的にエッチングすることが可能となる。

【００１７】コンタクトホールの内壁を被覆するサイド
ウォール層の形成方法としては、サイドウォール状に選
択成長させる方法や、コンタクトホール内を被覆するコ
ンタクトホール被覆層を形成し、エッチングによりサイ
ドウォール状に残して成形する方法などがある。コンタ
クトホール被覆層のエッチングによりサイドウォール状
に残して成形する方法の場合、コンタクトホール底部の
半導体被覆層をエッチングして該半導体基板表面を露出
させる工程と同時に行うことができ、工程数を減らすこ
とができる。また、サイドウォール状に成形するエッチ
ングとしては、異方性エッチングが好ましく、反応性イ
オンエッチング（ＲＩＥ）などがある。本発明の半導体
装置の製造方法においては、半導体基板を露出させる工
程の後に半導体基板を浄化して半導体基板表面の酸化物
を除去する工程を有する場合にも、通常自然酸化膜の組
成と同じ酸化シリコンを主成分とする層間絶縁膜のコン
タクトホール内壁がサイドウォール層により保護されて
削られるのを防いでおり、コンタクトホールの径の広が
りを抑えることが可能となる。

【００１８】また、本発明の半導体装置の製造方法にお
いては、コンタクトホールの開口工程は、マスク層の上
にコンタクトホールをパターニングしたレジストを形成
して、このレジストをマスクに半導体被覆層表面まで開
口し、その後でレジストを除去する方法と、マスク層の
上にコンタクトホールをパターニングしたレジストを形
成して、このレジストをマスクにマスク層にコンタクト
パターンを形成し、レジストを除去してマスク層をマス
クにして半導体被覆層表面まで開口する方法などがあ
る。レジストなどのカーボン含有層の除去はコンタクト
ホール底部の半導体被覆層をエッチングして該半導体基
板表面を露出させる工程の前までに行う。半導体基板表
面が露出した段階でカーボン含有層が存在あるいは露出
していると、コンタクト底部にカーボン含有層中の炭素
が叩き込まれて、ダメージ層が形成されてしまう。

【００１９】また、コンタクトホールパターンを有する
マスク層を形成したのち、マスク層開口部にサイドウォ
ールマスク層を形成し、このサイドウォールマスク層を
マスクにして層間絶縁膜にコンタクトホールを開口する
方法では、コンタクトホールの径を小さくすることがで
きる。これにより、より微細な下地配線に対しても見合
った径のコンタクトホールを形成することが可能とな
り、コンタクトが接続すべき下地配線の隣の下地配線と
コンタクトとの間の絶縁幅が必要な分とれなくなって耐
圧性が低下するのを避けることができる。

【００２０】本発明によれば、コンタクトホールの開口
において基板を露出させる過程において、酸素・カーボ
ンフリ−な構造を形成する事によって、上記ダメ−ジ層
が形成されず、かつ前処理によるコンタクト径の拡がり
も無くせる半導体装置の製造方法が提供される。

【００２１】

【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、実施例により説明する。

【００２２】実施例１ まず、本実施例の半導体装置の製造方法により製造した
半導体装置について、図２（ｅ）に示した半導体装置の
断面図を用いて説明する。

【００２３】半導体基板１０上あるいは基板に形成され
たウェル上にゲート絶縁膜２０を介して例えばポリシリ
コン層３１ａとWSi 層３１ｂからなるポリサイドのゲー
ト電極３１があり、その両側の基板中にはソース・ドレ
イン拡散層１１が形成されており、電界効果型トランジ
スタが構成されている。ゲート電極は例えば酸化シリコ
ンからなるゲート電極被覆絶縁膜２１により被覆され、
さらにその上層を例えば窒化シリコンよりなる半導体被
覆層２２により覆われている。さらのその上層は、酸化
シリコンからなる層間絶縁膜２３で平坦化されており、
その上層にはマスク層２４が窒化シリコンを堆積させて
形成されている。マスク層２４、層間絶縁膜２３及び半
導体被覆層２２を貫通するコンタクトホールＣＨを埋め
て上層配線３２が形成され、ソース・ドレイン拡散層１
１に接続しており、コンタクトホール内壁を覆ってサイ
ドウォール層２５ａが形成されている。

【００２４】かかる半導体装置は、コンタクト底部への
ダメージ層の形成が抑えられ、さらにコンタクト底部の
自然酸化膜除去時のコンタクト径の拡がりが抑制されて
おり、コンタクト抵抗の増大と接合リーク電流の増大の
生じにくくなっている。

【００２５】次に、本実施例の半導体装置の製造方法に
ついて、図１及び図２を用いて説明する。

【００２６】図１は本発明の半導体装置の製造方法の製
造工程を示す断面図である。図１（ａ）に至るまでの工
程について説明する。半導体基板１０あるいは基板中に
形成したウェル上に熱酸化等で酸化シリコン膜を形成し
た後、ポリシリコン、WSi をそれぞれ約１００ｎｍ、約
１００ｎｍずつ順に積層させ、ゲート電極様のマスクを
した異方性エッチングによりゲート電極様に加工し、ゲ
ート酸化膜２０及びゲート電極３１を形成する。次に、
イオン注入によりソース・ドレイン拡散層１１を形成
し、電界効果型トランジスタを形成する。次に、酸化シ
リコンのゲート電極被覆絶縁膜２１を厚さ約２０ｎｍで
全面にＣＶＤして堆積させ、その上層に窒化シリコンを
約４０ｎｍＣＶＤして半導体被覆層２２を形成し、図１
（ａ）に至る。

【００２７】次に、図１（ｂ）に示すように、半導体被
覆層２２上に層間絶縁膜２３を例えばＢＰＳＧを５００
ｎｍ程度堆積させて形成し、リフロー又はエッチバック
して平坦化する。次に層間絶縁膜２３上全面に窒化シリ
コンを約１００ｎｍＣＶＤして堆積する。レジストをコ
ンタクトホール様にパターニングしてエッチングし、マ
スク層２４を形成する。このレジストはマスク層形成
後、後の半導体被覆層のエッチング工程前までに除去す
ればよく、本実施例においては、マスク層２４形成の後
に除去している。次に、マスク層２４に沿って異方性エ
ッチングを施し、層間絶縁膜２３を貫通するコンタクト
ホールＣＨを開口する。但し、この段階では半導体被覆
層２２をエッチングストッパ層とし、半導体被覆層２２
の表面が露出したところでエッチングを終了する。

【００２８】次に、図１（ｃ）に示すように、コンタク
トホールＣＨの内壁及び底面、及びコンタクトホールの
外側を被覆して、例えば窒化シリコンを約４０ｎｍ程度
ＣＶＤしてコンタクトホール被覆層２５を形成する。

【００２９】次に、図２（ｄ）に示すように、ＲＩＥ
（反応性イオンエッチング）などの異方性エッチングを
施して、コンタクト底部にあたるコンタクトホール被覆
層２５、半導体被覆層２２、ゲート電極被覆絶縁膜２１
を除去して、コンタクト底部のソース・ドレイン拡散層
表面を露出させる。同時に、このエッチングにより、コ
ンタクトホール外に積層されたコンタクトホール被覆層
２５は除去され、コンタクトホールの内部にはサイドウ
ォール層２５ａが形成される。

【００３０】次に、図２（ｅ）に示すように、フッ酸洗
浄によるコンタクトの自然酸化膜を除去したのち、通常
のメタライゼーションなどによりコンタクトホールＣＨ
内部及びマスク層２４上に電導層を積層して、上層配線
３２を形成する。この後は、上層配線を所望の配線様に
加工するなどして、半導体装置を完成する。

【００３１】上記実施例によれば、コンタクト底部の半
導体基板表面を露出させる工程において、層間絶縁膜は
半導体被覆層、サイドウォール層、マスク層に全面を覆
われることとなり、酸化膜・レジストフリ−な加工をす
ることにより、エッチングでレジスト材中のカーボンや
層間絶縁膜中の酸素がコンタクトホール内に叩き込まれ
ることなく、ダメージ層が形成されにくくなる。

【００３２】また、コンタクトホールの内壁が保護され
ていることから、コンタクトホール底部の自然酸化膜を
除去する洗浄工程において、コンタクトホールの径が拡
大せず、下地配線に対する距離の余裕度を向上させるこ
とができる。

【００３３】また、本発明の半導体装置の製造方法の実
施においては、コンタクトホール内壁被覆層をエッチン
グしてサイドウォール層を形成する工程と半導体被覆層
をエッチングする工程とを同時に行うことが好ましい。

【００３４】サイドウォール層はコンタクトホール内壁
被覆層を異方性エッチングしてサイドウォール状に加工
してできるものであり、コンタクトホール内壁被覆層と
半導体被覆層を似たエッチング特性、好ましくは同一の
エッチング特性でエッチングすることにより、コンタク
トホール内壁被覆層をエッチングしてサイドウォール層
を形成する工程と半導体被覆層をエッチングして半導体
基板表面を露出させる工程とを同時に行うことができ、
これにより、２回のエッチング工程を１回に短縮するこ
とができる。

【００３５】尚、本実施例において、マスク層２４とサ
イドウォール層２５ａを窒化シリコンではなく、ポリシ
リコンで形成することも可能である。この場合は、マス
ク層２４のポリシリコンを同時に除去できる、ポリプラ
グへの適用などが簡単である。

【００３６】実施例２ 次に、実施例２の半導体装置の製造方法により製造した
半導体装置について、図４（ｄ）に示した半導体装置の
断面図を用いて説明する。

【００３７】図２（ｅ）の実施例１の半導体装置とほぼ
同じであるが、実施例２においては、例えばポリシリコ
ンからなるマスク層３３の縁部に例えば同じくポリシリ
コンからなるサイドウォールマスク層３４があり、この
サイドウォールをマスクにコンタクトを開口しており、
コンタクトホールの径は実施例１よりも細いので、より
微細な加工が要求されている半導体装置に好適である。

【００３８】本実施例の半導体装置についても、コンタ
クト底部へのダメージ層の形成が抑えられ、さらにコン
タクト底部の自然酸化膜除去時のコンタクト径の拡がり
が抑制されており、コンタクト抵抗の増大と接合リーク
電流の増大の生じにくくなっている。

【００３９】次に、本実施例の半導体装置の製造方法に
ついて、図３及び図４を用いて説明する。

【００４０】図３は本発明の半導体装置の製造方法の製
造工程を示す断面図である。図３（ａ）に至るまでの工
程について説明する。実施例１と同様に、基板１０上に
ゲート電極３１及びソース・ドレイン拡散層１１からな
る電界効果型トランジスタを形成した後、ゲート電極被
覆絶縁膜２１、半導体被覆層２２及び層間絶縁膜２３を
それぞれ積層させ、ポリシリコンを例えば２００ｎｍＣ
ＶＤしてコンタクトホール様にパターニングし、マスク
層３３を形成する。マスク層３３形成に使用したレジス
トは後工程の半導体被覆層のエッチング工程までに除去
すればよいが、ここではマスク層形成後除去している。

【００４１】次に、図３（ｂ）に示すように、マスク層
３３を被覆して全面に例えばポリシリコンをＣＶＤし、
エッチバックすることでサイドウォールマスク層３４を
形成し、サイドウォールマスク層３４をマスクにして異
方性エッチングを施し、コンタクトホールＣＨを開口す
る。この際も、実施例１と同様に半導体被覆層２２でエ
ッチングを停止する。

【００４２】次に、図４（ｃ）に示すように、コンタク
トホールＣＨの内壁及び底面、及びコンタクトホールの
外側を被覆して、例えば窒化シリコンを約４０ｎｍ程度
ＣＶＤしてコンタクトホール被覆層を形成した後、ＲＩ
Ｅ（反応性イオンエッチング）などの異方性エッチング
を施して、コンタクト底部の半導体基板表面を露出させ
る。同時に、このエッチングにより、コンタクトホール
外に積層されたコンタクトホール被覆層が除去され、コ
ンタクトホールの内部にはサイドウォール層２５ａが形
成される。

【００４３】次に、図４（ｄ）に示すように、フッ酸洗
浄によるコンタクトの自然酸化膜を除去したのち通常の
メタライゼーションなどによりコンタクトホールＣＨ内
部及びマスク層３３及びサイドウォールマスク層３４上
に電導層を積層して、上層配線３２を形成する。この後
は、上層配線を所望の配線様に加工するなどして、半導
体装置を完成する。

【００４４】上記実施例２によれば、実施例１と同様、
コンタクト底部の半導体基板表面を露出させる工程にお
いて、層間絶縁膜は半導体被覆層、サイドウォール層、
マスク層に全面を覆われることとなり、酸化膜・レジス
トフリ−な加工をすることにより、エッチングでレジス
ト材中のカーボンや層間絶縁膜中の酸素がコンタクトホ
ール内に叩き込まれてダメージ層が形成されにくくな
り、また、コンタクトホールの内壁が保護されているこ
とから、コンタクトホールの底部の自然酸化膜を除去す
る洗浄工程によってコンタクトホールの径が拡大せず下
地配線に対する距離の余裕度を向上させることができ
る。さらに、サイドウォールマスク層をマスクにコンタ
クトを開口することによりより微細な径のコンタクトホ
ールを開口することが可能となる。

【００４５】尚、本実施例の場合にも、マスク層３３及
びサイドウォールマスク層３４をポリシリコンではなく
窒化シリコンで形成することが可能であり、また、サイ
ドウォール層２５ａを窒化シリコンではなくポリシリコ
ンで形成することが可能である。

【００４６】ここに示したコンタクトホール（接続孔）
の形成方法を用いることによって、基板に対して、レジ
スト（カーボン）及び層間絶縁膜の酸素の介在しないコ
ンタクトホールのエッチングが可能であり、またメタラ
イゼ−ションの前処理として使用される自然酸化膜除去
の為の逆スパッタも酸素・炭素フリ−な状態で施せるの
で、アスペクト比の高いコンタクトホ−ルの形成におい
ても、いわゆるダメ−ジ層の形成がない、低抵抗・低接
合リ−ク電流特性を有するコンタクトを形成することが
可能である。また本発明では、対フッ酸耐性の膜で側壁
を保護するので、前処理によって接続孔の径が拡大せ
ず、下地配線に対する距離の余裕度が向上する。

【００４７】本発明の半導体装置の製造方法は、上記の
実施の形態に限定されない。例えば、実施例においては
ＭＯＳＦＥＴのゲート電極を２層構成としているが、単
層構成あるいは３層以上でもとい。半導体被覆層、層間
絶縁膜、マスク層はそれぞれ単層構成にしているが、２
層以上としてよい。また、ソース・ドレイン拡散層はＬ
ＤＤ構造としてよい。その他、本発明の要旨を逸脱しな
い範囲で種々の変更が可能である。

【００４８】本発明の半導体装置の製造方法は、本実施
形態においては、ＭＯＳＦＥＴ系の半導体装置について
説明しているが、ＤＲＡＭなどのＭＯＳＦＥＴ系の半導
体記憶装置の他、バイポーラ系の半導体装置またはＡ−
Ｄコンバータなどの半導体装置などに適用可能であり、
コンタクトホールを有する半導体装置であれば適用可能
である。

【００４９】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、コンタクト底部にいわゆるダメ−ジ層が形成されな
い為、低抵抗、低接合リ−ク、高アスペクト比のコンタ
クトが形成できる。また、コンタクトホールの内壁を保
護することによって自然酸化膜除去によって径が拡がら
ず、下地配線との距離の余裕度が稼げるようになり、微
細化、高集積化、縮小化を実現した半導体装置を高歩留
りで製造することが可能となる。

【図面の簡単な説明】

【図１】図１は本発明に係る半導体装置の製造方法の製
造工程を示す断面図であり、（ａ）は半導体被覆層形成
工程まで、（ｂ）は半導体被覆層で止めるコンタクトホ
ールの開口工程まで、（ｃ）はコンタクトホール被覆層
の形成工程までを示す。

【図２】図２は図１の続きの工程を示し、（ｄ）は半導
体基板を露出させるコンタクトホールの開口工程まで、
（ｅ）は上層配線の形成工程までを示す。

【図３】図３は本発明に係る半導体装置の製造方法の製
造工程を示す断面図であり、（ａ）はエッチングマスク
層形成工程まで、（ｂ）は半導体被覆層で止めるコンタ
クトホールの開口工程までを示す。

【図４】図４は図３の続きの工程を示し、（ｃ）は半導
体基板を露出させるコンタクトホールの開口工程まで、
（ｄ）は上層配線の形成工程までを示す。

【図５】図５は従来の半導体装置の製造方法の製造工程
を示す断面図であり、（ａ）はゲート電極の形成及びゲ
ート電極及びソースドレイン拡散層を被覆する層間絶縁
膜の形成工程まで、（ｂ）は半導体基板を露出させるコ
ンタクトホールの開口工程までを示す。

【符号の説明】

１０…基板（ｗｅｌｌ）、１１…ソースドレイン拡散
層、２０…ゲート絶縁膜、２１…ゲート電極被覆絶縁
膜、２２…半導体被覆層、２３…層間絶縁膜、２４…マ
スク層、２５…コンタクトホール被覆層、２５ａ…サイ
ドウォール層、３１…ゲート電極、３２…上層配線、３
３…マスク層、３４…サイドウォールマスク層、ＣＨ…
コンタクトホール、ＳＯ…ダメージ層（サブオキサイド
層）

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板を被覆する半導体被覆層を形成
   する工程と、 該半導体被覆層を覆う層間絶縁膜を形成する工程と、 該層間絶縁膜上にマスク層を形成する工程と、 該マスク層及び該層間絶縁膜を貫通して該半導体被覆層
   に達するコンタクトホールを形成する工程と、 少なくとも該コンタクトホール側壁を被覆するサイドウ
   ォール層を形成する工程と、 該半導体被覆層をエッチングして該半導体基板表面を露
   出させる工程と、 該半導体基板を浄化して半導体基板表面の酸化物を除去
   する工程とを有することを特徴とする半導体装置の製造
   方法。
2. 【請求項２】前記半導体被覆層、前記マスク層及び前記
   サイドウォール層が該層間絶縁膜とエッチング選択比を
   有し、かつ炭素と酸素を実質的に有しないことを特徴と
   する請求項１記載の半導体装置の製造方法。
3. 【請求項３】前記半導体被覆層をエッチングして該半導
   体基板表面を露出させる工程の前までにカーボン含有層
   を除去する工程を有する請求項１記載の半導体装置の製
   造方法。
4. 【請求項４】前記サイドウォール層を形成する工程と、
   前記半導体被覆層をエッチングして前記半導体基板表面
   を露出させる工程とを同時に行う請求項１記載の半導体
   装置の製造方法。
5. 【請求項５】前記半導体基板を露出させる工程のエッチ
   ングが異方性エッチングである請求項４記載の半導体装
   置の製造方法。
6. 【請求項６】半導体基板を被覆する半導体被覆層を形成
   する工程と、 該半導体被覆層を覆う層間絶縁膜を形成する工程と、 該層間絶縁膜上にマスク層を形成する工程と、 該マスク層及び該層間絶縁膜を貫通して該半導体被覆層
   に達するコンタクトホールを形成する工程と、 該コンタクトホール内壁を被覆するコンタクトホール被
   覆層を形成する工程と、 該コンタクトホール被覆層をエッチングして少なくとも
   コンタクトホール被覆層の側壁部を残しながら、該半導
   体被覆層をエッチングして該半導体基板表面を露出させ
   る工程と、 該半導体基板を浄化して半導体基板表面の酸化物を除去
   する工程とを有することを特徴とする半導体装置の製造
   方法。
7. 【請求項７】前記少なくともコンタクトホール被覆層の
   側壁部を残しながら、該半導体基板表面を露出させる工
   程のエッチングが異方性エッチングである請求項６記載
   の半導体装置の製造方法。