JPH09260487A - 半導体素子の開口部の形成方法と半導体素子の製造方法、及びその半導体素子 - Google Patents
半導体素子の開口部の形成方法と半導体素子の製造方法、及びその半導体素子Info
- Publication number
- JPH09260487A JPH09260487A JP9046485A JP4648597A JPH09260487A JP H09260487 A JPH09260487 A JP H09260487A JP 9046485 A JP9046485 A JP 9046485A JP 4648597 A JP4648597 A JP 4648597A JP H09260487 A JPH09260487 A JP H09260487A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- opening
- interlayer insulating
- insulating layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000010410 layer Substances 0.000 claims abstract description 124
- 238000005530 etching Methods 0.000 claims abstract description 62
- 239000011229 interlayer Substances 0.000 claims abstract description 61
- 125000006850 spacer group Chemical group 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
し、ボイドによる配線のオープンなどの問題を無くした
半導体装置の開口部の形成方法を提供する。 【解決手段】 半導体装置の製造過程で開口部、例えば
半導体基板と導電層とを接続させるためのコンタクトホ
ールや、導電層と導電層とを連結するためのビアホール
等を形成する場合に、層間絶縁層を一度にエッチングし
て開口部を形成する従来の方法とは異なり、前記層間絶
縁層58の一部を先にリセスrを形成した後、前記リセ
スrの側壁に形成されたスペーサ66を用いて残りの層
間絶縁層58をエッチングして、その上部は広く、その
下部は狭い微細な開口部h″を形成する。
Description
法及びその半導体素子に係り、特にコンタクトホールや
ビアホールのような微細開口部のプロフィールを改善す
ることにより、後続の膜蒸着工程等をより容易に行える
半導体素子の開口部の形成方法に関するものである。
導体基板と導電層とを接続させるためのコンタクトホー
ルや、導電層と導電層とを連結するためのビアホール等
は、半導体基板や導電層上に形成された層間絶縁層を部
分的にエッチングして半導体基板や導電層の表面の一部
を露出させることにより形成される。
達成するための半導体装置の高集積化に伴い、セル面積
は縮小する。その結果、コンタクトホールやビアホール
等(以下、まとめてコンタクトホールという)の大きさ
も減少する。一般に、コンタクトホールは後続の工程の
進行時に工程のマージンを与えるが、特に、微細コンタ
クトホールは下部導電層の工程マージンを増大させる。
したがって、コンタクトホール、特に微細コンタクトホ
ールの構造及びその形成方法に関する研究が活発に行わ
れている。
種の方法が提案されている。特に、コンタクトホールが
形成される膜の上部にエッチング阻止層を形成して微細
コンタクトホールを形成する方法を、図1乃至図3を参
照して説明する。図1乃至図3は、従来の技術による微
細コンタクトホールの形成方法を説明するための断面図
である。
程を示すものである。これは、半導体基板10の上に素
子分離のためのフィールド酸化膜12を形成する工程
と、ワードライン14と、このワードラインを絶縁させ
るための第1絶縁層16を形成する工程と、この第1絶
縁層16の上に層間絶縁層18を形成して表面を平坦化
する工程と、層間絶縁層18の上部にポリシリコンを蒸
着してエッチング阻止層20を形成する工程と、エッチ
ング阻止層20の上に絶縁物を蒸着して第2絶縁層22
を形成する工程と、第2絶縁層22の上にフォトレジス
トを塗布した後、パターニングしてコンタクトホールが
形成される部分の前記第2絶縁層22を露出させる感光
膜パターン24を形成する工程とからなる。
すものである。これは、感光膜パターン(図1の24)
をエッチングマスクとして用いて第2絶縁層22をパタ
ーニングする工程と、前記感光膜パターン24を取り除
く工程と、感光膜パターンが取り除かれた結果物上に酸
化物を蒸着し、異方性エッチングすることにより、パタ
ーニングされた第2絶縁層22の側壁に酸化物スペーサ
26を形成する工程と、前記スペーサ26をエッチング
マスクとして用いて、エッチング阻止層20を選択的に
エッチングする工程とからなる。
程を示すものである。これは、前記スペーサ26をエッ
チングマスクとして用いて層間絶縁層18及び第1絶縁
層16をエッチングすることにより、半導体基板10の
一部を露出させるコンタクトホールaを形成する工程
と、第2絶縁層22及びスペーサ26を取り除く工程と
からなる。
れた第2絶縁層22により露出される半導体基板の面積
が、前記スペーサ26ほど小さくなるため、実際の写真
工程より微細なコンタクトホールが形成される。かつ、
酸化物スペーサ26の形成時に、ポリシリコンからなる
エッチング阻止層20によりその下部の層間絶縁層18
の損傷が防止される。
来の方法によれば、微細コンタクトホールの形成は可能
であるが、コンタクトホールの幅に対する高さの比で表
されるアスペクト比の増加は不可避である。すなわち、
図3に示した層間絶縁層18又は金属層と金属層とを隔
離させるための層間絶縁層(図示せず)は所定の厚さを
保つべきであるが、素子の高集積に伴い、コンタクトホ
ールの幅は小さくなる。その結果、コンタクトホールの
アスペクト比は増加する。
クトホールの上に金属層を形成したり、コンタクトホー
ルを金属で埋め込む場合に、金属配線の段差塗布性が不
良になる。したがって、コンタクトホールの内部におけ
るボイド(void)形成、配線のオープンのような問題が
発生する。したがって、本発明の目的は、後続の膜蒸着
工程等をより容易にするコンタクトホールやビアホール
のような微細な開口部の形成方法と半導体素子の製造方
法及びその半導体素子を提供することにある。
に、本発明の半導体素子の開口部の形成方法は、半導体
基板上に層間絶縁層を形成する工程と、前記層間絶縁層
上にエッチング阻止層を形成する工程と、前記エッチン
グ阻止層及び層間絶縁層の所定部位をエッチングして、
リセスを形成する工程と、前記リセスの側壁にスペーサ
を形成する工程と、前記スペーサをマスクとして用い
て、前記層間絶縁層の一部が残るように前記層間絶縁層
をエッチングする工程と、前記スペーサ及びエッチング
阻止層を取り除く工程と、残存する前記層間絶縁層を取
り除いて、上部は広く下部は狭い階段状の開口部を形成
する工程とを備えることを特徴とする。
る前記層間絶縁層を全面エッチング工程を通して取り除
いて、開口部の上端に緩慢な傾斜を形成することが望ま
しい。又、本発明の半導体素子の製造方法は、コンタク
トホールやビアホールのような微細開口部を有する半導
体素子の製造方法であって、前記開口部の形成工程が、
半導体基板上に層間絶縁層を形成する工程と、前記層間
絶縁層上にエッチング阻止層を形成する工程と、前記エ
ッチング阻止層及び層間絶縁層の所定部位をエッチング
して、リセスを形成する工程と、前記リセスの側壁にス
ペーサを形成する工程と、前記スペーサをマスクとして
用いて、前記層間絶縁層の一部が残るように前記層間絶
縁層をエッチングする工程と、前記スペーサ及びエッチ
ング阻止層を取り除く工程と、残存する前記層間絶縁層
を取り除いて、上部は広く下部は狭い階段状の開口部を
形成する工程とを含むことを特徴とする。
ールやビアホールのような微細開口部を有する半導体素
子において、前記開口部の層間絶縁層の部分が、上部は
広く下部は狭い緩慢な傾斜の階段状の形状であることを
特徴とする。前記本発明によれば、微細開口部のアスペ
クト比を減少させてプロフィールを改善することによ
り、後続の膜蒸着工程時等での段差塗布性を改善するこ
とができる。したがって、従来の開口部の内部における
ボイド形成、配線のオープンのような問題を防ぐことが
できる。
明の実施の形態を詳しく説明する。図4乃至図10は、
本発明の一実施の形態による半導体素子のコンタクトホ
ールの形成方法を説明するための断面図である。まず、
図4は感光膜パターン62を形成する工程を示すもので
ある。
ためのフィールド酸化膜52を形成する工程と、フィー
ルド酸化膜52が形成された前記結果物の上にソース/
ドレイン(図示せず)及びゲート54を形成してトラン
ジスタを形成する工程と、前記ゲート54を絶縁させる
ための薄膜の絶縁層56を形成する工程と、トランジス
タのような下部構造物により屈曲が形成された半導体基
板を平坦・絶縁させるために、薄膜の絶縁層56の上に
層間絶縁層58を形成する工程と、コンタクトホールの
形成時、層間絶縁層58の損傷を防止するために前記層
間絶縁層58の上にエッチング阻止層60を形成する工
程と、前記エッチング阻止層60の上にフォトレジスト
を塗布した後、パターニングしてコンタクトホール又は
ビアホールが形成される領域の前記エッチング阻止層の
一部を露出させる感光膜パターン62を形成する工程と
からなる。
ある絶縁物、例えば、BPSG(Boro-Phospo Silicate
Glass),BSG,PSGなどの不純物がドープされた
酸化物を蒸着して形成するか、HTO,LTOなどの不
純物がドープしていない酸化物、すなわち、USG(Un
doped Silicate Glass)を用いて形成することができ
る。
の異方性エッチングに対して前記層間絶縁層58を構成
する物質よりエッチング比の小さい物質、例えば、シリ
コンオキシナイトライド、非晶質シリコン、シリコンナ
イトライド、または多結晶シリコンで形成し、前記所定
の異方性エッチングに耐える程度の厚さで形成すること
が望ましい。
“r”を形成する工程を示すものである。これは、前記
感光膜パターン62をエッチングマスクとして用いて、
コンタクトホールが形成される部分のエッチング阻止層
60を取り除く工程と、前記層間絶縁層58を所定の深
さにエッチングする工程とからなる。
形成する工程を示すものである。これは、前記感光膜パ
ターン62を取り除く工程と、その結果物の上に前記層
間絶縁層58を構成する物質よりエッチング比の低い物
質、例えば、前記エッチング阻止層60と同一のシリコ
ンナイトライド、シリコンオキシナイトライド、非晶質
シリコン、または多結晶シリコンを蒸着して、物質層
(図示せず)を形成する工程と、前記物質層を異方性エ
ッチングしてスペーサ66を形成する工程とからなる。
タクトホールの大きさが決められ、このスペーサの幅は
物質層の厚さにより決められる。前記物質層はリセス
“r”の幅が埋め込まれないように、リセス“r”の幅
の1/2より小さい厚さで蒸着することが望ましい。図
7は、層間絶縁層58を所定の深さにエッチングする工
程を示すものである。
スクとして用いて、コンタクトホールが形成される部分
の前記層間絶縁層58をエッチングする。この際、前記
層間絶縁層58は所定の深さ、例えば、層間絶縁層の厚
さの10%程度が残る厚さ、例えば、1000Å以下が
残る程度でエッチングすることが望ましい。このように
コンタクトホールが形成される部分の前記層間絶縁層5
8の一部を残すのは、前記エッチング阻止層60及びス
ペーサ66の除去時、シリコン基板やコンタクトホール
の下部の導電層の損傷を防止するためである。
サ66を取り除く工程を示すものである。ここで、前記
エッチング阻止層60及びスペーサ66を等方性エッチ
ングで取り除く。これにより、コンタクトホールが形成
される層間絶縁層58には、その下端は狭い部分l、上
端は広い部分uからなる溝h′が形成される。
する工程を示すものである。ここで、結果物に対する全
面エッチング工程を行って、溝h′の下方に残存する前
記層間絶縁層58を取り除く。前記全面エッチング工程
により広い上端(図8のu参照)の層間絶縁層58の一
部も共にエッチングされて、微細コンタクトホールh″
の上端の形状が緩慢な傾斜を有する。これにより、後続
の膜蒸着工程で段差塗布性を向上させ得る。
く、多くの変形が本発明の技術的な思想内で当分野の通
常の知識を持つ者により可能なのは明らかである。
部の形成方法によれば、先ず、コンタクトホールが形成
される部分の層間絶縁層の一部をエッチングし、その側
壁にスペーサを形成した後、層間絶縁層の残り部分をエ
ッチングしてコンタクトホールを形成する。このよう
に、2回の層間絶縁層のエッチング工程により、その上
端が広く、その下端は狭い形状のコンタクトホールを形
成するので、微細コンタクトホールを形成すると共に、
コンタクトホールのプロフィールを改善する。したがっ
て、後続の膜蒸着工程時の段差塗布性を改善することが
でき、微細コンタクトホールの形成時のアスペクト比の
増加による、後続の膜、例えばスパッタリング方法によ
り形成される金属膜などの段差塗布性の不良も改善させ
得る。これにより、コンタクトホールの内部に形成され
るボイドによる配線のオープンなどの問題も防止され
る。
方法を説明するための断面図である。
方法を説明するための断面図である。
方法を説明するための断面図である。
ールの形成方法を説明するための断面図である。
ールの形成方法を説明するための断面図である。
ールの形成方法を説明するための断面図である。
ールの形成方法を説明するための断面図である。
ールの形成方法を説明するための断面図である。
ールの形成方法を説明するための断面図である。
Claims (12)
- 【請求項1】 半導体基板上に層間絶縁層を形成する工
程と、 前記層間絶縁層上にエッチング阻止層を形成する工程
と、 前記エッチング阻止層及び層間絶縁層の所定部位をエッ
チングして、リセスを形成する工程と、 前記リセスの側壁にスペーサを形成する工程と、 前記スペーサをマスクとして用いて、前記層間絶縁層の
一部が残るように前記層間絶縁層をエッチングする工程
と、 前記スペーサ及びエッチング阻止層を取り除く工程と、 残存する前記層間絶縁層を取り除いて、上部は広く下部
は狭い階段状の開口部を形成する工程とを備えることを
特徴とする半導体素子の開口部の形成方法。 - 【請求項2】 前記開口部を形成する工程では、残存す
る前記層間絶縁層の除去時に、全面エッチング工程を通
して開口部の上端に緩慢な傾斜を形成することを特徴と
する請求項1に記載の半導体素子の開口部の形成方法。 - 【請求項3】 前記層間絶縁層は酸化物で形成されるこ
とを特徴とする請求項1に記載の半導体素子の開口部の
形成方法。 - 【請求項4】 前記酸化物は、HTO、BPSG、PS
G、BSG及びLTOからなる群から選ばれるいずれか
1つであることを特徴とする請求項3に記載の半導体素
子の開口部の形成方法。 - 【請求項5】 前記エッチング阻止層は、所定の異方性
エッチングに対して前記層間絶縁層より小さいエッチン
グ比を有する物質で形成されることを特徴とする請求項
1に記載の半導体素子の開口部の形成方法。 - 【請求項6】 前記エッチング阻止層は、シリコンナイ
トライド、シリコンオキシナイトライド、多結晶シリコ
ン、及び非晶質シリコンからなる群から選ばれるいずれ
か1つで形成されることを特徴とする請求項1に記載の
半導体素子の開口部の形成方法。 - 【請求項7】 前記スペーサを形成する工程では、前記
リセスの幅の1/2以下の厚さを有する物質層を蒸着し
た後に、異方性エッチングして前記スペーサを形成する
ことを特徴とする請求項1に記載の半導体素子の開口部
の形成方法。 - 【請求項8】 前記スペーサは前記エッチング阻止層と
同じ物質で形成されることを特徴とする請求項1に記載
の半導体素子の開口部の形成方法。 - 【請求項9】 前記層間絶縁層を形成する工程の前に、
半導体基板上にトランジスタを形成する工程をさらに備
え、前記開口部を形成する工程で形成される前記開口部
は、前記半導体基板を部分的に露出させるコンタクトホ
ールであることを特徴とする請求項1に記載の半導体素
子の開口部の形成方法。 - 【請求項10】 前記層間絶縁層を形成する前記第1工
程前、半導体基板上に導電層を形成する工程をさらに備
え、前記開口部を形成する工程で形成される前記開口部
は、前記導電層を部分的に露出させるビアホールである
ことを特徴とする請求項1に記載の半導体素子の開口部
の形成方法。 - 【請求項11】 コンタクトホールやビアホールのよう
な微細開口部を有する半導体素子の製造方法であって、 前記開口部の形成工程が、 半導体基板上に層間絶縁層を形成する工程と、 前記層間絶縁層上にエッチング阻止層を形成する工程
と、 前記エッチング阻止層及び層間絶縁層の所定部位をエッ
チングして、リセスを形成する工程と、 前記リセスの側壁にスペーサを形成する工程と、 前記スペーサをマスクとして用いて、前記層間絶縁層の
一部が残るように前記層間絶縁層をエッチングする工程
と、 前記スペーサ及びエッチング阻止層を取り除く工程と、 残存する前記層間絶縁層を取り除いて、上部は広く下部
は狭い階段状の開口部を形成する工程とを含むことを特
徴とする半導体素子の製造方法。 - 【請求項12】 コンタクトホールやビアホールのよう
な微細開口部を有する半導体素子において、 前記開口部の層間絶縁層の部分が、上部は広く下部は狭
い緩慢な傾斜の階段状の形状であることを特徴とする半
導体素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR96-7378 | 1996-03-19 | ||
KR1019960007378A KR0176199B1 (ko) | 1996-03-19 | 1996-03-19 | 반도체 소자의 접촉창 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09260487A true JPH09260487A (ja) | 1997-10-03 |
JP3507271B2 JP3507271B2 (ja) | 2004-03-15 |
Family
ID=19453418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04648597A Expired - Fee Related JP3507271B2 (ja) | 1996-03-19 | 1997-02-28 | 半導体素子の開口部の形成方法と半導体素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5942803A (ja) |
JP (1) | JP3507271B2 (ja) |
KR (1) | KR0176199B1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0145058B1 (ko) * | 1994-12-31 | 1998-07-01 | 김광호 | 스태틱 랜덤 억세스 메모리 소자 및 제조방법 |
US6319822B1 (en) * | 1998-10-01 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Process for forming an integrated contact or via |
US6214747B1 (en) * | 1999-10-28 | 2001-04-10 | United Microelectronics Corp. | Method for forming opening in a semiconductor device |
DE10027932C2 (de) * | 2000-05-31 | 2003-10-02 | Infineon Technologies Ag | Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements |
KR100583121B1 (ko) * | 2000-06-29 | 2006-05-24 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 콘택홀 제조방법 |
KR100386110B1 (ko) * | 2000-11-29 | 2003-06-02 | 삼성전자주식회사 | 반도체 소자의 콘택홀 형성 방법 |
JP2002217383A (ja) * | 2001-01-12 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
US6664180B1 (en) * | 2001-04-02 | 2003-12-16 | Advanced Micro Devices, Inc. | Method of forming smaller trench line width using a spacer hard mask |
US7045383B2 (en) * | 2001-09-19 | 2006-05-16 | BAE Systems Information and Ovonyx, Inc | Method for making tapered opening for programmable resistance memory element |
KR100474508B1 (ko) * | 2002-11-07 | 2005-03-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
KR100485159B1 (ko) * | 2003-01-30 | 2005-04-22 | 동부아남반도체 주식회사 | 반도체 소자의 접속홀 형성 방법 |
KR100672663B1 (ko) * | 2004-12-28 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
KR100722137B1 (ko) * | 2005-12-26 | 2007-05-25 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
CN103579086A (zh) * | 2012-07-25 | 2014-02-12 | 旺宏电子股份有限公司 | 半导体装置及形成半导体结构的方法 |
CN105336669B (zh) * | 2014-07-11 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
US9431297B2 (en) * | 2014-10-01 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming an interconnect structure for a semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463246A (en) * | 1988-12-29 | 1995-10-31 | Sharp Kabushiki Kaisha | Large scale high density semiconductor apparatus |
JP2623812B2 (ja) * | 1989-01-25 | 1997-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
US5783471A (en) * | 1992-10-30 | 1998-07-21 | Catalyst Semiconductor, Inc. | Structure and method for improved memory arrays and improved electrical contacts in semiconductor devices |
US5605864A (en) * | 1994-08-02 | 1997-02-25 | Micron Technology, Inc. | Method for forming a semiconductor buried contact with a removable spacer |
US5684331A (en) * | 1995-06-07 | 1997-11-04 | Lg Semicon Co., Ltd. | Multilayered interconnection of semiconductor device |
US5847460A (en) * | 1995-12-19 | 1998-12-08 | Stmicroelectronics, Inc. | Submicron contacts and vias in an integrated circuit |
-
1996
- 1996-03-19 KR KR1019960007378A patent/KR0176199B1/ko not_active IP Right Cessation
-
1997
- 1997-02-28 JP JP04648597A patent/JP3507271B2/ja not_active Expired - Fee Related
- 1997-03-17 US US08/819,601 patent/US5942803A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5942803A (en) | 1999-08-24 |
JP3507271B2 (ja) | 2004-03-15 |
KR0176199B1 (ko) | 1999-04-15 |
KR970067641A (ko) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6057581A (en) | Self-aligned contacts | |
JP3507271B2 (ja) | 半導体素子の開口部の形成方法と半導体素子の製造方法 | |
JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
US5500382A (en) | Self-aligned contact process | |
US6596609B2 (en) | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer | |
US5950104A (en) | Contact process using Y-contact etching | |
JPH09205145A (ja) | 集積回路及びその製造方法 | |
US5552343A (en) | Method for tapered contact formation | |
US5930672A (en) | Manufacture of semiconductor device having reliable and fine connection hole | |
US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
US7557038B2 (en) | Method for fabricating self-aligned contact hole | |
EP0405660B1 (en) | A method of manufacturing a semiconductor device | |
JP2002217128A (ja) | 半導体素子の製造方法 | |
JPH11162982A (ja) | 半導体装置の製造方法 | |
US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
US6458680B2 (en) | Method of fabricating contact pads of a semiconductor device | |
US5510294A (en) | Method of forming vias for multilevel metallization | |
KR100604920B1 (ko) | 이중 플러그를 갖는 반도체 장치의 제조 방법 | |
JP2000216242A (ja) | 半導体装置の製造方法 | |
JPH09120990A (ja) | 接続孔の形成方法 | |
US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
JP3449137B2 (ja) | 半導体装置の製造方法 | |
US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
JP3350156B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031218 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |