CN105336669B - 一种制作半导体器件的方法 - Google Patents
一种制作半导体器件的方法 Download PDFInfo
- Publication number
- CN105336669B CN105336669B CN201410330527.0A CN201410330527A CN105336669B CN 105336669 B CN105336669 B CN 105336669B CN 201410330527 A CN201410330527 A CN 201410330527A CN 105336669 B CN105336669 B CN 105336669B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- etching
- semiconductor material
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及一种制作半导体器件的方法，所述方法包括提供半导体衬底，所述半导体衬底从下往上依次包括支撑衬底、绝缘氧化物埋层以及半导体材料层；在所述半导体材料层上形成图案化的光刻胶层；根据所述图案化的光刻胶层刻蚀所述半导体材料层露出所述绝缘氧化物埋层，以形成第一沟槽；去除所述图案化的光刻胶层；刻蚀部分露出的所述绝缘氧化物埋层，以形成第二沟槽；刻蚀所述第二沟槽的顶部侧壁，以扩大所述第二沟槽的顶部开口；刻蚀剩余的所述绝缘氧化物埋层，以露出所述支撑衬底。根据本发明的制作方法使形成的硅通孔底部没有凹槽且具有良好的侧壁，同时改善了用于后续填充工艺的层间介电层(氧化物层)的覆盖，以避免了器件发生漏电的潜在风险。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种制作半导体器件的方法。
背景技术
微机电系统(MEMS)器件包括相对较新的、将半导体与非常小的机械器件相结合的技术。MESM器件包括微机械加工的传感器、致动器，以及使用最初发展用于半导体器件/集成电路工业的技术，通过添加、减少、更改，以及图案化材料来形成的其他结构。MEMS器件被用在多种应用中，诸如，运动控制器的传感器、喷墨式打印机、安全气囊、扩音器、以及陀螺仪。在其中使用了MEMS器件的应用持续发展，并且现在还包括以下应用，诸如，移动电话、汽车、全球定位系统(GPS)、视频游戏、消费性电子产品、汽车安全、以及医疗技术等领域。
目前采用硅通孔(Through Silicon Via，TSV)技术用于MEMS器件的封装，硅通孔是一种穿透硅晶圆或芯片的垂直互连，TSV可堆栈多片芯片，在芯片钻出小洞(制程又可分为先钻孔及后钻孔两种，Via Fist，ViaLast)，从底部填充入金属。例如硅晶圆上以蚀刻或雷射方式钻孔(via)，再以导电材料如铜、多晶硅、钨等物质填满，从而实现不同硅片之间的互联。
微机电系统(MEMS)器件硅通孔的制作需要具有高横纵比的刻蚀，垂直的侧壁轮廓，良好的特征尺寸控制以及刻蚀均匀性以满足微机电系统器件要求。
因此，需要一种新的半导体器件硅通孔的制备方法，以满足MEMS器件的要求。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供一种制作半导体器件的方法，包括：提供半导体衬底，所述半导体衬底从下往上依次包括支撑衬底、绝缘氧化物埋层以及半导体材料层；在所述半导体材料层上形成图案化的光刻胶层；根据所述图案化的光刻胶层刻蚀所述半导体材料层露出所述绝缘氧化物埋层，以形成第一沟槽；去除所述图案化的光刻胶层；刻蚀部分露出的所述绝缘氧化物埋层，以形成第二沟槽；刻蚀所述第二沟槽的顶部侧壁，以扩大所述第二沟槽的顶部开口；刻蚀剩余的所述绝缘氧化物埋层，以露出所述支撑衬底。
示例性地，采用博世蚀刻工艺刻蚀所述半导体材料层。
示例性地，所述博世蚀刻工艺的刻蚀气体包括SF6和C5F8。
示例性地，采用O2和CF4的混合气体去除所述图案化的光刻胶层。
示例性地，采用地毯式蚀刻工艺刻蚀所述第二沟槽的顶部侧壁。
示例性地，所述地毯式蚀刻工艺的刻蚀气体包括SF6和O2。
示例性地，采用干法刻蚀所述绝缘氧化物埋层，所述干法刻蚀的刻蚀气体包括CF4和CHF3。
示例性地，所述绝缘氧化物埋层的材料为二氧化硅，所述半导体材料层的材料为硅。
示例性地，所述支撑衬底包括金属层。
本发明提供了一种新的制备硅通孔的方法，调整了硅通孔的制作工艺流程，以避免了在层间介电层(氧化物层)和半导体材料层(硅层)的界面处产生凹槽；根据本发明的制作方法使形成的硅通孔底部没有凹槽且具有良好的侧壁，同时改善了用于后续填充工艺的层间介电层(氧化物层)的覆盖，以避免了器件发生漏电的潜在风险。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1A-1D为一种制作硅通孔结构的相关步骤所获得的器件的结构示意图；
图2A-2E为根据本发明一个实施方式制作硅通孔结构的相关步骤所获得的器件的结构示意图；
图3为根据本发明一个实施方式制作硅通孔结构的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述制作半导体器件的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
图1A-1D，为一种制作硅通孔结构的相关步骤所获得的器件的结构示意图。
如图1A所示，提供半导体衬底，所述半导体衬底包括依次形成的支撑衬底100、层间介电层101和半导体材料层102，在所述半导体材料层102上形成图案化的光刻胶层103，所述图案化的光刻胶层103具有TSV图案，接着，以所述图案化的光刻胶层103为掩膜刻蚀所述半导体材料层102以形成沟槽104，所述刻蚀步骤采用Bosch刻蚀(博世蚀刻)工艺执行，所述Bosch式刻蚀工艺采用的刻蚀剂包括SF6和C5F8。其能在所述沟槽104的底部和侧面形成聚合物层105。其中，所述层间介电层101的材料为二氧化硅，所述半导体材料层102的材料为硅，支撑衬底100的材料可为金属铝。
如图1B所示，去除所述图案化的光刻胶层103，可以采用灰化工艺去除所述图案化的光刻胶层103，所述灰化工艺采用的气体包括氧气和CF4的混合气体。
如图1C所示，采用Blanket etch(地毯式刻蚀)工艺刻蚀所述沟槽104，以扩大沟槽104的开口和宽度有助于后续的填充工艺。
所述Blanket etch工艺采用的刻蚀剂包括SF6和氧气。Blanket etch工艺可以为Blanket etch等离子体刻蚀工艺。
从图1C中可以看出，在执行所述Blanket etch工艺之后在半导体材料层102和层间介电层101之间的界面处积聚有电荷，所述电荷将导致在沟槽104的底部形成凹槽(notching)。
如图1D所示，继续刻蚀所述层间介电层101，以露出阻挡层100，形成沟槽106。可以采用包括有CF4和CHF3的刻蚀剂执行所述刻蚀步骤。
所述Blanket etch工艺具有高等离子体密度，在半导体材料层102和层间介电层101界面处的刻蚀将具有高的横向刻蚀速率，以产生上述的凹槽。
所述凹槽的产生是由于在层间介电层101表面上积聚的电荷，该电荷排斥以后将要进入的离子，而且所述将要进入的离子偏转向沟槽的侧壁。
所述凹槽将影响后续的填充工艺和产生漏电的问题，上述制作硅通孔的方法不能解决目前技术中的问题，更不能满足MEMS器件的要求。
本发明为了解决目前半导体器件硅通孔制备过程中存在的问题，提供了一种半导体器件硅通孔的制备方法，图2A-2E为根据本发明一个实施方式制作硅通孔结构的相关步骤所获得的器件的结构示意图；图3为根据本发明一个实施方式制作硅通孔结构的工艺流程图。
下面结合图2A-2E和图3对本发明的制备方法进行详细的说明。需要说明的是，附图2A-2E中仅给出了所要程序化的硅通孔的芯片的结构，在半导体器件的集成电路中包含如图所述的多个芯片相互连接，形成叠层，所述芯片之间通过本发明所述硅通孔结构实现电路上的连接，为了简化，在图中仅仅给出了一个芯片中的硅通孔的结构示意图，当然还包含其他必不可少的元件。
首先，执行步骤301，以具有TSV图形的光刻胶层204为掩膜刻蚀半导体材料层203，以形成沟槽；
具体地，如图2A所示，提供SOI衬底200，SOI衬底200包括支撑衬底201、绝缘氧化物埋层202以及位于绝缘氧化物埋层上方的半导体材料层203。所述半导体材料层203可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本发明的一具体实施例中，所述半导体材料层203的材料为硅，所述绝缘氧化物埋层202的材料为二氧化硅。所述支撑衬底可以为金属层，在本发明的一个实施例中所述金属层包括金属铝。
在半导体材料层203上形成图案化的光刻胶层204，所述图案化的光刻胶层204具有硅通孔图形。在一个实例中，光刻胶层204经曝光、显影以及烘烤固化之后形成具有硅通孔图案的光刻胶层，其中，曝光采用的光罩为定义了硅通孔的宽度、长度以及位置的光罩。
接着，根据图案化的光刻胶层204刻蚀所述半导体材料层203，以在所述半导体材料层203中形成沟槽205，同时，在沟槽205的底部以及侧面形成有聚合物层206，聚合物层206用于保护沟槽205的侧壁。
示例性地，采用Bosch刻蚀工艺执行所述刻蚀步骤，Bosch刻蚀工艺可以获得良好的控制，并基于等离子刻蚀的工艺技术，采用交替重复进行硅各向同性刻蚀和聚合物沉积工艺，从而实现完全的各向异性的深度刻蚀。
示例性性地，所述Bosch刻蚀工艺采用的等离子体气体包括SF6和C5F8。
接着，执行步骤302，去除所述图案化的光刻胶层204，以露出所述半导体材料层203；
其中，如图2B所示，采用灰化工艺剥离去除所述图案化的光刻胶层204，灰化工艺采用的气体可以为采用氮气和氧气的混合气体，氯气和氧气的混合气体或者氧气和四氟化碳的混合气体，在一个示例中，采用含有氧气和四氟化碳的混合气体去除图案化的光刻胶层204。
接着，执行步骤303，刻蚀部分露出的绝缘氧化物埋层202，以在绝缘氧化物埋层202中形成凹槽207，露出剩余未刻蚀的绝缘氧化物埋层202；
如图2C所示，刻蚀部分露出的绝缘氧化物埋层202，刻蚀工艺可以采用湿法刻蚀或者干法刻蚀。
在本发明的一具体实施例中，可以采用干法刻蚀执行刻蚀步骤，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用包括四氟化碳(CF4)和三氟甲烷(CHF3)的混合气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现干法刻蚀。作为一个实例，采用等离子体刻蚀，四氟化碳气体和三氟甲烷气体的流量范围可为0～150立方厘米/分钟(sccm)和50～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫托(mTorr)。其中，干法刻蚀的刻蚀气体还可以是溴化氢气体、四氟化碳气体或者三氟化氮气体。
需要说明的是，上述执行刻蚀绝缘氧化物埋层202的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
接着，执行步骤304，继续刻蚀所述沟槽205的顶部侧壁，以扩大所述沟槽205的顶部开口。
具体的，如图2D所示，采用Blanket etch工艺刻蚀所述沟槽205的侧壁，以形成沟槽208，所述沟槽208的顶部开口大于所述沟槽205的顶部开口。
示例性地，在采用所述Blanket etch工艺刻蚀所述沟槽205之后，在形成的所述沟槽208的底部露出的所述绝缘氧化物埋层202上积聚电荷，在一个示例中，所述积聚的电荷为正电荷。
在本发明一具体实施例中，所述Blanket etch工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行蚀刻。
需要说明的是，上述执行刻蚀沟槽205的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
接着，执行步骤305，刻蚀剩余的绝缘氧化物埋层202，以在绝缘氧化物埋层202中形成开口209，露出支撑衬底201，最终在所述半导体衬底200中形成沟槽210；
如图2E所示，继续刻蚀剩余的绝缘氧化物埋层202，刻蚀工艺可以采用湿法刻蚀或者干法刻蚀。
在本发明的一具体实施例中，可以采用干法刻蚀执行刻蚀步骤，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用包括四氟化碳(CF4)和三氟甲烷(CHF3)的混合气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现干法刻蚀。作为一个实例，采用等离子体刻蚀，四氟化碳气体和三氟甲烷气体的流量范围可为0～150立方厘米/分钟(sccm)和50～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫托(mTorr)。其中，干法刻蚀的刻蚀气体还可以是溴化氢气体、四氟化碳气体或者三氟化氮气体。
需要说明的是，上述执行刻蚀绝缘氧化物埋层202的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
本发明提供了一种新的制备硅通孔的方法，调整了硅通孔的制作工艺流程，以避免了在层间介电层(氧化物层)和半导体材料层(硅层)的界面处产生凹槽；根据本发明的制作方法使形成的硅通孔底部没有凹槽且具有良好的侧壁，同时改善了用于后续填充工艺的层间介电层(氧化物层)的覆盖，以避免了器件发生漏电的潜在风险。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种制作半导体器件的方法，包括：
提供半导体衬底，所述半导体衬底从下往上依次包括支撑衬底、绝缘氧化物埋层以及半导体材料层；
在所述半导体材料层上形成图案化的光刻胶层；
根据所述图案化的光刻胶层刻蚀所述半导体材料层露出所述绝缘氧化物埋层，以形成第一沟槽；
去除所述图案化的光刻胶层；
刻蚀部分露出的所述绝缘氧化物埋层，以形成第二沟槽；
刻蚀所述第二沟槽的顶部侧壁，以扩大所述第二沟槽的顶部开口；
刻蚀剩余的所述绝缘氧化物埋层，以露出所述支撑衬底。
2.根据权利要求1所述的方法，其特征在于，采用博世蚀刻工艺刻蚀所述半导体材料层。
3.根据权利要求2所述的方法，其特征在于，所述博世蚀刻工艺的刻蚀气体包括SF6和C5F8。
4.根据权利要求1所述的方法，其特征在于，采用O2和CF4的混合气体去除所述图案化的光刻胶层。
5.根据权利要求1所述的方法，其特征在于，采用地毯式蚀刻工艺刻蚀所述第二沟槽的顶部侧壁。
6.根据权利要求5所述的方法，其特征在于，所述地毯式蚀刻工艺的刻蚀气体包括SF6和O2。
7.根据权利要求1所述的方法，其特征在于，采用干法刻蚀工艺刻蚀露出的所述绝缘氧化物埋层，所述干法刻蚀的刻蚀气体包括CF4和CHF3。
8.根据权利要求1所述的方法，其特征在于，所述绝缘氧化物埋层的材料为二氧化硅，所述半导体材料层的材料为硅。
9.根据权利要求1所述的方法，其特征在于，所述支撑衬底包括金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410330527.0A CN105336669B (zh) | 2014-07-11 | 2014-07-11 | 一种制作半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410330527.0A CN105336669B (zh) | 2014-07-11 | 2014-07-11 | 一种制作半导体器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336669A CN105336669A (zh) | 2016-02-17 |
| CN105336669B true CN105336669B (zh) | 2018-11-16 |
Family
ID=55287109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410330527.0A Active CN105336669B (zh) | 2014-07-11 | 2014-07-11 | 一种制作半导体器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336669B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105895579B (zh) * | 2016-06-08 | 2017-12-05 | 无锡微奥科技有限公司 | 一种基于soi衬底的tsv圆片的加工方法 |
| CN111081630B (zh) * | 2018-10-19 | 2023-01-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114468387A (zh) * | 2021-12-30 | 2022-05-13 | 厦门云天半导体科技有限公司 | 硅基雾化芯及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942803A (en) * | 1996-03-19 | 1999-08-24 | Samsung Electronics Co., Ltd. | Methods for forming openings with improved aspect ratios in integrated circuit devices, and related structures |
| US6261947B1 (en) * | 1999-02-18 | 2001-07-17 | Micron Technology, Inc. | Formation of electrical contacts to conductive elements in the fabrication of semiconductor integrated circuits |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009006798B4 (de) * | 2009-01-30 | 2017-06-29 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung |
-
2014
- 2014-07-11 CN CN201410330527.0A patent/CN105336669B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942803A (en) * | 1996-03-19 | 1999-08-24 | Samsung Electronics Co., Ltd. | Methods for forming openings with improved aspect ratios in integrated circuit devices, and related structures |
| US6261947B1 (en) * | 1999-02-18 | 2001-07-17 | Micron Technology, Inc. | Formation of electrical contacts to conductive elements in the fabrication of semiconductor integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336669A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7628932B2 (en) | Wet etch suitable for creating square cuts in si | |
| CN105023917B (zh) | 晶圆上芯片封装件及其形成方法 | |
| JP4518453B2 (ja) | エッチングプロセスを用いたシリコンの処理方法 | |
| US8586431B2 (en) | Three dimensional integration and methods of through silicon via creation | |
| CN104241249B (zh) | 硅通孔互连结构及其制作方法 | |
| US9463975B2 (en) | MEMS capacitive pressure sensors | |
| US9272899B2 (en) | Bonding method using porosified surfaces for making stacked structures | |
| CN104627948B (zh) | 微机械传感器设备以及相应的制造方法 | |
| CN105336669B (zh) | 一种制作半导体器件的方法 | |
| TWI512817B (zh) | 半導體裝置及微機電系統裝置的形成方法 | |
| CN113968569A (zh) | Cmos-mems结构及其形成方法 | |
| CN208706624U (zh) | 电子集成电路芯片 | |
| JP5916105B2 (ja) | 半導体装置の製造方法 | |
| CN106957044B (zh) | 一种mems器件及其制造方法和电子装置 | |
| CN103633015B (zh) | 一种半导体器件的制造方法 | |
| CN106711149B (zh) | 垂直通道结构 | |
| CN104637870A (zh) | 免cmp工艺的硅通孔背面漏孔工艺 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN105448697B (zh) | 高深宽比结构的刻蚀方法及mems器件的制作方法 | |
| US6291353B1 (en) | Lateral patterning | |
| CN103681497B (zh) | 一种半导体器件的制备方法 | |
| US9162877B2 (en) | Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration | |
| JP7219528B2 (ja) | シャロートレンチアイソレーションにおけるコーン形成を低減するための選択的エッチング | |
| US20130056858A1 (en) | Integrated circuit and method for fabricating the same | |
| CN105244309B (zh) | 抑制浅沟槽隔离结构深度负载效应的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |