CN105244309B - 抑制浅沟槽隔离结构深度负载效应的方法 - Google Patents

抑制浅沟槽隔离结构深度负载效应的方法 Download PDF

Info

Publication number
CN105244309B
CN105244309B CN201510663204.8A CN201510663204A CN105244309B CN 105244309 B CN105244309 B CN 105244309B CN 201510663204 A CN201510663204 A CN 201510663204A CN 105244309 B CN105244309 B CN 105244309B
Authority
CN
China
Prior art keywords
groove
hard mask
isolation structure
load effect
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510663204.8A
Other languages
English (en)
Other versions
CN105244309A (zh
Inventor
崇二敏
黄君
张瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510663204.8A priority Critical patent/CN105244309B/zh
Publication of CN105244309A publication Critical patent/CN105244309A/zh
Application granted granted Critical
Publication of CN105244309B publication Critical patent/CN105244309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明主要涉及一种抑制浅沟槽隔离结构深度负载效应的方法，首先藉由第一、第二开口刻蚀衬底，对应分别形成位于第一区域中的带有垂直侧壁的第一沟槽和位于第二区域中的带有垂直侧壁的第二沟槽，后续再刻蚀第一、第二沟槽各自暴露出来的顶部拐角区，直至第一、第二沟槽原本带有的垂直侧壁变成呈现为倾斜面的侧壁形貌。

Description

抑制浅沟槽隔离结构深度负载效应的方法
技术领域
本发明主要涉及半导体器件的制备工艺，更确切地说，涉及一种带有浅沟槽隔离结构的半导体器件及其对应的制备方法，在器件密度不同的区域实现用于预制备浅沟槽隔离结构的不同浅沟槽的深度具有一致性。
背景技术
集成电路是一种微型电子系统，它采用微图形加工技术，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在半导体晶片或介质基片上从而实现特定的功能。本发明所指的集成电路特指硅基集成电路。当前硅基集成电路工艺典型的主要包括了双极类型工艺和互补金属-氧化物-半导体工艺以及双极-互补金属-氧化物-半导体工艺，还有双极-互补金属-氧化物-半导体-双扩散MOS工艺等。利用该等工艺制作的电路要实现正确的功能，集成电路内部各个器件之间必须相互隔离，以使各个单个器件能独立地工作，从而保证整个集成电路的正常工作。常用的隔离方法有两类：其一是反偏压式的PN结隔离和沟槽式的全绝缘介质隔离，从而主要作用是防止相邻器件的电极短路和寄生双极类型器件的开启，其二是局部场氧化(LOCOS)和浅槽隔离(STI)用于防止相邻隔离岛之间寄生MOS场效应管的开启。
当前的45纳米及其以下节点的技术中，半导体器件对浅沟槽隔离技术(STI)的要求越来越高。STI工艺是通过干法刻蚀单晶硅形成沟槽，而此沟槽的深度以及侧壁角度对器件以及后续填充工艺影响非常大，如果沟槽形貌畸形，甚至容易造成填充出现空隙和器件漏电等问题。为避免填充出现空隙，一般要求沟槽侧壁倾斜以利于薄膜填充。这就要求刻蚀过程产生重聚合物的刻蚀程式来刻蚀单晶硅，而其副作用就是在图形密集和图形稀疏区造成刻蚀速率的负载，最终导致图形密集和稀疏区的刻蚀深度出现负载效应。为了克服该问题，由本发明后续的详细说明和所附的权利要求中，在结合本发明伴随着的图式和先前技术的基础之上，本发明揭示的特征和方案将变得清晰。
发明内容
在一些实施例中，披露了一种抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，包括以下步骤：步骤S1：在衬底上形成硬质掩膜层，在衬底的第一区域之上的硬质掩膜层中形成第一开口和在衬底的第二区域之上的硬质掩膜层中形成第二开口；步骤S2：藉由第一、第二开口刻蚀衬底，对应分别形成位于第一区域中的带有垂直侧壁的第一沟槽和位于第二区域中的带有垂直侧壁的第二沟槽；步骤S3：湿法刻蚀硬质掩膜层，扩大第一和第二开口的尺寸；步骤S4：在硬质掩膜层上覆盖旋涂碳基材料，旋涂碳基材料的一部分还将第一、第二沟槽予以填充满；步骤S5：干法回刻其旋涂碳基材料，直至将硬质掩膜层上方的旋涂碳基材料和第一、第二沟槽顶部的旋涂碳基材料回刻移除；步骤S6：刻蚀第一、第二沟槽各自从第一、第二开口中暴露出来的顶部拐角区，刻蚀持续直至第一、第二沟槽原本带有的垂直侧壁变成呈现为倾斜面的侧壁形貌。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，硬质掩膜层包括底层的二氧化硅层和二氧化硅层上方的氮化硅层。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，衬底中集成于第一区域的器件密度与集成于第二区域的器件密度不同。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，步骤S1中还包括：子步骤S1.1：先在硬质掩膜层上自下而上依次覆盖抗反射涂层和光刻胶层，经由光刻工艺图案化光刻胶层，形成其中的窗口图形；和后续的子步骤S1.2：再刻蚀移除抗反射涂层暴露于窗口图形中部分；以及其后的子步骤S1.3：之后刻蚀硬质掩膜层暴露在窗口图形中的部分形成硬质掩膜层中的第一、第二开口。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，在步骤S1中利用含CF4、O2的刻蚀气体移除抗反射涂层暴露于窗口图形中的部分。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，在步骤S1中利用含CH2F2、CHF3、CF4的刻蚀气体移除硬质掩膜层暴露在窗口图形中的部分。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，在步骤S1中完成第一、第二开口的制备之后，利用含O2的气体灰化移除光刻胶层和光刻胶层下方的抗反射涂层。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，在步骤S2中刻蚀形成带有垂直侧壁形貌的第一、第二沟槽使用的刻蚀气体产生和附着于第一、第二沟槽侧壁上的聚合物的量，比在步骤S6中刻蚀形成带有倾斜侧壁形貌的第一、第二沟槽使用的刻蚀气体产生和附着于第一、第二沟槽侧壁上的聚合物的量要少。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，在步骤S2中，在刻蚀形成第一、第二沟槽的过程中，利用含CL2、NF3、SF6的刻蚀气体来刻蚀衬底。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，在步骤S3湿法刻蚀硬质掩膜层之前，先移除硬质掩膜层上的抗反射涂层和光刻胶层。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，在步骤S3湿法刻蚀硬质掩膜层的过程中，利用热磷酸腐蚀液湿法刻蚀硬质掩膜层，暴露出第一、第二沟槽各自顶部拐角区的衬底，其中热磷酸腐蚀液的温度为165摄氏度而其浓度为H3PO4溶液和H2O溶液的质量比限定在70％-90％的范围内。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中在步骤S5中利用含CF4、O2的刻蚀气体干法回刻其旋涂碳基材料，刻蚀移除硬质掩膜层上方的旋涂碳基材料，并保留第一、第二沟槽各自底部的旋涂碳基材料。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，在步骤S6中，使用硬质掩膜层和旋涂碳基材料作为刻蚀掩膜，利用含有溴化氢(HBR)、O2的刻蚀气体来刻蚀移除第一、第二沟槽各自从第一、第二开口中暴露出来的顶部拐角区。
上述的抑制浅沟槽隔离结构深度负载效应的方法，其中，在步骤S6之后，利用含O2的气体灰化移除第一、第二沟槽各自底部残留的抗反射涂层。
附图说明
阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：
图1A显示在底部衬底上制备二氧化硅和氮化硅。
图1B显示图案化二氧化硅和氮化硅。
图1C显示在图形密度不同的区域形成了深度不同的浅沟槽。
图2A是利用具有二氧化硅和氮化硅的硬质掩膜层来刻蚀衬底。
图2B-1是利用湿法刻蚀来扩大第一和第二开口的尺寸。
图2B-2是利用旋涂碳素材料SOC填充浅沟槽。
图2C是回刻的方式刻蚀SOC材料。
图2D至图2E是刻蚀沟槽的侧壁直至将垂直侧壁刻蚀成倾斜侧壁。
图2F是移除浅沟槽底部的SOC材料。
图2G是填充绝缘材料到浅沟槽中沟槽完整的浅沟槽隔离结构。
具体实施方式
下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
参见图1A～1C所示，本发明提及的一种无深度负载效应的浅沟槽隔离结构的制备方法将在后文对应的内容和附图中一一阐明。在一个用于制备半导体器件的衬底100的上方形成一个硬质掩膜层，该硬质掩膜层通常是复合结构，例如包括在衬底100的上表面先沉积的底层例如一层二氧化硅101和包括在底层之上沉积的顶层如氮化硅102，该两者构成了一个硬质掩膜层(HARDMASK)。在硬质掩膜层上涂覆抗反射涂层103，例如涂覆抗反射涂层(Bottom Anti-Reflective Coating，简称BARC)，并在抗反射涂层103的上方旋涂一层第一光刻胶层104，通过第一次光刻工艺的曝光显影等必要工艺后，在第一光刻胶层104中形成数个第一窗口图形104a、104b，这也即将石英掩模板上设计好的版图复制到第一光刻胶层104中的程序。之后利用第一光刻胶层104作为掩膜，来干法刻蚀不受第一光刻胶层104保护的抗反射涂层103，主要使用含CF4、O2的刻蚀气体将抗反射涂层103暴露于第一窗口图形104a、104b中的部分刻蚀移除掉，此时硬质掩膜层的局部区域将会直接暴露于第一窗口图形104a、104b中。然后利用第一光刻胶层104作为刻蚀掩膜，从而进一步利用含CH2F2、CHF3、CF4的刻蚀气体将硬质掩膜层暴露于第一窗口图形104a、104b中的部分干法刻蚀移除掉，具体而言，第一窗口图形104a和104b下方的局部二氧化硅101和氮化硅102被刻蚀移除掉，以便能够在硬质掩膜层中刻蚀形成位于第一窗口图形104a下方的一个第一开口110a，和在硬质掩膜层中刻蚀形成位于另一个第一窗口图形104b下方的一个第二开口110b。
值得注意的是，需要强调第一开口110a形成于衬底100的一个第一区域LAY-A，而第二开口110b则形成于衬底100的一个第二区域LAY-B。其中第一开口110a用于刻蚀衬底100在它下方暴露出来的区域来形成一个浅沟槽(也即第一沟槽180a)，而第二开口110b则用于刻蚀衬底100在它下方暴露出来的区域来形成另一个浅沟槽(也即第二沟槽180b)。在传统的浅沟槽制备工艺中正如图1C所示，第一区域LAY-A的器件密度和第二区域LAY-B的器件密度不同，例如第一区域LAY-A是器件密集区而第二区域LAY-B是器件稀疏区。这里所谓的器件密度可以理解为在衬底100上某些指定区域的单位面积上打算制备出/集成的器件总数量。由于第一区域LAY-A和第二区域LAY-B的图形密集程度不同，产生了业界所言的在图形密集区和图形稀疏区造成刻蚀速率的负载，而最终导致图形密集区和区稀疏区的浅沟槽的刻蚀深度出现负面的负载效应。如图1C所示表示第一开口110a的开口尺寸小于第二开口110b的开口尺寸，藉由第一开口110a在第一区域LAY-A干法刻蚀衬底而撷取的第一沟槽180a的深度D1，大于由第二开口110b在第二区域LAY-B干法刻蚀衬底而撷取的第二沟槽180b的深度D2。虽然这里的刻蚀工艺按照浅沟槽STI制备流程，形成了第一沟槽180a和第二沟槽180b带有预期的倾斜面侧壁的形貌，但是同时由于深度负载效应(Depth Loading)导致这两个沟槽的深度D1、D2不一致的情况却是我们极力要避免发生的。在图1C中，第一开口110a的开口尺寸小于第二开口110b的尺寸，所以第一沟槽180a的宽度值略小于第二沟槽180b的宽度。
参见图2A，为了避免图1C所示的负面效应，由第一开口110a在第一区域LAY-A刻蚀衬底100而制备的第一沟槽280a具有垂直侧壁形貌，而由第二开口110b在第二区域LAY-B刻蚀衬底100所制备的第二沟槽280b也具有垂直侧壁形貌，换种说法，第一沟槽280a和第二沟槽280b各自具有的侧壁是平行平面，相当于它们的侧壁与衬底100所在的平面基本垂直，这与图1C不同。为了实现垂直侧壁形貌，在本发明中主要是使用譬如含有CL2和NF3、SF6等刻蚀副产物较轻的刻蚀气体，从而形成侧壁比较垂直的浅沟槽并且密集区和稀疏区无深度负载效应。也意味着在沟槽的刻蚀过程中，这里采用的干法刻蚀气体所产生和吸附在第一沟槽280a和第二沟槽280b各自侧壁上的聚合物相对比较少，从而使得第一沟槽280a和第二沟槽280b的深度基本相同。
参见图2B-1所示，利用热磷酸腐蚀液来湿法刻蚀硬质掩膜层的顶部氮化硅102和底层二氧化硅层101，暴露出沟槽顶部拐角单晶硅。热磷酸温度为165度，热磷酸的浓度具有H3PO4和H2O的质量之比为70％-90％的范围。对比图2A和图2B-1可知，经过湿法刻蚀硬质掩膜层之后，扩大了第一开口110a和第二开口110b的尺寸，同时顶部的氮化硅102在厚度上也会略有损失，其实这里的湿法腐蚀步骤还可以理解为：正因为将第一开口110侧壁周边的一圈暴露出来的二氧化硅101和氮化硅102被刻蚀掉，和将第二开口110b侧壁周边的一圈暴露出来的二氧化硅101和氮化硅102被刻蚀掉，所以也相当于能够将第一开口110a的宽度尺寸W1从图2A增大到图2B-1中的宽度尺寸W11，和将第二开口110b的宽度尺寸W2从图2A增大到图2D中的宽度尺寸W22。
参见图2B-1所示，在湿法硬质掩膜层分别扩大第一开口110a和第二开口110b的尺寸之后，是为了继续从第一开口110a和第二开口110b中进一步暴露出单晶硅衬底100。如图2B-1所示，第一沟槽280a的顶部拐角区域160a的衬底材料从扩大的第一开口110a中暴露出来，这里所言的顶部拐角区域160a其实也即该第一沟槽280a的肩部或者说是衬底100的环绕在第一沟槽280a顶部周围的区域，同样，第二沟槽280b的顶部拐角区域160b的衬底材料从扩大的第二开口110b中暴露出来，这里所言的顶部拐角区域160b其实也即该第二沟槽280b的肩部或者说是衬底100的环绕在第二沟槽280b顶部周围的区域。参见图2B-2所示，在硬质掩膜层上覆盖旋涂碳基材料120，旋涂碳基材料120的一部分还将第一沟槽280a和第二沟槽280b予以填充满，当然旋涂碳基材料120的也会填充在第一开口110a和第二开口110b中。所谓的旋涂碳基材料(Spin on Carbon)120在业界有多种材料选择方式，例如其包括在溶剂系统中的聚酰胺酸组合物和交联剂，还有譬如环氧甲酚酚醛是用于制造旋涂碳基材料SOC层的最常见的材料，总之我们利用旋涂碳基材料120的良好填充性能和使晶圆或衬底表面平坦化。
参见图2C所示，干法回刻其旋涂碳基材料120，利用含CF4、O2的刻蚀气体干法回刻其旋涂碳基材料120。直至将硬质掩膜层上方覆盖的那些旋涂碳基材料120清除，和将第一沟槽208a和第二沟槽280b顶部的旋涂碳基材料120回刻清除，但是第一沟槽208a和第二沟槽280b各自的底部还依然填充有旋涂碳基材料120。
参见图2D所示，干法刻蚀第一沟槽208a的从第一开口110a中暴露出来的顶部拐角区160a，和干法刻蚀第二沟槽280b从第二开口110b中暴露出来的顶部拐角区160b，刻蚀持续直至第一沟槽208a和第二沟槽280b原本带有的垂直侧壁(例如图2A)变成呈现为倾斜面的侧壁形貌(例如图2E)。在这里当我们利用硬质掩膜层和旋涂碳基材料120作为掩模层来干法刻蚀单晶硅衬底100的时候，利用含有溴化氢(HBR)和O2等刻蚀副产物较重的刻蚀气体，从而形成侧壁比较倾斜的浅沟槽，并且此时因为第一沟槽280a和第二沟槽280b各自底部还填充有旋涂碳基材料120材料，所以进一步抑制第一沟槽280a和第二沟槽280b的深度负载效应。参见图2E，也意味着在沟槽的刻蚀过程中，这里采用的干法刻蚀气体所产生和吸附在第一沟槽280a和第二沟槽280b各自侧壁上的聚合物相对比较多，至少比图2A的刻蚀过程(也即形成垂直侧壁)中产生的聚合物多得多，从而使得第一沟槽280a和第二沟槽280b的刻蚀形成侧壁被强制改造成倾斜面。具体的说，该第一沟槽280a和第二沟槽280b各自顶部周围的衬底材料被刻蚀掉，它们各自顶部原本带有的垂直侧壁(图2A)在图2E中将变成呈现为倾斜面的侧壁形貌，而且是从上往下沟槽的宽度逐步变窄，但是第一沟槽280a和第二沟槽280b底部因为填充有旋涂碳基材料120所以它们的底部受到的刻蚀影响比较小，也即使得第一沟槽280a和第二沟槽280b能够保证具有相同的深度，从而摆脱传统方案导致图形密集区和区稀疏区的浅沟槽的刻蚀深度出现负面的负载效应，无论第一区域LAY-A和第二区域LAY-B两者需要布置的器件密度有多么大的差异性都不会在它们之间产生任何沟槽深度负载效应。当然此时如果第一沟槽280a和第二沟槽280b底部还残留有旋涂碳基材料120，最后还需要清除掉第一沟槽280a和第二沟槽280b底部的这些旋涂碳基材料120，它们底部的这些旋涂碳基材料120可以利用含O2的气体灰化移除掉。
参见图2F所示，第一沟槽280a的深度值D11和第二沟槽280b的深度值D12能够保证一致性。如图2G，硬质掩膜层最后需要移除掉，并且在作为浅沟槽的第一沟槽280a和第二沟槽280b内部填充绝缘材料150来构成浅沟槽隔离结构STI，浅沟槽隔离结构STI用于定义不同器件各自的有源区，防止不同相邻的器件发生电性干扰，集成电路内部各个器件之间相互隔离，以使各单个器件能独立地工作保证整个集成电路的正常工作。
综上所述，本发明的该方法目的是制作一种侧壁倾斜且无深度负载效应的浅沟道隔离工艺，在45纳米及其以下技术中，器件对浅沟道隔离技术(STI)的要求越来越高。STI工艺是通过干法刻蚀单晶硅形成沟槽，而此沟槽的深度以及侧壁角度对器件以及后续填充工艺影响非常大，甚至造成填充出现空隙和器件漏电等问题。为避免填充出现空隙，要求沟道侧壁倾斜以利于薄膜填充。这就要求刻蚀过程产生重聚合物的刻蚀程式来刻蚀单晶硅；而其副作用就是在图形密集和稀疏区造成刻蚀速率的负载，最终导致图形密集和稀疏区的刻蚀深度出现负载。很大程度上减小了刻蚀工艺和后续填充工艺的窗口。本发明的该方法首先利用传统制作浅沟槽隔离结构STI工艺的膜层结构结合刻蚀过程产生较轻聚合物的刻蚀程式形成一个密集区和稀疏区无深度负载的图形，然后再利用热磷酸湿法刻蚀对顶部氮化硅硬掩模层进行部分刻蚀，从而暴露出沟槽的顶部拐角处的单晶硅；并且随后依次对沟槽进行填充性能更好的旋涂碳基材料SOC(Spin on Carbon)涂布和干法回刻；接着转换刻蚀程式，利用干法刻蚀单晶硅副产物较重的程式对暴露出的沟槽顶部拐角单晶硅进行刻蚀，最后去掉旋涂碳素材料SOC。形成一个侧壁倾斜且在不同图形区域无深度负载的浅沟道，增加了刻蚀以及后续薄膜填充工艺的窗口。这种侧壁倾斜且无深度负载效应的浅沟道隔离技术无疑是本领域技术人员乐见其成的。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (14)

1.一种抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，包括以下步骤：
S1：在衬底上形成硬质掩膜层，在衬底的第一区域之上的硬质掩膜层中形成第一开口和在衬底的第二区域之上的硬质掩膜层中形成第二开口；
S2：藉由第一、第二开口刻蚀衬底，对应分别形成位于第一区域中的带有垂直侧壁的第一沟槽和位于第二区域中的带有垂直侧壁的第二沟槽；
S3：湿法刻蚀硬质掩膜层，扩大第一和第二开口的尺寸；
S4：在硬质掩膜层上覆盖旋涂碳基材料，旋涂碳基材料的一部分还将第一、第二沟槽予以填充满；
S5：干法回刻其旋涂碳基材料，直至将硬质掩膜层上方的旋涂碳基材料和第一、第二沟槽顶部的旋涂碳基材料回刻移除；
S6：刻蚀第一、第二沟槽各自从第一、第二开口中暴露出来的顶部拐角区，刻蚀持续直至第一、第二沟槽原本带有的垂直侧壁变成呈现为倾斜面的侧壁形貌。
2.根据权利要求1所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，硬质掩膜层包括底层的二氧化硅层和二氧化硅层上方的氮化硅层。
3.根据权利要求1所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，衬底中集成于第一区域的器件密度与集成于第二区域的器件密度不同。
4.根据权利要求1所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，步骤S1中还包括：
先在硬质掩膜层上自下而上依次覆盖抗反射涂层和光刻胶层，经由光刻工艺图案化光刻胶层，形成其中的窗口图形；
再刻蚀移除抗反射涂层暴露于窗口图形中部分；
之后刻蚀硬质掩膜层暴露在窗口图形中的部分形成硬质掩膜层中的第一、第二开口。
5.根据权利要求4所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S1中利用含CF4、O2的刻蚀气体移除抗反射涂层暴露于窗口图形中的部分。
6.根据权利要求4所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S1中利用含CH2F2、CHF3、CF4的刻蚀气体移除硬质掩膜层暴露在窗口图形中的部分。
7.根据权利要求4所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S1中完成第一、第二开口的制备之后，利用含O2的气体灰化移除光刻胶层和光刻胶层下方的抗反射涂层。
8.根据权利要求1所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S2中刻蚀形成带有垂直侧壁形貌的第一、第二沟槽使用的刻蚀气体产生和附着于第一、第二沟槽侧壁上的聚合物的量，比在步骤S6中刻蚀形成带有倾斜侧壁形貌的第一、第二沟槽使用的刻蚀气体产生和附着于第一、第二沟槽侧壁上的聚合物的量要少。
9.根据权利要求1所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S2中，在刻蚀形成第一、第二沟槽的过程中，利用含CL2、NF3、SF6的刻蚀气体来刻蚀衬底。
10.根据权利要求4所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S3湿法刻蚀硬质掩膜层之前，先移除硬质掩膜层上的抗反射涂层和光刻胶层。
11.根据权利要求1所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S3湿法刻蚀硬质掩膜层的过程中，利用热磷酸腐蚀液湿法刻蚀硬质掩膜层，暴露出第一、第二沟槽各自顶部拐角区的衬底，其中热磷酸腐蚀液的温度为165摄氏度而其浓度为H3PO4溶液和H2O溶液的质量比限定在70％-90％的范围内。
12.根据权利要求1所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S5中利用含CF4、O2的刻蚀气体干法回刻其旋涂碳基材料，并保留第一、第二沟槽各自底部的旋涂碳基材料。
13.根据权利要求1所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S6中，使用硬质掩膜层和旋涂碳基材料作为刻蚀掩膜，利用含有HBr、O2的刻蚀气体来刻蚀移除第一、第二沟槽各自从第一、第二开口中暴露出来的顶部拐角区。
14.根据权利要求1所述的抑制浅沟槽隔离结构深度负载效应的方法，其特征在于，在步骤S6之后，利用含O2的气体灰化移除第一、第二沟槽各自底部残留的抗反射涂层。
CN201510663204.8A 2015-10-14 2015-10-14 抑制浅沟槽隔离结构深度负载效应的方法 Active CN105244309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510663204.8A CN105244309B (zh) 2015-10-14 2015-10-14 抑制浅沟槽隔离结构深度负载效应的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510663204.8A CN105244309B (zh) 2015-10-14 2015-10-14 抑制浅沟槽隔离结构深度负载效应的方法

Publications (2)

Publication Number Publication Date
CN105244309A CN105244309A (zh) 2016-01-13
CN105244309B true CN105244309B (zh) 2018-11-13

Family

ID=55041897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510663204.8A Active CN105244309B (zh) 2015-10-14 2015-10-14 抑制浅沟槽隔离结构深度负载效应的方法

Country Status (1)

Country Link
CN (1) CN105244309B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111071986B (zh) * 2019-12-30 2023-05-16 北京航空航天大学 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180533B1 (en) * 1999-08-10 2001-01-30 Applied Materials, Inc. Method for etching a trench having rounded top corners in a silicon substrate
CN100511644C (zh) * 2005-09-29 2009-07-08 海力士半导体有限公司 具有锥型沟道的半导体器件的制造方法
CN101567314A (zh) * 2008-04-24 2009-10-28 飞兆半导体公司 用于控制半导体结构中沟槽轮廓的技术
CN104051274A (zh) * 2013-03-15 2014-09-17 英飞凌科技德累斯顿有限责任公司 一种用于加工载体的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180533B1 (en) * 1999-08-10 2001-01-30 Applied Materials, Inc. Method for etching a trench having rounded top corners in a silicon substrate
CN100511644C (zh) * 2005-09-29 2009-07-08 海力士半导体有限公司 具有锥型沟道的半导体器件的制造方法
CN101567314A (zh) * 2008-04-24 2009-10-28 飞兆半导体公司 用于控制半导体结构中沟槽轮廓的技术
CN104051274A (zh) * 2013-03-15 2014-09-17 英飞凌科技德累斯顿有限责任公司 一种用于加工载体的方法

Also Published As

Publication number Publication date
CN105244309A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
US7344954B2 (en) Method of manufacturing a capacitor deep trench and of etching a deep trench opening
CN108470710B (zh) 一种形成半导体存储装置的方法
KR100360739B1 (ko) 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN105355587B (zh) 一种避免浅沟槽隔离结构出现深度负载效应的方法
CN105244309B (zh) 抑制浅沟槽隔离结构深度负载效应的方法
CN104143528B (zh) 互连结构的形成方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN105633021A (zh) 半导体元件的制造方法
JP2004282082A (ja) 金属埋立て方法
JP2008004881A (ja) 素子分離構造部の製造方法
JPH10275799A (ja) シリコン層のエッチング方法
US9960081B1 (en) Method for selective etching using dry film photoresist
CN105336676B (zh) 接触插塞的形成方法
CN104701242A (zh) 接触孔的刻蚀方法
KR101102052B1 (ko) 반도체 소자 및 그의 형성 방법
CN108807267B (zh) 半导体装置及其制造方法
JPS59149030A (ja) 半導体装置の製造法
CN107799408B (zh) 半导体器件的制备方法
TWI240362B (en) Method of fabricating shallow isolation structures and trenches thereof
TW202343686A (zh) 半導體結構及其形成方法
CN117832076A (zh) 一种沟槽型SiC器件的自对准方法
TW404005B (en) The isolation structure of combining LOCOS and shallow trench isolation (STI) and the manufacturing method thereof
KR100650815B1 (ko) 플래쉬 메모리소자의 소자분리막 형성방법
CN115360193A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant