CN102130036B - 浅沟槽隔离结构制作方法 - Google Patents

浅沟槽隔离结构制作方法 Download PDF

Info

Publication number
CN102130036B
CN102130036B CN 201010022702 CN201010022702A CN102130036B CN 102130036 B CN102130036 B CN 102130036B CN 201010022702 CN201010022702 CN 201010022702 CN 201010022702 A CN201010022702 A CN 201010022702A CN 102130036 B CN102130036 B CN 102130036B
Authority
CN
China
Prior art keywords
protective layer
oxide layer
layer
silicon substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010022702
Other languages
English (en)
Other versions
CN102130036A (zh
Inventor
胡亚兰
刘佳磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010022702 priority Critical patent/CN102130036B/zh
Publication of CN102130036A publication Critical patent/CN102130036A/zh
Application granted granted Critical
Publication of CN102130036B publication Critical patent/CN102130036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种浅沟槽隔离结构制作方法，首先提供已形成硅衬底的晶片，在所述硅衬底的正反面分别形成第一氧化层和第二氧化层，在所述第一氧化层和第二氧化层上分别形成第一保护层和第二保护层；干法刻蚀第一保护层，第一氧化层和硅衬底；在所述第一保护层和出露的硅衬底上淀积第三氧化层；第一次湿法刻蚀去除部分第二保护层；平坦化第三氧化层至出露第一保护层；第二次湿法刻蚀去除第一保护层和第二保护层，形成浅沟槽隔离结构。通过二次湿法刻蚀去除第一保护层和第二保护层，保证了同步彻底去除第一保护层和第二保护层时，避免了在现有技术中刻蚀第一保护层过程中出现过度刻蚀现象，破坏浅沟槽隔离结构和硅衬底而影响半导体器件的质量。

Description

浅沟槽隔离结构制作方法
技术领域
本发明涉及半导体领域，尤其是一种浅沟槽隔离结构制作方法。
背景技术
在半导体制造技术中，为了使在半导体衬底上制造的不同的半导体器件之间电绝缘，通常在半导体衬底上的不同的半导体器件之间形成浅沟槽隔离区(STI)。STI的形成方法通常包括：首先在半导体衬底上刻蚀沟槽，在沟槽内填充绝缘介质，直到沟槽内填充满，然后进行快速热处理(RTP)使绝缘介质层更致密，使沟槽内的绝缘介质内的应力均匀分布；接着进行平坦化，去除半导体衬底上的绝缘介质和沟槽顶部的绝缘介质，直到露出半导体衬底，使半导体衬底和沟槽顶部处于同一平面，从而形成STI。
例如在公开日为：2007年6月13日，公告号为“CN1979798”，名称为“实现STI的工艺方法”的中国专利申请中，公开了一种实现STI的工艺方法。
另外，随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的器件数量也越来越多，这种发展使得晶片表面无法提供足够的面积来制作所需的互连线。为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通，是通过在金属层与金属层之间或者金属层与衬垫层之间的介质层中形成一沟槽，在沟槽内填入导电材料，形成互连结构来实现的。
在上述的工艺制造中都需要形成沟槽，因此形成的沟槽的特征尺寸就关系到最终形成的产品的可靠性。
现有的浅沟槽隔离结构制作方法大概可包括，首先参考图1A，在硅衬底1正反面分别形成第一氧化层2a和第二氧化层2b，接着在第一氧化层2a上形成第一保护层3a并在第二氧化层2b上形成第二保护层3b；参考图1B，在第一保护层3a上形成图形化的光刻胶，以光刻胶为掩模刻蚀第一保护层3a、第一氧化层2a和硅衬底1，形成浅沟槽隔离4；参考图1C，在硅衬底1和第一保护层3a上采用化学气相沉积形成第三氧化层5；然后参考图1D，使用化学机械研磨平坦化第三氧化层5；参考图1E，下一道工艺是需要将第一保护层3a和第二保护层3b移除，由于湿法刻蚀属于各向同性即刻蚀在所有方向(横向，纵向)同时刻蚀，保护层刻蚀去除采用的湿法刻蚀方法，晶片浸泡在磷酸液体中，去除第一保护层3a和第二保护层3b。由于晶片浸泡在磷酸液体中需要35～40分钟，以保证能够彻底去除第一保护层3a和第二保护层3b。但是由于第一保护层3a经过化学机械研磨工序后而比第二保护层3b的厚度薄，在第一保护层3a和第二保护层3b刻蚀速率和刻蚀时间相同的条件下，使得第三氧化层5与第一氧化层1a交接的棱角处出现过度刻蚀现象而破坏第三氧化层5和有源区结构，影响半导体器件的质量。
发明内容
本发明解决的技术问题是使用一次湿法刻蚀法去除保护层时出现过度刻蚀现象，破坏浅沟槽隔离结构和硅衬底结构而影响半导体器件的质量。
一种浅沟槽隔离结构制作方法，首先提供已形成硅衬底的晶片，在所述硅衬底的正反面分别形成第一氧化层和第二氧化层，在所述第一氧化层和第二氧化层上分别形成第一保护层和第二保护层；干法刻蚀第一保护层、第一氧化层和硅衬底；在所述第一保护层和出露的硅衬底上淀积第三氧化层；第一次湿法刻蚀去除部分第二保护层；平坦化第三氧化层至出露第一保护层；第二次湿法刻蚀去除第一保护层和第二保护层，形成浅沟槽隔离结构。
优选的，所述第一保护层和第二保护层均采用的工艺条件为：采用低压化学气相淀积在炉管内形成第一保护层和第二保护层，材料为氮化硅材料，形成厚度为1000～2000埃。
优选的，所述第一氧化层和第二氧化层采用低压化学气相淀积在炉管内形成，形成的厚度为1000～2000埃，采用的材料均为氧化硅。
优选的，所述第一保护层和第二保护层采用低压化学气相淀积在炉管内形成，形成的厚度为1000～2000埃。
优选的，所述第三氧化层采用的化学气相沉积的方法形成，形成的厚度为3000～5000埃，采用材料为氧化硅。
优选的，所述平坦化第三氧化层采用的化学机械研磨的方式。
优选的，所述第一次湿法刻蚀采用的工艺条件为：采用对于氧化硅与氮化硅的刻蚀选择比不大于1∶50的磷酸溶液，温度160～165℃，刻蚀时间为8～15分钟。
优选的，所述第二次湿法刻蚀采用的工艺条件为：采用对于氧化硅与氮化硅的刻蚀选择比不大于1∶50的磷酸溶液，温度160～165℃，刻蚀时间为12～20分钟。
与现有的技术相比，本发明具有以下优点：通过二次湿法刻蚀去除第一保护层和第二保护层，保证了同步彻底去除第一保护层和第二保护层时，避免了在现有技术中刻蚀第一保护层过程中出现过度刻蚀现象，破坏浅沟槽隔离结构和硅衬底而影响半导体器件的质量。
附图说明
图1A至1E为现有浅沟槽隔离结构制作方法结构示意图；
图2为本发明浅沟槽隔离结构制作方法的流程图；
图3A至3F为本发明浅沟槽隔离结构制作方法的结构示意图。
具体实施方式
本发明实施例通过使用二次湿法蚀刻工序，刻蚀晶片上的保护层，防止晶片的保护层当仅使用一次湿法刻蚀法时出现过度刻蚀现象，破坏浅沟槽隔离和硅衬底结构而影响半导体器件的质量。
为使本发明的上述目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图2为本发明的制作流程图，图3A至3F为本发明浅沟槽隔离结构制作方法流程图。
参考附图3A～3F，步骤S200，提供已形成硅衬底的晶片，在所述硅衬底的正反面分别形成第一氧化层和第二氧化层，在所述第一氧化层和第二氧化层上分别形成第一保护层和第二保护层；步骤S201，干法刻蚀第一保护层，第一氧化层和硅衬底形成浅沟槽隔离；步骤S202，在所述第一保护层和浅沟槽隔离上淀积第三氧化层；步骤S203，第一次湿法蚀刻，去除部分第二保护层；步骤S204，平坦化第三氧化层至出露第一保护层；步骤S205，第二次湿法蚀刻去除第一保护层和第二保护层。
本发明具体制作步骤如下：
步骤S200，提供已形成硅衬底的晶片，在所述硅衬底的正反面分别形成第一氧化层和第二氧化层，在所述第一氧化层和第二氧化层上分别形成第一保护层和第二保护层。
如图3A所示，首先提供已形成硅衬底301的晶片，在所述硅衬底301的正反面通过化学气相淀积(CVD)分别形成第一氧化层302a和第二氧化层302b的晶片，接着将所述晶片通过低压化学气相淀积(LPCVD)在第一氧化层302a上形成第一保护层303a，在第二氧化层302b下形成第二保护层303b。其中所述第一氧化层302a和第二氧化层302b采用材料为氧化硅材料，厚度均为800～1000埃。所述第一保护层303a和第二保护层303b的采用的为氮化硅材料，厚度可以为1000～2000埃，优选为1150埃。氮化硅具有较高的硬度，能够保证在化学机械研磨的过程中作为研磨终止层防止晶片过度研磨。
步骤S201，干法刻蚀第一保护层，第一氧化层和硅衬底形成浅沟槽隔离。
如图3B所示，在第一保护层303a上形成一层光刻胶，通过曝光、显影，接着干法刻蚀露出硅衬底301形成浅沟槽隔离304。
步骤S202，在所述第一保护层和浅沟槽隔离上淀积第三氧化层。
如图3C所示，通过化学气相淀积在晶片正面形成第三氧化层305，第三氧化层305在第一保护层303a上的厚度为1500～2200埃。
步骤S203，第一次湿法蚀刻，去除部分第二保护层。
如图3D，使用刻蚀设备的保护盖(未图示)紧扣在第三氧化层305表面上，将晶片放入磷酸溶液中浸泡进行第一次湿法刻蚀。由于第三氧化层305被所述保护盖保护，使得在湿法蚀刻的过程仅刻蚀第二保护层303b。刻蚀去除第二保护层的厚度为500～800埃，采用对于氧化硅与氮化硅的刻蚀选择比不大于1∶50的磷酸溶液，温度160～165℃，刻蚀时间为8～15分钟。
步骤S204，平坦化第三氧化层至出露第一保护层。
如图3E所示，通过化学机械研磨将晶片的第三氧化层305表面平坦化。由于第一保护层的303a采用的是氮化硅材料具有较高硬度的材料，所以化学机械研磨平坦至第一保护层303a表面时氮化硅起到延缓研磨速度的作用。当研磨完成后，第一保护层303a的厚度为650埃，而第一保护层303a的上表面和第三氧化层305的上表面的高度差在200～300埃。
步骤S205，第二次湿法蚀刻去除第一保护层和第二保护层。
如图3F所示，以湿法蚀刻的方式将第一保护层303a和第二保护层303b去除，形成浅沟槽隔离结构。采用对于氧化硅与氮化硅的刻蚀选择比不大于1∶50的磷酸溶液进行刻蚀，温度160～165℃，刻蚀时间为12～20分钟。
在本发明浅沟槽隔离结构制作方法的上述实施方式中，通过二次湿法刻蚀去除第一保护层和第二保护层，保证了同步彻底去除第一保护层和第二保护层时，避免了在现有技术中刻蚀第一保护层过程中出现过度刻蚀现象，破坏浅沟槽隔离结构和有源区而影响半导体器件的质量。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种浅沟槽隔离结构制作方法，首先提供已形成硅衬底的晶片，在所述硅衬底的正面形成第一氧化层，在所述硅衬底的反面形成第二氧化层，在所述第一氧化层上形成第一保护层，在所述第二氧化层上形成第二保护层；
干法刻蚀第一保护层，第一氧化层和硅衬底；
在所述第一保护层和出露的硅衬底上淀积第三氧化层；
第一次湿法刻蚀去除部分第二保护层；
平坦化第三氧化层至出露第一保护层；
第二次湿法刻蚀去除第一保护层和第二保护层，形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构制作方法，其特征在于，所述第一保护层和第二保护层均采用的工艺条件为：采用低压化学气相淀积在炉管内形成第一保护层和第二保护层，材料为氮化硅材料，形成厚度为1000～2000埃。
3.如权利要求1所述的浅沟槽隔离结构制作方法，其特征在于，第一氧化层、第二氧化层和第三氧化层均采用氧化硅。
4.如权利要求1所述的浅沟槽隔离结构制作方法，其特征在于，所述第一氧化层和第二氧化层采用低压化学气相淀积在炉管内形成，形成的厚度均为1000～2000埃，采用的材料为氧化硅。
5.如权利要求1所述的浅沟槽隔离结构制作方法，其特征在于，所述第三氧化层采用的化学气相沉积的方法形成，形成的厚度为3000～5000埃，采用材料为氧化硅。
6.如权利要求1所述的浅沟槽隔离结构制作方法，其特征在于，所述平坦化第三氧化层采用的化学机械研磨的方式。
7.如权利要求1所述的浅沟槽隔离结构制作方法，其特征在于，所述第一次湿法刻蚀采用的工艺条件为：采用对于氧化硅与氮化硅的刻蚀选择比不大于1∶50的磷酸溶液，温度160～165℃，刻蚀时间为8～15分钟。
8.如权利要求1所述的浅沟槽隔离结构制作方法，其特征在于，所述第二次湿法刻蚀采用的工艺条件为：采用对于氧化硅与氮化硅的刻蚀选择比不大于1∶50的磷酸溶液，温度160～165℃，刻蚀时间为12～20分钟。
CN 201010022702 2010-01-12 2010-01-12 浅沟槽隔离结构制作方法 Active CN102130036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010022702 CN102130036B (zh) 2010-01-12 2010-01-12 浅沟槽隔离结构制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010022702 CN102130036B (zh) 2010-01-12 2010-01-12 浅沟槽隔离结构制作方法

Publications (2)

Publication Number Publication Date
CN102130036A CN102130036A (zh) 2011-07-20
CN102130036B true CN102130036B (zh) 2013-06-19

Family

ID=44268056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010022702 Active CN102130036B (zh) 2010-01-12 2010-01-12 浅沟槽隔离结构制作方法

Country Status (1)

Country Link
CN (1) CN102130036B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629037B2 (en) * 2011-09-24 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Forming a protective film on a back side of a silicon wafer in a III-V family fabrication process
CN102931299B (zh) * 2012-11-20 2017-05-10 无锡华润华晶微电子有限公司 一种发光二极管激光刻蚀方法
CN109360806A (zh) * 2018-11-30 2019-02-19 上海华力微电子有限公司 一种形成浅沟槽隔离结构的方法
CN111341724B (zh) * 2018-12-19 2022-11-04 上海新微技术研发中心有限公司 浅沟槽隔离工艺及浅沟槽隔离结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
US5856230A (en) * 1996-12-31 1999-01-05 Hyundai Electronics Industries Co., Ltd. Method for making field oxide of semiconductor device
CN1862777A (zh) * 2005-05-09 2006-11-15 联华电子股份有限公司 沟槽绝缘方法
CN1979798A (zh) * 2005-12-06 2007-06-13 上海华虹Nec电子有限公司 实现sti的工艺方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100739A (ja) * 2001-09-20 2003-04-04 Oki Electric Ind Co Ltd シリコンウエハの選択酸化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
US5856230A (en) * 1996-12-31 1999-01-05 Hyundai Electronics Industries Co., Ltd. Method for making field oxide of semiconductor device
CN1862777A (zh) * 2005-05-09 2006-11-15 联华电子股份有限公司 沟槽绝缘方法
CN1979798A (zh) * 2005-12-06 2007-06-13 上海华虹Nec电子有限公司 实现sti的工艺方法

Also Published As

Publication number Publication date
CN102130036A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
CN103681452B (zh) 沟渠绝缘工艺
CN100576490C (zh) 浅沟槽隔离结构的形成方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
CN105161450A (zh) 一种双浅沟槽隔离形成方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN102237295B (zh) 半导体结构制造方法
KR20100059297A (ko) 반도체 소자의 제조 방법
KR20120003743A (ko) 반도체 소자의 소자 분리 방법
KR100374301B1 (ko) 섀로우 트랜치 분리막 제조 방법
CN105633021A (zh) 半导体元件的制造方法
CN110544682A (zh) 形成并联电容器的方法及并联电容器
CN102693932A (zh) 浅沟槽隔离结构的制造方法
US6103581A (en) Method for producing shallow trench isolation structure
JP2008004881A (ja) 素子分離構造部の製造方法
CN104347489A (zh) 导电插塞的形成方法
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN102263052B (zh) 浅沟槽隔离形成方法
KR100731090B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN105280545A (zh) 半导体装置的浅沟槽隔离结构与其制造方法
CN103208454B (zh) 实现浅沟道隔离的工艺方法
CN103426745A (zh) 半导体结构的形成方法
KR20020060815A (ko) 반도체 소자의 얕은 트렌치 분리 형성 방법
CN102468211B (zh) 浅沟槽隔离结构形成方法
US7981802B2 (en) Method for manufacturing shallow trench isolation layer of semiconductor device
KR20040110792A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130617

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130617

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130617

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation