CN109360806A - 一种形成浅沟槽隔离结构的方法 - Google Patents
一种形成浅沟槽隔离结构的方法 Download PDFInfo
- Publication number
- CN109360806A CN109360806A CN201811458511.2A CN201811458511A CN109360806A CN 109360806 A CN109360806 A CN 109360806A CN 201811458511 A CN201811458511 A CN 201811458511A CN 109360806 A CN109360806 A CN 109360806A
- Authority
- CN
- China
- Prior art keywords
- nitride layer
- semiconductor substrate
- layer
- isolation structure
- groove isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000002955 isolation Methods 0.000 title claims abstract description 36
- 150000004767 nitrides Chemical class 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000011049 filling Methods 0.000 claims abstract description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 61
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000012495 reaction gas Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Abstract
本发明公开了一种形成浅沟槽隔离结构的方法，包括以下过程：提供半导体衬底，半导体衬底背面上形成有氧化层；通过炉管工艺在半导体衬底正面上形成第一氮化物层，在氧化层上形成第二氮化物层；对半导体衬底的正面进行刻蚀以在半导体衬底中形成浅沟槽；对浅沟槽进行绝缘介质填充，以形成浅沟槽隔离结构；以及通过湿法刻蚀工艺去除第一氮化物层和第二氮化物层。本发明具有提高厚栅氧层厚度的均匀性以及提高CMOS图像传感器件中的I/O器件运行速度的优点。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种形成浅沟槽隔离结构的方法。
背景技术
CIS(CMOS Image Sensor，CMOS图像传感器)是一种光电转换器件，它采用一列内置的LED发光二极管照明，因该部件体积小，重量轻，被广泛用于含摄像功能的智能手机等移动设备中。
CMOS图像传感器件中的I/O器件运行速度主要由栅极的尺寸、厚栅氧层的厚度以及离子注入剂量等因素决定，其中厚栅氧层的厚度的均匀性在很大程度上决定了I/O器件运行速度的差异性。
在对CIS产品进行浅沟槽刻蚀前，会使用炉管的方法在晶圆表面上生长氮化硅，作为后续浅沟槽刻蚀的硬掩膜。由于在使用炉管法生长氮化硅层时，晶圆的正面和背面均生长了一层氮化硅薄膜，晶圆正面形成了浅沟槽隔离结构后需要将晶圆正面和背面上的氮化硅薄膜去除，之后会使用炉管的方法在晶圆正面生长一厚栅氧层。然而，发明人发现，同一批次内的同一晶圆上的各位置的厚栅氧层厚度不均匀，同一批次内的不同晶圆上的栅氧层厚度也不均匀的问题。该厚栅氧层的厚度的不均匀性影响了CMOS图像传感器件中的I/O器件运行速度。
发明内容
本发明的目的是提供一种形成浅沟槽隔离结构的方法，实现提高后续形成的厚栅氧层表面平整度，改善厚栅氧层厚度的均匀性的，进而提高CMOS图像传感器件中的I/O器件运行速度的目的。
为了实现以上目的，本发明通过以下技术方案实现：
一种形成浅沟槽隔离结构的方法，包括以下过程：提供半导体衬底，所述半导体衬底背面上形成有氧化层；通过炉管工艺在所述半导体衬底正面上形成第一氮化物层，在所述氧化层上形成第二氮化物层；对所述半导体衬底的正面进行刻蚀以在所述半导体衬底中形成浅沟槽；对所述浅沟槽进行绝缘介质填充，以形成浅沟槽隔离结构；以及通过湿法刻蚀工艺去除所述第一氮化物层和第二氮化物层。
进一步的，对所述浅沟槽进行绝缘介质填充之后，还包括：
对填充了绝缘介质的所述半导体衬底正面进行化学机械抛光，直至露出所述第一氮化物层。
进一步的，对所述半导体衬底正面进行化学机械抛光之前，所述第一氮化物层和第二氮化物层的厚度范围均为90nm～120nm；对所述半导体衬底正面进行化学机械抛光之后，所述第一氮化物层的厚度范围为20nm～40nm。
进一步的，形成所述第一氮化物层和第二氮化物层的材料为氮化硅。
进一步的，去除所述第一氮化物层和第二氮化物层的步骤，包括以下过程：
将形成有所述浅沟槽隔离结构的半导体衬底浸入热磷酸刻蚀液中；
其中，所述热磷酸刻蚀液由25％～35％的去离子水和65％～75％的浓磷酸配合而成，所述热磷酸刻蚀液的刻蚀率为5nm/min～7nm/min，所述刻蚀温度保持150℃～180℃，设定所述刻蚀时间范围为900s～1200s。
进一步的，所述半导体衬底包括Core区域和I/O区域，所述Core区域和I/O区域的半导体衬底正面上覆盖有外延层，所述外延层的材料与所述半导体衬底的材料相同。
进一步的，在形成所述第一氮化物层和第二氮化物层之前还包括：
在所述Core区域和I/O区域的所述外延层上形成缓冲氧化物层。
进一步的，所述缓冲氧化物层为通过热氧化工艺形成的二氧化硅层。
进一步的，所述形成浅沟槽的步骤还包括：
在所述半导体衬底的全局表面上形成掩膜层，利用光刻工艺对其图形化以此定义出形成所述浅沟槽的位置；
利用掩膜层对具有所述缓冲氧化物层和所述第一氮化物层的半导体衬底进行刻蚀形成浅沟槽。
进一步的，所述绝缘介质为二氧化硅。
本发明具有以下技术效果：
本发明在形成了浅沟槽隔离结构后，完全去除位于半导体衬底正面的所述第一氮化物层和位于所述半导体衬底背面的第二氮化物层，消除后续通过炉管工艺生长厚栅氧层过程中，位于其他晶圆上方的晶圆的背面残留氮化物对位于其下方的晶圆正面生长的厚栅氧层的厚度产生的影响，可以提高厚栅氧层厚度的均匀性，提高CMOS图像传感器件中的I/O器件运行速度。
附图说明
图1为晶圆背面残留有氮化硅层时，通过炉管工艺形成厚栅氧层时，炉管内各个晶圆正面形成厚栅氧层厚度的对比示意图；
图2为本发明实施例所提供的形成浅沟槽隔离结构的方法的流程示意图；
图3a～3f为本发明实施例提供的形成浅沟槽隔离结构的过程中的器件剖面结构示意图；
图4为在使用本实施例提供的形成浅沟槽隔离结构的方法去除了氮化物层后，并通过炉管工艺在所述半导体衬底上形成了厚栅氧层后，对该栅氧化层的厚度进行在线量测的测量数据图。
具体实施方式
承如背景技术所述，厚栅氧层的厚度的不均匀性影响了CMOS图像传感器件中的I/O器件运行速度，具体如图1所示，将多个晶圆(图中仅画出了三个晶圆，其他晶圆未示出)依次放入用于生长厚栅氧层的炉管中，其中，第一晶圆10(包括衬底100、形成于所述衬底100正面的外延层101、形成于所述衬底100背面的低温氧化层(LTO)102以及残留在所述低温氧化层102表面的氮化硅层103)位于炉管的最上方最靠近反应气体通入口，第二晶圆20(包括衬底200、形成于所述衬底200正面的外延层201、形成于所述衬底200背面的低温氧化层202)和第三晶圆30(包括衬底300、形成于所述衬底300正面的外延层301、形成于所述衬底300背面的低温氧化层302)的正面和背面没有残留的氮化硅层，第二晶圆20和第三晶圆30依次位于第一晶圆10下方，各个晶圆之间的间隙约为5mm，图中箭头方向表示向该炉管中通入反应气体的气流方向。研究发现，第一晶圆10正面上生长的厚栅氧层104的厚度与第三晶圆30正面上生长的厚栅氧层303的厚度相同或基本相同，第二晶圆20正面上生长的厚栅氧层203的厚度比第一晶圆10的厚栅氧层104的厚度和第三晶圆30正面上生长的厚栅氧层303的厚度小。这是因为，由于炉管中生长厚栅氧层的气流是从上向下的，且所有晶圆的正面都朝向反应气体的流入方向，另外厚栅氧层只会在晶圆正面形成，因此，第一晶圆10正面形成的厚栅氧层104的厚度处于正常范围，第一晶圆10背面残留的氮化硅层103会消耗反应气体及热量，即到达紧邻的第二晶圆20正面的反应气体变少，因此在相同的生长时间内，导致在第二晶圆20的正面生长的厚栅氧层203的厚度变薄，由于第二晶圆20的背面没有残留的氮化硅层，因此其不会消耗位于第二晶圆20和第三晶圆30之间的空隙中的反应气体，因此在第三晶圆30正面上生长的厚栅氧层303的厚度处于正常范围之内。
经现有的浅沟槽隔离结构的制备方法，形成浅沟槽隔离结构后，在后续的通过炉管工艺在形成了所述浅沟槽隔离结构的晶圆表面上形成栅氧化层后，在线量测所述栅氧化层的厚度，在线量测的测量数据出现了单点或多点数值跳低现象(参见图4中的前半段数据，图中数据被箭头划分为前半段数据和后半段数据，其中前半段数据为在晶圆背面有残留的氮化硅时，采用炉管工艺在晶圆正面形成厚栅氧层的厚度数据，后半段为在晶圆背面没有残留的氮化硅时，采用炉管工艺在晶圆正面形成厚栅氧层的厚度数据)。经研究发现，这是因为晶圆经过湿法刻蚀去除了晶圆表面上的氮化硅层后，一般地，位于晶圆正面的氮化硅层由于在形成浅沟槽隔离结构后还要经过CMP工艺对晶圆正面进行平坦化，此时氮化硅层会相应的被去除一部分，因此不存在氮化硅残留的问题，而位于晶圆背面的氮化硅层也是部分残留，晶圆背面有些区域是干净的，有些区域是有氮化硅残留的，由于相邻的晶圆之间的空隙相对较小，在这一个有限的小范围内，晶圆背面残留的氮化硅会消耗在这一个有限的小范围内(具体可以认为是相邻的两个晶圆所形成的空隙空间)的反应气体以及热量，与氮化硅的位置正对的晶圆正面上生长的厚栅氧层的厚度就会相对较薄，与没有氮化硅残留的位置正对的晶圆正面上生长的厚栅氧层的厚度就是处于正常范围的，因此晶圆正面上生长的厚栅氧层表面就是不平整的，该厚栅氧层的厚度就是不均匀的，在对上述厚栅氧层进行在线厚度量测后其由于厚栅氧层厚度的不均匀导致测量结果为出现了单点或多点数值跳低现象。
基于上述研究，本发明提供一种形成浅沟槽隔离结构的方法，在形成了浅沟槽隔离结构后，通过调节湿法刻蚀的刻蚀条件确保将所述半导体衬底上的氮化物层完全去除，从而实现后续形成的厚栅氧层表面平整，改善厚栅氧层厚度的均匀性，进而提高CMOS图像传感器件中的I/O器件运行速度。
下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选一实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
如图2所示，本实施例提供的形成浅沟槽隔离结构的方法包括如下过程：步骤S1、提供半导体衬底，所述半导体衬底包括核心(Core)区域和输入输出(I/O)区域，所述Core区域和I/O区域的半导体衬底正面上覆盖有外延层，所述Core区域和I/O区域的半导体衬底背面上覆盖有氧化层，在本实施例中，所述氧化层为低温氧化层。
步骤S2、在所述Core区域和I/O区域的外延层上形成缓冲氧化物层。
步骤S3、通过炉管工艺在所述Core区域和I/O区域的缓冲氧化物层上形成第一氮化物层，在所述Core区域和I/O区域的低温氧化层上形成第二氮化物层。
步骤S4、对具有所述缓冲氧化物层和所述第一氮化物层的半导体衬底进行刻蚀形成浅沟槽。
步骤S5、在所述浅沟槽中填充绝缘介质。
步骤S6、对所述半导体衬底正面进行化学机械抛光，形成浅沟槽隔离结构。
步骤S7、完全去除所述第一氮化物层和第二氮化物层。
接下来以形成CMOS图像传感器件的浅沟槽隔离结构为例进行详细说明。具体请参阅图3a～图3f，其中示出了本发明实施例中形成CMOS图像传感器件的浅沟槽隔离结构的方法中各步骤对应的CMOS图像传感器件剖面结构示意图。
如图3a所示，提供半导体衬底100’(晶圆)，所述半导体衬底100’包括核心(Core)区域110和输入输出(I/O)区域111，所述Core区域110和I/O区域111的半导体衬底100’正面上覆盖有外延层120。所述半导体衬底100’例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗(Ge)基底、锗硅(SiGe)基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗(GOI)基底等。本实施例中的半导体衬底100’选用硅衬底，进一步的，其可以选用未掺杂的硅衬底。所述半导体衬底100’例如是表面平坦的衬底。所述外延层120是与半导体衬底100’同质的。对于CMOS图像传感器件，为防止后续工艺过程中CMOS图像传感器件的半导体衬底100’背面(包括所述Core区域110和I/O区域111的半导体衬底100’背面)会被金属离子的沾污的问题，通常会在所述半导体衬底100’背面上生长一层低温氧化层130，目前业内普遍使用材质疏松的低温二氧化硅，而传统的逻辑器件和存储器等产品不涉及敏感的金属离子沾污和降低信燥干扰的问题，背面不需要生长该低温氧化层。一般地，晶圆进厂时已经在晶圆的背面生长了低温氧化硅层130，在晶圆的正面生长了外延层120。
如图3b所示，在所述Core区域110和I/O区域111的外延层120上形成缓冲氧化物层140。所述缓冲氧化物层140为利用热氧化生长的方式形成的，其结构致密，用于降低后续生长氮化硅薄膜工艺中的应力，这是因为由于氮化硅具有很强的应力，会影响其下层的半导体衬底100’表面的结构。
如图3c所示，通过炉管工艺在所述Core区域110和I/O区域111的缓冲氧化物层140上形成第一氮化物层150，在所述所述Core区域110和I/O区域111的低温氧化层130上形成第二氮化物层151。由于所述第一氮化物层150和第二氮化物层151是通过炉管工艺同时形成的，因此所述第一氮化物层150和第二氮化物层151具有相同的厚度,其厚度范围为:90nm～120nm。针对将要制造CMOS图像传感器件的多个半导体衬底100’，使用炉管的方法可以成批的在多个半导体衬底100’的上生长氮化物层，提高生产效率。所述第一氮化物层150和第二氮化物层151可以是氮化硅，也可以是氮化硅或氮氧化硅的混合物。由于氮化硅具有较高的致密度，可以作为后续的刻蚀停止层和化学机械研磨(CMP)的研磨阻挡层。
如图3d所示，对具有所述缓冲氧化物层140和所述第一氮化物层150的半导体衬底100’进行刻蚀形成浅沟槽160。具体地，在衬底100’全局表面上形成掩膜层(图中未示出)，所述掩膜层例如是涂布光刻胶，之后利用光刻工艺对其图形化以此定义出形成所述浅沟槽160的位置；利用掩膜层对具有所述缓冲氧化物层140和所述第一氮化物层150的半导体衬底100’进行刻蚀形成浅沟槽160。一般地，浅沟槽160的深度例如为150nm～500nm。侧壁角度范围例如为80度～90度之间。
如图3e所示，在所述浅沟槽160中填充绝缘介质160’。在向所述浅沟槽160利用高密度等离子体(HDPCVD)方式填充绝缘介质160’前，先利用热氧化工艺在所述浅沟槽160的表面上生长一层氧化膜(图中未示出)，该氧化膜的作用是增加后续利用HDPCVD方式向所述浅沟槽160内填充绝缘介质160’时，增加所述绝缘介质160’与浅沟槽160界面的附着性。
接着，利用HDPCVD工艺将所述浅沟槽160中填充满绝缘介质160’(例如是二氧化硅)。
如图3f所示，对所述半导体衬底100’正面进行化学机械抛光(CMP)，形成浅沟槽隔离结构160”，去除所述第一氮化物层150和第二氮化物层151。经过CMP处理后的所述第一氮化物层150的厚度范围为20nm～40nm。所述第二氮化物层151的厚度不变，厚度范围依然为90nm～120nm。
在本实施例中，采用湿法刻蚀工艺去除所述第一氮化物层150和第二氮化物层151，具体地，将形成有浅沟槽隔离结构160”的半导体衬底100’放入刻蚀槽中，所述刻蚀槽中具有热磷酸刻蚀液，在本实施例中，所述热磷酸刻蚀液由25％～35％的去离子水和65％～75％的浓磷酸(浓磷酸的浓度范围为：70％～90％，单位为：比重，基本上是体积比)配合而成。刻蚀温度保持150℃～180℃。在选用上述刻蚀条件下，可以提高蚀刻率，此时的热磷酸刻蚀液的刻蚀率的范围为5nm/min～7nm/min。按照公式：蚀刻量＝蚀刻率*蚀刻时间，适当延长蚀刻时间(例如：在原有的刻蚀时间的基础上增加5％～20％)，按照设定蚀刻量超过实际刻蚀量的10％调节蚀刻率和/或蚀刻时间，在本实施例中，设定所述刻蚀时间范围为900s～1200s时，能够确保所述半导体衬底100’的正面的第一氮化物层150和背面的第二氮化物层151去除完全。具体的，例如当第一氮化物层150和第二氮化物层151的厚度为100nm，设定蚀刻量为110nm，设定刻蚀时间为1100s，即可确保所述第一氮化物层150和第二氮化物层151被去除完全。
通过上述去除过程，完全去除了所述第一氮化物层150和第二氮化物层151，消除后续通过炉管工艺生长厚栅氧层(其厚度大于等于75.5埃)的过程中，位于其他晶圆上方的晶圆的背面残留氮化物对位于其下方的晶圆正面生长的厚栅氧层的厚度产生的影响，可以提高厚栅氧层厚度的均匀性，提高CMOS图像传感器件中的I/O器件运行速度。
具体表现为，如图4所示，对完全去除了的晶圆正面和背面的氮化物层后，将多个上述晶圆放置到炉管中进行了厚栅氧层的生长工艺，并通过在线厚度量测机台在线测量了厚栅氧层厚度，测量结果如图4后半段数据所示，图4中的横轴为时间轴表示生长时间，在箭头处提高湿法SIN蚀刻率，图4的纵轴为单个晶圆的厚栅氧层不同位置处的厚度值。从图中可知，完全去除了的晶圆正面和背面的氮化物层后，厚栅氧层无跳低现象，厚栅氧层的厚度均匀性能够提高60％左右。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (10)
1.一种形成浅沟槽隔离结构的方法，其特征在于，包括以下过程：
提供半导体衬底，所述半导体衬底背面上形成有氧化层；
通过炉管工艺在所述半导体衬底正面上形成第一氮化物层，在所述氧化层上形成第二氮化物层；
对所述半导体衬底的正面进行刻蚀以在所述半导体衬底中形成浅沟槽；
对所述浅沟槽进行绝缘介质填充，以形成浅沟槽隔离结构；以及
通过湿法刻蚀工艺去除所述第一氮化物层和第二氮化物层。
2.如权利要求1所述的形成浅沟槽隔离结构的方法，其特征在于，对所述浅沟槽进行绝缘介质填充之后，还包括：
对填充了绝缘介质的所述半导体衬底正面进行化学机械抛光，直至露出所述第一氮化物层。
3.如权利要求2所述的形成浅沟槽隔离结构的方法，其特征在于，对所述半导体衬底正面进行化学机械抛光之前，所述第一氮化物层和第二氮化物层的厚度范围均为90nm～120nm；对所述半导体衬底正面进行化学机械抛光之后，所述第一氮化物层的厚度范围为20nm～40nm。
4.如权利要求1-3中任一项所述的形成浅沟槽隔离结构的方法，其特征在于，形成所述第一氮化物层和第二氮化物层的材料为氮化硅。
5.如权利要求4所述的形成浅沟槽隔离结构的方法，其特征在于，去除所述第一氮化物层和第二氮化物层的步骤，包括以下过程：
将形成有所述浅沟槽隔离结构的半导体衬底浸入热磷酸刻蚀液中；
其中，所述热磷酸刻蚀液由25％～35％的去离子水和65％～75％的浓磷酸配合而成，所述热磷酸刻蚀液的刻蚀率为5nm/min～7nm/min，所述刻蚀温度保持150℃～180℃，设定所述刻蚀时间范围为900s～1200s。
6.如权利要求1所述的形成浅沟槽隔离结构的方法，其特征在于，所述半导体衬底包括Core区域和I/O区域，所述Core区域和I/O区域的半导体衬底正面上覆盖有外延层，所述外延层的材料与所述半导体衬底的材料相同。
7.如权利要求6所述的形成浅沟槽隔离结构的方法，其特征在于，在形成所述第一氮化物层和第二氮化物层之前还包括：
在所述Core区域和I/O区域的所述外延层上形成缓冲氧化物层。
8.如权利要求7所述的形成浅沟槽隔离结构的方法，其特征在于，所述缓冲氧化物层为通过热氧化工艺形成的二氧化硅层。
9.如权利要求8所述的形成浅沟槽隔离结构的方法，其特征在于，所述形成浅沟槽的步骤还包括：
在所述半导体衬底的全局表面上形成掩膜层，利用光刻工艺对其图形化以此定义出形成所述浅沟槽的位置；
利用掩膜层对具有所述缓冲氧化物层和所述第一氮化物层的半导体衬底进行刻蚀形成浅沟槽。
10.如权利要求1所述的形成浅沟槽隔离结构的方法，其特征在于，所述绝缘介质为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811458511.2A CN109360806A (zh) | 2018-11-30 | 2018-11-30 | 一种形成浅沟槽隔离结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811458511.2A CN109360806A (zh) | 2018-11-30 | 2018-11-30 | 一种形成浅沟槽隔离结构的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109360806A true CN109360806A (zh) | 2019-02-19 |
Family
ID=65330847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811458511.2A Pending CN109360806A (zh) | 2018-11-30 | 2018-11-30 | 一种形成浅沟槽隔离结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109360806A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220357283A1 (en) * | 2021-05-07 | 2022-11-10 | Korea Advanced Institute Of Science And Technology | Optical detection element and goi device for ultra-small on-chip optical sensing, and manufacturing method of the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777513A (zh) * | 2009-01-09 | 2010-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善栅氧化层生长的方法以及浅沟槽隔离工艺的制作方法 |
| CN102130036A (zh) * | 2010-01-12 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构制作方法 |
| US20140273303A1 (en) * | 2013-03-12 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and Method for an Etch Process with Silicon Concentration Control |
| CN105304549A (zh) * | 2014-07-29 | 2016-02-03 | 盛美半导体设备（上海）有限公司 | 浅沟槽隔离结构的形成方法 |
| CN108091608A (zh) * | 2017-11-30 | 2018-05-29 | 上海华力微电子有限公司 | 浅沟槽隔离的制造方法 |
| US20180190709A1 (en) * | 2017-01-03 | 2018-07-05 | Samsung Electronics Co., Ltd. | Image sensors |
-
2018
- 2018-11-30 CN CN201811458511.2A patent/CN109360806A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777513A (zh) * | 2009-01-09 | 2010-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善栅氧化层生长的方法以及浅沟槽隔离工艺的制作方法 |
| CN102130036A (zh) * | 2010-01-12 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构制作方法 |
| US20140273303A1 (en) * | 2013-03-12 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and Method for an Etch Process with Silicon Concentration Control |
| CN105304549A (zh) * | 2014-07-29 | 2016-02-03 | 盛美半导体设备（上海）有限公司 | 浅沟槽隔离结构的形成方法 |
| US20180190709A1 (en) * | 2017-01-03 | 2018-07-05 | Samsung Electronics Co., Ltd. | Image sensors |
| CN108091608A (zh) * | 2017-11-30 | 2018-05-29 | 上海华力微电子有限公司 | 浅沟槽隔离的制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| 徐开先: "《传感器实用技术》", 31 December 2016, 国防工业出版社 * |
| 王阳元: "《集成电路工艺基础》", 31 May 1991, 高等教育出版社 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220357283A1 (en) * | 2021-05-07 | 2022-11-10 | Korea Advanced Institute Of Science And Technology | Optical detection element and goi device for ultra-small on-chip optical sensing, and manufacturing method of the same |
| US11860109B2 (en) * | 2021-05-07 | 2024-01-02 | Korea Advanced Institute Of Science And Technology | Optical detection element and GOI device for ultra-small on-chip optical sensing, and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9887095B2 (en) | System and method for an etch process with silicon concentration control | |
| CN106158757B (zh) | 闪存器件制造方法 | |
| CN101295664A (zh) | 浅沟槽隔离结构及其制造方法 | |
| CN104979200B (zh) | 半导体器件的形成方法 | |
| US6537914B1 (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
| CN101330037A (zh) | 浅沟槽隔离的制造方法 | |
| CN106558529A (zh) | 浅沟槽隔离方法 | |
| CN103346078A (zh) | 化学机械研磨的方法 | |
| CN109360806A (zh) | 一种形成浅沟槽隔离结构的方法 | |
| JP2006190703A (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| TWI543251B (zh) | 具矽濃度控制的蝕刻製程方法及其系統 | |
| CN102054738B (zh) | 浅沟槽隔离台阶高度的控制方法 | |
| CN101777513A (zh) | 改善栅氧化层生长的方法以及浅沟槽隔离工艺的制作方法 | |
| JP2005203394A (ja) | 半導体装置の製造方法 | |
| US7504339B2 (en) | Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits | |
| CN102157428A (zh) | 形成浅沟槽隔离结构的方法 | |
| CN104576539B (zh) | 半导体结构形成方法 | |
| KR101888250B1 (ko) | 웨이퍼를 형성하기 위한 방법 | |
| CN100468698C (zh) | 半导体器件的制造方法 | |
| CN101452871B (zh) | Sti隔离结构的制备方法 | |
| CN106783565B (zh) | 改善有源区点状腐蚀缺陷的方法 | |
| CN104409349B (zh) | 沟槽器件的制作方法 | |
| CN108581639A (zh) | 一种cmp工艺的控制方法及其控制系统 | |
| EP1112591B1 (en) | Method and apparatus for wet-etching semiconductor wafers | |
| Park et al. | Control of microscratches in chemical-mechanical polishing process for shallow trench isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190219 |
|
| RJ01 | Rejection of invention patent application after publication |