CN101330037A - 浅沟槽隔离的制造方法 - Google Patents
浅沟槽隔离的制造方法 Download PDFInfo
- Publication number
- CN101330037A CN101330037A CNA2007100423468A CN200710042346A CN101330037A CN 101330037 A CN101330037 A CN 101330037A CN A2007100423468 A CNA2007100423468 A CN A2007100423468A CN 200710042346 A CN200710042346 A CN 200710042346A CN 101330037 A CN101330037 A CN 101330037A
- Authority
- CN
- China
- Prior art keywords
- etching
- dielectric material
- hard mask
- mask layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽隔离的制造方法,包括:提供具有垫氧化层和硬掩膜层的半导体衬底,在所述硬掩膜层和垫氧化层中具有开口,在所述半导体衬底中与开口相应位置具有沟槽;在所述沟槽、开口中和硬掩膜层上沉积介质材料,通过平坦化工艺去除所述硬掩膜层上的介质材料;测量所述开口中的介质材料的表面与硬掩膜层表面的高度差;根据所述高度差、硬掩膜层和垫氧化层的厚度、形成浅沟槽隔离结构后沟槽中的介质材料表面与半导体衬底表面的目标高度差,计算需要移除的介质材料的厚度X;刻蚀所述开口中的介质材料,移除厚度为X的介质材料;去除所述硬掩膜层和垫氧化层。该方法能够较为准确的控制形成浅沟槽隔离后沟槽中的氧化硅的表面和半导体衬底表面的高度差。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种浅沟槽隔离的制造方法。
背景技术
随着半导体集成电离制造工艺的日益发展,集成度越来越高,单位面积上的晶体管的数量越来越多,半导体集成电路中的晶体管之间的隔离技术也在不断的发展,从早期的硅局部氧化隔离工艺发展为目前的浅沟槽隔离工艺。在浅沟槽隔离工艺中,首先在半导体的衬底上形成沟槽,接着在沟槽中填充绝缘物质,形成浅沟槽隔离。公开号为CN 1649122A的中国专利申请文件公开了一种浅沟槽隔离的制造方法。图1至图5为所述的中国专利申请文件公开的浅沟槽隔离的制造方法各步骤相应的结构的剖面示意图。
如图1所示,提供半导体衬底12,在所述半导体衬底12上形成二氧化硅作为垫氧化层12A,接着在所述垫氧化层12A上形成氮化硅硬掩膜层14,在所述氮化硅硬掩膜层14上形成第二硬掩膜层14B,所述第二硬掩膜层14B可以为二氧化硅或氮氧化硅;在所述第二硬掩膜层14B上旋涂光刻胶层16A,并通过曝光显影在光刻胶层16A中形成开口16B。
如图2所示,刻蚀开口16B底部的第二硬掩膜层14B、氮化硅硬掩膜层14以及垫氧化层12A,形成硬掩膜开口16C,所述硬掩膜开口16C的底部露出所述半导体衬底12的表面。
如图3所示,移除光刻胶层16A;继续刻蚀所述硬掩膜开口16C底部的半导体衬底12,在半导体衬底12中形成浅沟槽隔离结构的沟槽18。
如图4所示,在所述沟槽18表面形成衬垫氧化层20,并在所述沟槽18中和第二硬掩膜层14B上沉积氧化物22;
然后通过化学机械研磨平坦化工艺移除所述第二硬掩膜层14B上多余的氧化物22和第二硬掩膜层14B。
如图5所示,通过湿法刻蚀(如磷酸)去除所述氮化硅硬掩膜层14,接着通过氢氟酸溶液去除所述垫氧化层12A。
所述的浅沟槽隔离的制造工艺中,在通过湿法刻蚀去除氮化硅硬掩膜层14之前,需要进行湿法清洗工艺,例如,现有技术中的一种湿法清洗工艺中采用氢氟酸作为清洗液;该清洗工艺主要用于去除氮化硅硬掩膜层上的多余的第二硬掩膜层14B(在没有第二硬掩膜层14B的浅沟槽隔离的制造工艺中,该湿法清洗主要用于移除化学机械研磨后氮化硅硬掩膜层14表面残留的氧化物);此外,该清洗工艺也会使沟槽18上方的氧化物部分被移除,使所述沟槽18中的氧化物的厚度D(如图4所示)减小,从而影响形成浅沟槽隔离结构后沟槽18中的氧化物表面和半导体衬底表面的高度差h3(Step height),如图5所示,该高度差h3可影响形成的半导体器件的电性。
然而,由于不同批次的制造工艺之间的差异,造成该清洗工艺的清洗条件难以较为准确的确定,无法较为准确的控制形成浅沟槽隔离后沟槽18中的氧化硅的表面和半导体衬底表面的高度差h3,并造成不同批次的半导体衬底的浅沟槽隔离中的高度差一致性较差。
发明内容
本发明提供一种浅沟槽隔离的制造方法,该方法能够较为准确的控制形成浅沟槽隔离后沟槽中的介质材料表面和半导体衬底表面的高度差。
本发明提供的一种浅沟槽隔离的制造方法,包括:
提供半导体衬底,在所述半导体衬底上具有垫氧化层和硬掩膜层,在所述硬掩膜层和垫氧化层中具有开口,在所述半导体衬底中与开口相应位置具有沟槽;
在所述沟槽、开口中和硬掩膜层上沉积介质材料,通过平坦化工艺去除所述硬掩膜层上的介质材料;
测量所述开口中的介质材料的表面与硬掩膜层表面的高度差;
根据所述高度差、硬掩膜层和垫氧化层的厚度、形成浅沟槽隔离结构后沟槽中的介质材料表面与半导体衬底表面的目标高度差,计算需要移除的介质材料的厚度X,其中,计算所述厚度X时要预留去除垫氧化层工艺中对所述介质材料的消耗;
刻蚀所述开口中的介质材料,移除厚度为X的介质材料;
去除所述硬掩膜层和垫氧化层。
可选的,刻蚀所述开口中的介质材料步骤中的刻蚀为湿法刻蚀或干法刻蚀。
可选的,刻蚀所述开口中的介质材料的步骤中的刻蚀为湿法刻蚀,且所述湿法刻蚀的刻蚀溶液对所述介质材料的刻蚀速率比对所述硬掩膜层的刻蚀速率大。
可选的,通过控制刻蚀时间控制该湿法刻蚀移除的介质材料的厚度。
可选的,刻蚀所述开口中的介质材料的方法为湿法刻蚀,所述湿法刻蚀分为多次进行,且所述湿法刻蚀的刻蚀溶液浓度随着刻蚀次数增加而减小,通过控制每次刻蚀的刻蚀时间控制该次湿法刻蚀移除的介质材料的厚度。
可选的,所述湿法刻蚀的刻蚀溶液为氢氟酸溶液。
可选的,所述氢氟酸溶液中氢氟酸与水的容积比为1∶200至1∶50。
可选的,刻蚀所述开口中的介质材料的方法为干法刻蚀;在所述干法刻蚀之前,在所述硬掩膜层上形成保护层;在完成所述干法刻蚀之后,去除所述保护层。
可选的,通过控制所述干法刻蚀的时间来控制移除的介质材料的厚度。
可选的,所述保护层为光刻胶。
可选的,用磷酸溶液湿法刻蚀去除所述硬掩膜层;用氢氟酸溶液湿法刻蚀去除所述垫氧化层。
与现有技术相比,本发明具有以下优点:
通过测量可获得化学机械研磨后介质材料表面和硬掩膜层表面的高度差,通过高度差、硬掩膜层和垫氧化层的厚度、形成浅沟槽隔离结构后沟槽中的介质材料表面与半导体衬底表面的目标高度差,可较为准确的获得需要移除的介质材料的厚度X,获得需要移除的介质材料的厚度X后,可根据移除所述介质材料的刻蚀工艺的参数获得刻蚀时间,可通过刻蚀时间较为准确的控制需要去除的介质材料的厚度,从而能够较为准确的控制形成浅沟槽隔离后沟槽中的介质材料表面和半导体衬底表面的高度差,有利于形成性能稳定的浅沟槽隔离结构;
此外,本发明的方法也使得不同批次的半导体衬底的浅沟槽隔离中的高度差h3具有较好的一致性;
在其中的一个技术方案中,移除所述介质材料的方法为湿法刻蚀,所述湿法刻蚀工艺可分为两次或多次进行,减小每一次刻蚀的时间,并随着刻蚀次数的增加减少刻蚀溶液的浓度,可便于较准确的控制刻蚀去除所述介质材料的厚度,使得刻蚀后去除的介质材料的厚度为X。
附图说明
图1至图5为现有技术中的一种浅沟槽隔离的制造方法各步骤相应的结构的剖面示意图;
图6为本发明的浅沟槽隔离的制造方法的实施例的流程图;
图7至图17为本发明的浅沟槽隔离的制造方法的实施例的各步骤相应的结构的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图6为本发明浅沟槽隔离的制造方法的实施例的流程图。
步骤S100,如图6所示,提供半导体衬底,在所述半导体衬底上具有垫氧化层和硬掩膜层,在所述硬掩膜层和垫氧化层中具有开口,在所述半导体衬底中与开口相应位置具有沟槽。
如图7所示,提供半导体衬底200,所述半导体衬底200可以是单晶硅、多晶硅、非晶硅中的一种,所述半导体衬底200也可以是硅锗化合物、硅稼化合物中的一种,所述半导体衬底200也可以包括外延层或绝缘层上硅结构。
在所述半导体衬底上形成垫氧化层210,所述垫氧化层210厚度约为5至50nm,形成所述垫氧化层210的方法为高温炉管氧化、快速热氧化或原位水蒸气产生氧化中的一种,所述垫氧化层210作为半导体衬底200和后续形成的硬掩膜层的缓冲层,用于增大硬掩膜层和半导体衬底200之间的粘附性,平衡硬掩膜层和半导体衬底200之间的应力。
在所述垫氧化层210上形成硬掩膜层220,所述硬掩膜层220作为在半导体衬底200中刻蚀沟槽时的硬掩膜层,并作为在沟槽中填充介质材料后的化学机械研磨平坦化的研磨停止层;在其中的一个实施例中,所述硬掩膜层220为氮化硅,所述氮化硅的厚度可以为50至300nm;形成所述氮化硅的方法为化学气相沉积。
所述硬掩膜层也可以是多层。
如图8所示,在所述硬掩膜层220上旋涂光刻胶层230,并通过曝光显影工艺图形化所述光刻胶层230,在所述光刻胶层230中形成开口240,所述开口240的底部露出所述硬掩膜层220的表面。
在其它的实施例中,在所述硬掩膜层220上旋涂光刻胶层230之前,可以先在所述硬掩膜层220上形成抗反射层,然后再在所述抗反射层上旋涂光刻胶层230。
如图9所示,刻蚀所述开口240底部的硬掩膜层220和垫氧化层210,在所述硬掩膜层220和垫氧化层210中形成开口250,所述开口250的底部露出所述半导体衬底200的表面;在其中的一个实施例中,形成开口250的刻蚀为等离子体干法刻蚀,刻蚀气体为含氟的气体,例如CF4。
如图10所示,刻蚀所述开口250底部的半导体衬底200,在所述半导体衬底200中与开口250相应位置形成沟槽260;
在其中的一个实施例中,形成沟槽260的方法为等离子体干法刻蚀,所述刻蚀的刻蚀气体可以是Cl2或HBr,或HBr与其它气体的混合气体,例如可以是HBr与O2和Cl2的混合气体,或HBr与NF3和He的混合气体;刻蚀形成的沟槽260的深度通过刻蚀的时间控制。
刻蚀形成所述沟槽260的工艺与刻蚀形成所述开口250的工艺可以在不同的刻蚀设备中分别进行,也可以在同一刻蚀设备中原位进行;原位进行可以提高产率;
若刻蚀形成所述沟槽260的工艺与刻蚀形成所述开口250的工艺在不同的刻蚀设备中分别进行,可以在刻蚀形成所述沟槽260之前通过氧气等离子体灰化去除所述光刻胶层230,也可以在完成所述沟槽260的刻蚀之后去除所述光刻胶层230;若是原位进行,在完成所述沟槽260的刻蚀之后去除所述光刻胶层230。
如图11所示,用氢氟酸溶液清洗所述沟槽260的表面,接着在所述沟槽260表面形成衬垫氧化层280,形成所述衬底氧化层280的方法可以为热氧化法。
通过所述氢氟酸溶液的清洗,可以去除所述沟槽260表面生成的自然氧化层,有利于形成的衬垫层280具有较为均匀的致密度,使得所述衬垫层280作为半导体衬底200和在所述沟槽260中填充的介质材料之间特性较为稳定的交界层,并增大半导体衬底200和在所述沟槽260中填充的介质材料之间的粘附性,减小器件在工作时半导体衬底200中的漏电流。此外,所述氢氟酸溶液清洗也可以去除所述沟槽260顶部边缘的部分垫氧化层210,使所述的垫氧化层210侧壁270向所述硬掩膜层220底部有少许收缩,从而使所述沟槽260顶部边缘的边角露出,在进行热氧化生成所述衬底层280时,可使所述沟槽260的顶部的边角具有较为平滑的轮廓。所述平滑的轮廓可以减少应力聚集,且可以减少形成的半导体在器件工作时载流子积聚效应,该积聚效应对半导体器件的开启特性具有影响。
在其中的一个实施例中,热氧化法生成所述衬垫氧化层280的工艺可以在温度为900至1200度的干氧环境中进行。
步骤S110,在所述沟槽、开口中和硬掩膜层上沉积介质材料,通过平坦化工艺去除所述硬掩膜层上的介质材料。
如图12所示,在所述沟槽260、开口250中和硬掩膜层220上沉积介质材料,所述介质材料为氧化硅,沉积的方法可以是低压化学气相沉积、常压化学气相沉积、高密度等离子体化学气相沉积中的一种;
接着,通过平坦化工艺去除所述硬掩膜层220上的介质材料,并保留所述沟槽260和开口250中介质材料290;在其中的一个实施例中,所述平坦化工艺为化学机械研磨;
步骤S120,测量所述开口中的介质材料的表面与硬掩膜层表面的高度差h1.
如图13所示,由于介质材料的密度和硬度小于所述硬掩膜层220的密度及硬度,经化学机械研磨后,所述沟槽260和开口250中的介质材料290的表面290a会低于所述硬掩膜层220的表面220a。
在其中的一个实施例中,通过扫描电子显微镜测量所述介质材料290的表面290a和硬掩膜层220表面的高度差h1。
步骤S130,根据所述高度差、硬掩膜层和垫氧化层的厚度、形成浅沟槽隔离结构后沟槽中的介质材料表面与半导体衬底表面的目标高度差,计算需要移除的介质材料的厚度X,其中,计算所述厚度X时要预留去除垫氧化层工艺中对所述介质材料的消耗。
在完成化学机械研磨后,所述硬掩膜层220和垫氧化层210需要被去除,而所述开口250和沟槽260中的介质材料290的表面290a与半导体衬底200的表面的高度差较大,会影响形成的半导体器件的电性和稳定性,因而需要将所述介质材料290a的表面与半导体衬底200表面的高度差减小至满足半导体器件电性和稳定性的目标高度差h3。
如图13所示,所述硬掩膜层220的厚度为H,所述垫氧化层210的厚度为h2,通过测量可获得所述介质材料290的表面290a与所述硬掩膜层220表面220a的高度差为h1,,若需要去除的介质材料290的厚度为X,则可得X=H+h2-h1-h3+h2;由于在后续去除垫氧化层210时,也会使所述介质材料290的厚度减小h2(即去除垫氧化层的工艺也使得介质材料290同时减小所述垫氧化层210的厚度),因而,在去除所述介质材料的步骤中,去除厚度为X的介质材料290后,所述半导体衬底200的表面与介质材料的表面的高度差应为h3+h2,即,去除所述介质材料的步骤应给后续去除垫氧化层210的工艺预留有厚度为h2的余量,从而可在去除垫氧化层210后,所述介质材料的表面与半导体衬底200的高度差正好为h3。
获得需要移除的介质材料的厚度X后,可根据移除所述介质材料的刻蚀工艺的参数获得刻蚀时间。
步骤S140,如图6所示,刻蚀所述开口中的介质材料,移除厚度为X的介质材料。
在其中的一个实施例中,刻蚀所述沟槽中介质层的方法为湿法刻蚀,所述湿法刻蚀的刻蚀溶液对所述介质层刻蚀速率比对所述硬掩膜层的刻蚀速率大。
在其中的一个实施例中,所述湿法刻蚀的刻蚀溶液为氢氟酸溶液,所述氢氟酸溶液中氢氟酸与水的容积比为1∶200至1∶50;通过控制刻蚀时间控制该湿法刻蚀移除的介质材料的厚度。
如图14所示,通过氢氟酸溶液湿法刻蚀所述开口250中的介质材料190,使所述介质材料190厚度减小X,即,通过湿法刻蚀使所述开口250中的介质材料290的表面290a与所述半导体衬底200的表面之间的高度差减小。
通过湿法刻蚀,使得所述开口260中的介质材料190的表面290a与所述半导体衬底200的表面之间的高度差减小,这使得后续工艺中横跨在半导体衬底200和所述介质材料290上的多晶硅栅极由于所述高度差而形成的台阶减小,有利用形成阈值电压较为稳定且性能满足要求的半导体器件;此外,通过较为准确的控制去除的介质材料290的厚度,可较为准确的控制形成浅沟槽隔离后介质材料的表面与半导体衬底表面的高度差,有利于形成性能稳定的浅沟槽隔离结构,也使得不同批次的半导体衬底的浅沟槽隔离中的高度差h3具有较好的一致性。
此外湿法刻蚀也可以去除所述硬掩膜层220表面220a残留的氧化物,该残留的氧化物来源有两个方面,一是来源于在平坦化去除所述硬掩膜层220表面上的介质材料时的残留;另一方面在通过热氧化形成所述衬垫层280时,所述热氧化工艺可能使所述硬掩膜层220表面220a被氧化。该残留物的存在会阻止后续通过磷酸腐蚀去除所述硬掩膜层220的工艺,本实施例的湿法刻蚀工艺可以去除所述硬掩膜层220a表面的所述氧化物残留,保证去除所述硬掩膜层220的顺利进行。
在另外的实施例中,刻蚀所述开口250中的介质材料290的方法为湿法刻蚀,所述湿法刻蚀分为多次进行,且所述湿法刻蚀的刻蚀溶液的浓度随着次数增加而减小,将湿法刻蚀分为多次进行,且随着次数增加,湿法刻蚀溶液的浓度减小,每一次刻蚀工艺中,通过控制刻蚀时间控制刻蚀去除所述介质材料的厚度,多次刻蚀后去除介质材料的厚度为X。
在另外的实施例中,刻蚀所述开口250中的介质材料的方法为湿法刻蚀,该湿法刻蚀的步骤如下:用第一浓度的刻蚀溶液对所述介质材料进行刻蚀;然后,用第二浓度的刻蚀溶液对所述介质材料进行刻蚀;所述第二浓度小于第一浓度;将刻蚀所述开口250中的介质材料290的湿法刻蚀工艺分为两步,并减小每一步刻蚀的时间,所述两步用同种刻蚀溶液,且第二步的刻蚀溶液具有较小的浓度,可便于控制刻蚀去除所述介质材料的厚度,两次刻蚀后去除介质材料290的厚度为X。
在另外的实施例中,刻蚀所述开口250中的介质材料290的方法也可以为干法刻蚀,如图15所示,在进行干法刻蚀之前,在所述硬掩膜层220上形成保护层300,在完成所述干法刻蚀之后,需要去除所述保护层300。
在其中的一个实施例中,所述保护层可以是光刻胶;所述干法刻蚀采用等离子体刻蚀,通过等离子体刻蚀去除部分介质材料290,使所述介质材料290的表面与半导体衬底200表面的高度差减小,即刻蚀所述介质材料290的厚度减小,通过控制刻蚀时间来控制去除介质材料290的厚度X。
步骤S150,如图6所示,去除所述硬掩膜层和垫氧化层
如图16所示,完成所述刻蚀所述开口250中的介质材料290的步骤后,去除所述硬掩膜层220;
如图17所示,接着,去除所述垫氧化层210。
在其中的一个实施例中,去除所述硬掩膜层220的方法为磷酸溶液的湿法刻蚀;去除所述垫氧化层210的方法为氢氟酸溶液的湿法刻蚀。在采用氢氟酸溶液去除所述垫氧化层210时,该氢氟酸溶液也同时对所述介质材料290进行腐蚀,使得所述介质材料290的厚度减小h2。去除所述硬掩膜层220和垫氧化层210后,形成如图17浅沟槽隔离结构,其中,所述介质材料290的表面290a与半导体衬底200的表面的高度差为h3。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (11)
1、一种浅沟槽隔离的制造方法,其特征在于,包括:
提供半导体衬底,在所述半导体衬底上具有垫氧化层和硬掩膜层,在所述硬掩膜层和垫氧化层中具有开口,在所述半导体衬底中与开口相应位置具有沟槽;
在所述沟槽、开口中和硬掩膜层上沉积介质材料,通过平坦化工艺去除所述硬掩膜层上的介质材料;
测量所述开口中的介质材料的表面与硬掩膜层表面的高度差;
根据所述高度差、硬掩膜层和垫氧化层的厚度、形成浅沟槽隔离结构后沟槽中的介质材料表面与半导体衬底表面的目标高度差,计算需要移除的介质材料的厚度X,其中,计算所述厚度X时要预留去除垫氧化层工艺中对所述介质材料的消耗;
刻蚀所述开口中的介质材料,移除厚度为X的介质材料;
去除所述硬掩膜层和垫氧化层。
2、如权利要求1所述的浅沟槽隔离的制造方法,其特征在于:刻蚀所述开口中的介质材料步骤中的刻蚀为湿法刻蚀或干法刻蚀。
3、如权利要求1所述的浅沟槽隔离的制造方法,其特征在于:刻蚀所述开口中的介质材料的步骤中的刻蚀为湿法刻蚀,且所述湿法刻蚀的刻蚀溶液对所述介质材料的刻蚀速率比对所述硬掩膜层的刻蚀速率大。
4、如权利要求3所述的浅沟槽隔离的制造方法,其特征在于:通过控制刻蚀时间控制该湿法刻蚀移除的介质材料的厚度。
5、如权利要求1所述的浅沟槽隔离的制造方法,其特征在于:刻蚀所述开口中的介质材料的方法为湿法刻蚀,所述湿法刻蚀分为多次进行,且所述湿法刻蚀的刻蚀溶液浓度随着刻蚀次数增加而减小,通过控制每次刻蚀的刻蚀时间控制该次湿法刻蚀移除的介质材料的厚度。
6、如权利要求3至5中任一权利要求所述的浅沟槽隔离的制造方法,其特征在于:所述湿法刻蚀的刻蚀溶液为氢氟酸溶液。
7、如权利要求6所述的浅沟槽隔离的制造方法,其特征在于:所述氢氟酸溶液中氢氟酸与水的容积比为1∶200至1∶50。
8、如权利要求1所述的浅沟槽隔离的制造方法,其特征在于:刻蚀所述开口中的介质材料的方法为干法刻蚀;在所述干法刻蚀之前,在所述硬掩膜层上形成保护层;在完成所述干法刻蚀之后,去除所述保护层。
9、如权利要求8所述浅沟槽隔离的制造方法,其特征在于:通过控制所述干法刻蚀的时间来控制移除的介质材料的厚度。
10、如权利要求8所述的浅沟槽隔离的制造方法,其特征在于:所述保护层为光刻胶。
11、如权利要求1所述的浅沟槽隔离的制造方法,其特征在于:用磷酸溶液湿法刻蚀去除所述硬掩膜层;用氢氟酸溶液湿法刻蚀去除所述垫氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100423468A CN101330037A (zh) | 2007-06-21 | 2007-06-21 | 浅沟槽隔离的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100423468A CN101330037A (zh) | 2007-06-21 | 2007-06-21 | 浅沟槽隔离的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101330037A true CN101330037A (zh) | 2008-12-24 |
Family
ID=40205757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100423468A Pending CN101330037A (zh) | 2007-06-21 | 2007-06-21 | 浅沟槽隔离的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101330037A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044468A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 一种浅沟槽隔离结构表面的研磨方法 |
CN102157428A (zh) * | 2010-02-12 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法 |
CN103137482A (zh) * | 2011-11-29 | 2013-06-05 | 和舰科技(苏州)有限公司 | 减小沟槽型功率晶体管沟槽内多晶硅顶端v型槽的方法 |
CN102097355B (zh) * | 2009-12-10 | 2013-07-10 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离区的制作方法 |
CN104752310A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
WO2015165421A1 (zh) * | 2014-04-30 | 2015-11-05 | 无锡华润上华科技有限公司 | 基于氮氧化硅抗反射层的化学机械平坦化工艺 |
CN106910706A (zh) * | 2015-12-23 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN111933573A (zh) * | 2020-10-12 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法与制造系统 |
CN115346912A (zh) * | 2022-10-19 | 2022-11-15 | 广州粤芯半导体技术有限公司 | 浅沟槽隔离结构的制备方法 |
-
2007
- 2007-06-21 CN CNA2007100423468A patent/CN101330037A/zh active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044468A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 一种浅沟槽隔离结构表面的研磨方法 |
CN102097355B (zh) * | 2009-12-10 | 2013-07-10 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离区的制作方法 |
CN102157428A (zh) * | 2010-02-12 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法 |
CN103137482A (zh) * | 2011-11-29 | 2013-06-05 | 和舰科技(苏州)有限公司 | 减小沟槽型功率晶体管沟槽内多晶硅顶端v型槽的方法 |
CN103137482B (zh) * | 2011-11-29 | 2015-08-05 | 和舰科技(苏州)有限公司 | 减小沟槽型功率晶体管沟槽内多晶硅顶端v型槽的方法 |
CN104752310A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
WO2015165421A1 (zh) * | 2014-04-30 | 2015-11-05 | 无锡华润上华科技有限公司 | 基于氮氧化硅抗反射层的化学机械平坦化工艺 |
US9754795B2 (en) | 2014-04-30 | 2017-09-05 | Csmc Technologies Fab2 Co., Ltd. | Chemical-mechanical planarization process using silicon oxynitride anti-reflective layer |
CN106910706A (zh) * | 2015-12-23 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN111933573A (zh) * | 2020-10-12 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法与制造系统 |
CN111933573B (zh) * | 2020-10-12 | 2021-02-19 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法与制造系统 |
CN115346912A (zh) * | 2022-10-19 | 2022-11-15 | 广州粤芯半导体技术有限公司 | 浅沟槽隔离结构的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101330037A (zh) | 浅沟槽隔离的制造方法 | |
CN100539069C (zh) | 浅沟槽隔离的制造方法 | |
CN101459066B (zh) | 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法 | |
CN101459116A (zh) | 浅沟槽隔离结构的制造方法 | |
US20060148197A1 (en) | Method for forming shallow trench isolation with rounded corners by using a clean process | |
CN101290903A (zh) | 浅沟槽隔离结构的形成方法 | |
CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
CN101359596B (zh) | 沟槽的填充方法及浅沟槽隔离的制造方法 | |
CN101577252B (zh) | 浅沟槽隔离结构及其形成方法 | |
CN101154616A (zh) | 浅沟槽隔离结构的形成方法 | |
CN102097357A (zh) | 隔离结构的制作方法 | |
CN104576505A (zh) | 一种制作半导体器件的方法 | |
CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
CN102456606A (zh) | 浅沟槽隔离结构形成方法 | |
CN102693932B (zh) | 浅沟槽隔离结构的制造方法 | |
CN101452873B (zh) | 浅沟槽隔离工艺方法 | |
CN101728307B (zh) | 浅沟槽隔离结构的制作方法 | |
CN101312159A (zh) | 闪存器件的制造方法 | |
CN101740462A (zh) | 浅沟槽隔离结构的制造方法 | |
CN102956535A (zh) | 半导体器件及其制造方法 | |
CN106856189A (zh) | 浅沟槽隔离结构及其形成方法 | |
CN102623339A (zh) | 改善双层栅mos结构的中间氧化层厚度均匀性的方法 | |
CN103000565B (zh) | 一种提升cmos工艺中浅沟槽隔离性能的方法 | |
CN102044421B (zh) | 金属栅制作方法 | |
CN104637881A (zh) | 浅沟槽隔离结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20081224 |