CN102157428A - 形成浅沟槽隔离结构的方法 - Google Patents

形成浅沟槽隔离结构的方法 Download PDF

Info

Publication number
CN102157428A
CN102157428A CN2010101108015A CN201010110801A CN102157428A CN 102157428 A CN102157428 A CN 102157428A CN 2010101108015 A CN2010101108015 A CN 2010101108015A CN 201010110801 A CN201010110801 A CN 201010110801A CN 102157428 A CN102157428 A CN 102157428A
Authority
CN
China
Prior art keywords
shallow trench
layer
pad oxide
technology
removal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101108015A
Other languages
English (en)
Inventor
赵林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010101108015A priority Critical patent/CN102157428A/zh
Publication of CN102157428A publication Critical patent/CN102157428A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明中公开了一种形成浅沟槽隔离结构的方法,该方法包括:在半导体衬底上沉积垫氧化层、停止层和光刻胶掩膜,通过刻蚀停止层、垫氧化层和半导体衬底形成浅沟槽,并在去除光刻胶掩膜之后在浅沟槽的侧壁和底部形成衬氧化层;向所述浅沟槽中填充绝缘介质,形成位于浅沟槽中以及停止层上的氧化膜层;进行平坦化处理;通过测量获得平坦化处理后的第一台阶高度;根据所述第一台阶高度去除浅沟槽中的部分氧化膜层,以调整浅沟槽中的氧化膜层的厚度;去除停止层;进行有源区的阈值调整离子注入;去除垫氧化层,形成浅沟槽隔离结构。通过使用上述的方法,可减小各批次半导体器件上的台阶高度的波动,提高所制造的各批次半导体器件在性能上的一致性。

Description

形成浅沟槽隔离结构的方法
技术领域
本发明涉及半导体元器件的制造技术,尤其是指一种形成浅沟槽隔离结构的方法。
背景技术
随着半导体制造技术的飞速发展,大规模集成电路的集成度的不断提高,半导体衬底的单位面积上有源器件的密度越来越高,半导体器件的特征尺寸(CD)显著减小,各有源器件之间的距离也越来越小,从而使得各个器件之间的绝缘隔离保护也变得更加重要。在现有的半导体制造工艺进入深亚微米技术节点之后,0.13μm以下的元器件的有源区(AA,Active Area)之间的隔离槽已大多采用了浅沟槽隔离(STI,Shallow Trench Isolation)技术来制作。
图1(a)~图1(g)为现有技术中形成浅沟槽隔离结构的示意图。图2为现有技术中形成浅沟槽隔离结构的方法的流程图。结合图1(a)~图1(d)、图2所示,现有技术中的形成浅沟槽隔离结构的方法包括如下所述的步骤:
步骤201,在半导体衬底上依次分别形成垫氧化层、停止层和光刻胶掩膜。
如图1(a)所示,在本步骤中,将首先在半导体衬底100上依次分别形成垫氧化层(Pad Oxide)102、停止层(Stop Layer)104和光刻胶掩膜106,其中,所述垫氧化层102的主要成分为二氧化硅(SiO2),所述停止层104的主要成分为氮化硅(SiN),因此,该停止层也可称为氮化硅牺牲层。
步骤202,通过曝光显影(Photo)工艺,定义浅沟槽图形。
步骤203,以光刻胶掩膜为掩膜(Mark),对停止层、垫氧化层和半导体衬底进行刻蚀(etch),形成浅沟槽。
如图1(a)所示,在本步骤中,将以光刻胶掩膜106为掩膜,用干法刻蚀法刻蚀停止层104、垫氧化层102和半导体衬底100,从而形成浅沟槽110。
步骤204,去除光刻胶掩膜。
如图1(b)所示,在本步骤中,将通过常用的处理方法(例如,灰化处理过程、湿法刻蚀法等)去除光刻胶掩膜106。
步骤205,在浅沟槽中形成衬氧化层。
如图1(c)所示,在本步骤中,将使用热氧化法在浅沟槽110的底部与侧壁形成衬氧化层(Liner Oxide)108,所述衬氧化层108的主要成分一般为二氧化硅。
步骤206,向所述浅沟槽中填充绝缘介质,形成一氧化膜层。
如图1(c)所示,在本步骤中,将通过使用高密度等离子体化学气相沉积(HDPCVD)工艺或高深宽比工艺(HARP,HighAspect Ratio Process)向所述浅沟槽110中填充绝缘介质,从而形成一绝缘层112,所述绝缘层112的主要成分为二氧化硅,因此,该绝缘层112也可称之为氧化膜层112。
步骤207,进行平坦化处理。
如图1(d)和图1(e)所示,为了在浅沟槽结构和有源区(AA)上获得一个比较平坦的表面,以便于后续的处理,在本步骤中,将进行平坦化处理。例如,可采用化学机械抛光工艺(CMP)来去除浅沟槽110中的部分氧化膜层112以及AA之上(此时即为停止层104之上)的氧化膜层112。
步骤208,调整浅沟槽中的氧化膜层的厚度,以调整台阶高度。
如图1(d)和图1(e)所示,由于在步骤203中所形成的浅沟槽是一个下凹的沟槽,因此在步骤206中形成上述氧化膜层112后,浅沟槽中的氧化膜层与有源区上方的氧化膜层相比,有明显的下凹,这种下凹称为台阶。即使是在进行上述平坦化处理之后,该台阶依然会存在。在本领域中,可将浅沟槽中的氧化膜层的上表面到垫氧化层的下表面(也就是AA的上表面)之间的高度称为台阶高度(SH,Step Height)。在半导体制造技术中,在进行平坦化处理之后,残留的浅沟槽区域与AA之间的台阶高度是一种重要的参数,如果台阶高度过大,将对所形成的半导体器件的性能造成不利的影响。
因此,在本步骤中,可通过湿法刻蚀的方法,调整浅沟槽110中的氧化膜层112的厚度,以调整台阶高度。具体来说,可使用氢氟酸溶液(DHF,DilutedHF)去除一定量的浅沟槽110中残留的氧化膜层112。例如,可使用100∶1的氢氟酸溶液浸泡5分钟的方式去除厚度为120~180埃(
Figure GSA00000015885100031
)的所述浅沟槽110中的氧化膜层112。
步骤209,去除停止层。
如图1(f)所示,在本步骤中,将通过湿法刻蚀的方法去除停止层104。具体来说,由于停止层104的表面一般都有一层自然氧化层,因此首先需要使用氢氟酸溶液来清除掉氮化物表面的自然氧化层,然后再用热磷酸溶液完全去除停止层。例如,可先使用200∶1的氢氟酸溶液浸泡9分钟,然后再用热磷酸溶液充分浸泡,从而完全去除停止层。由于在本步骤中仍然使用了氢氟酸溶液,因此该氢氟酸溶液将对浅沟槽110中残留的氧化膜层112进行刻蚀,从而进一步降低台阶高度。
步骤210,进行有源区的阈值调整离子注入(Well and VT Implant)。
在本步骤中,将进行有源区的阈值调整离子注入,从而通过调节阱(Well)表面的杂质浓度来调整阈值(Vt)。
步骤211,去除垫氧化层,形成浅沟槽隔离结构。
如图1(g)所示,在本步骤中,将在形成栅氧化层(Gate Oxide)之前,可通过湿法刻蚀的方法去除垫氧化层102,从而形成所需的浅沟槽隔离结构。具体来说,可使用氢氟酸溶液去除垫氧化层。例如,可用100∶1的氢氟酸浸泡5分25秒,从而去除所述的垫氧化层。由于在本步骤中也使用了氢氟酸溶液,因此该氢氟酸溶液也将对浅沟槽110中残留的氧化膜层112进行刻蚀,从而更进一步地降低台阶高度。
在实际应用情况中,一般将通过批量生产的方式来制造所需的半导体器件。由于半导体加工工艺的精度的限制,因此即使是使用相同的加工工艺,不同批次的半导体器件之间也仍然存在一些差异。例如,在上述的形成浅沟槽隔离结构的方法中,在步骤206之前,将在半导体衬底上沉积垫氧化层、停止层和光刻胶掩膜,通过刻蚀形成浅沟槽,并在去除光刻胶掩膜之后在浅沟槽中形成衬氧化层。由于每个步骤中所能达到的加工工艺的精度是有限的,因此,在不同批次的晶圆上所形成的半导体器件中的垫氧化层、停止层和光刻胶掩膜的高度(或厚度)很难做到完全相等。所以,在向所形成的浅沟槽中填充绝缘介质之前,不同批次的晶圆上所形成的浅沟槽的尺寸也不可能完全相等;而在平坦化处理之后进行调整浅沟槽中的氧化膜层的厚度的工艺时,由于各个批次的晶圆所使用的氢氟酸溶液的浓度相同,处理的时间也相同,因此在去除一定量的浅沟槽中的氧化膜层后,不同批次的半导体器件上所形成的台阶高度也并不相同;同理,在去除停止层和垫氧化层后,不同批次的半导体器件上的台阶高度之差还将进一步加大。
由此可知,不同批次的半导体器件的台阶高度并不相同,存在一定的波动。这种各批次半导体器件的台阶高度的波动将对后续的制造工序造成不良影响,从而影响各批次半导体器件在性能上的一致性,甚至可能降低所形成的半导体器件的可靠性。而现有技术中在调整浅沟槽中的氧化膜层的厚度、去除有源区之上的停止层和垫氧化层时,对于不同批次的晶圆却均使用固定的处理方式,例如,溶液的浓度不变,处理时间也不变,所以无法根据不同的台阶高度灵活进行处理,以减小各批次半导体器件上的台阶高度的波动,从而难以保证各批次半导体器件在性能上的一致性。
发明内容
有鉴于此,本发明的主要目的在于提供一种形成浅沟槽隔离结构的方法,从而减小各批次半导体器件上的台阶高度的差异,提高所制造的各批次半导体器件在性能上的一致性。
为达到上述目的,本发明中的技术方案是这样实现的:
一种形成浅沟槽隔离结构的方法,该方法包括:
在半导体衬底上沉积垫氧化层、停止层和光刻胶掩膜,通过刻蚀停止层、垫氧化层和半导体衬底形成浅沟槽,并在去除光刻胶掩膜之后在浅沟槽的侧壁和底部形成衬氧化层;向所述浅沟槽中填充绝缘介质,形成位于浅沟槽中以及停止层上的氧化膜层;进行平坦化处理,去除停止层上的氧化膜层以及浅沟槽中的部分氧化膜层;
通过测量获得平坦化处理后的第一台阶高度d1;其中,所述第一台阶高度d1为平坦化处理后的浅沟槽中的氧化膜层的上表面到垫氧化层的下表面之间的高度;
根据所述第一台阶高度d1去除浅沟槽中的部分氧化膜层,以调整浅沟槽中的氧化膜层的厚度;
去除停止层;进行有源区的阈值调整离子注入;
去除垫氧化层,形成浅沟槽隔离结构。
所述根据所述第一台阶高度d1去除浅沟槽中的部分氧化膜层,以调整浅沟槽中的氧化膜层的厚度包括:
预先设置第一标准值D1,并确定去除浅沟槽中的部分氧化膜层的工艺的刻蚀速度v1;
根据所述d1、D1和v1,计算得到去除浅沟槽中的部分氧化膜层的工艺的持续时间t1;
执行去除浅沟槽中的部分氧化膜层的工艺,并使得所述去除浅沟槽中的部分氧化膜层的工艺的持续时间为t1,从而去除浅沟槽中的部分氧化膜层。
所述t1的取值范围为200~400秒。
所述去除停止层包括:
通过测量获得去除浅沟槽中的部分氧化膜层后的第二台阶高度d2;其中,所述第二台阶高度d2为去除浅沟槽中的部分氧化膜层后的浅沟槽中的氧化膜层的上表面到垫氧化层的下表面之间的高度;
根据所述第二台阶高度d2进行去除停止层的工艺。
所述根据所述第二台阶高度d2进行去除停止层的工艺包括:
预先设置第二标准值D2,并确定所述去除停止层的工艺中去除停止层表面的自然氧化层的处理过程的刻蚀速度v2;
根据所述d2、D2和v2,计算得到所述去除停止层表面的自然氧化层的处理过程的持续时间t2;
执行去除停止层的工艺,并使得所述去除停止层的工艺中的去除停止层表面的自然氧化层的处理过程的持续时间为t2。
所述t2的取值范围为480~600秒。
所述去除垫氧化层,形成浅沟槽隔离结构包括:
通过测量获得阈值调整离子注入后的第三台阶高度d3;其中,所述第三台阶高度d3为阈值调整离子注入后的浅沟槽中的氧化膜层的上表面到垫氧化层的下表面之间的高度;
根据所述第三台阶高度d3去除垫氧化层,形成浅沟槽隔离结构。
所述根据所述第三台阶高度d3去除垫氧化层包括:
预先设置第三标准值D3,并确定去除垫氧化层的工艺的刻蚀速度v3;
根据所述d3、D3和v3,计算得到去除垫氧化层的工艺的持续时间t3;
执行去除垫氧化层的工艺,并使得所述去除垫氧化层的工艺的持续时间为t3,从而完全去除垫氧化层。
所述t3的取值范围为290~370秒。
综上可知,本发明中提供了一种形成浅沟槽隔离结构的方法。在所述形成浅沟槽隔离结构的方法中,由于可实时地测量半导体器件上的台阶高度,并根据所测得的台阶高度进行后续的处理,从而可减小各批次半导体器件上的台阶高度的差异,提高所制造的各批次半导体器件在性能上的一致性。
附图说明
图1(a)~图1(g)为现有技术中形成浅沟槽隔离结构的示意图。
图2为现有技术中形成浅沟槽隔离结构的方法的流程图。
图3为本发明实施例中形成浅沟槽隔离结构的方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点表达得更加清楚明白,下面结合附图及具体实施例对本发明再作进一步详细的说明。
图3为本发明实施例中形成浅沟槽隔离结构的流程图。如图3所示,本发明中形成浅沟槽隔离结构的方法包括如下所述的步骤:
步骤301,在半导体衬底上依次分别形成垫氧化层、停止层和光刻胶掩膜。
在本步骤中,将首先在半导体衬底上依次分别形成垫氧化层、停止层和光刻胶掩膜,其中,所述半导体衬底可以是硅基底或绝缘体上硅,所述垫氧化层的主要成分为SiO2,厚度为50~200埃,例如,110埃;所述停止层的主要成分为SiN,厚度为50~200埃,例如,110埃。
步骤302,通过曝光显影工艺,定义浅沟槽图形。
步骤303,以光刻胶掩膜为掩膜,对停止层、垫氧化层和半导体衬底进行刻蚀,形成浅沟槽。
具体来说,在本步骤中,将以光刻胶掩膜为掩膜,利用反应离子刻蚀(RIE)或等离子刻蚀工艺刻蚀停止层和垫氧化层,以露出半导体衬底的表面材料,然后通过刻蚀停止层、垫氧化层和半导体衬底形成浅沟槽。例如,可利用含氟刻蚀气体,以停止层和垫氧化层为掩膜对半导体衬底进行刻蚀,从而在半导体衬底中形成浅沟槽。
步骤304,去除光刻胶掩膜。
在本步骤中,将通过常用的处理方法(例如,灰化处理过程、湿法刻蚀法等)去除光刻胶掩膜。例如,在形成浅沟槽后,可先通过灰化处理过程去除大部分的光刻胶掩膜,然后再用湿法刻蚀法去除残留的光刻胶掩膜。
步骤305,在浅沟槽中形成衬氧化层。
在本步骤中,将使用热氧化法在浅沟槽的底部与侧壁形成衬氧化层(Liner Oxide),所述衬氧化层的主要成分一般为二氧化硅。
步骤306,向所述浅沟槽中填充绝缘介质,形成位于浅沟槽中以及停止层上的氧化膜层。
在上述步骤301~305中,将在半导体衬底上沉积垫氧化层、停止层和光刻胶掩膜,通过刻蚀形成浅沟槽,并在去除光刻胶掩膜之后在浅沟槽中形成衬氧化层。而在本步骤中,将通过使用HDPCVD工艺或HARP向所形成的浅沟槽中填充绝缘介质,从而形成一绝缘层,所述绝缘层的主要成分为二氧化硅,因此,该绝缘层也可称之为氧化膜层。
步骤307,进行平坦化处理。
为了在浅沟槽结构和有源区(AA)上获得一个比较平坦的表面,以便于后续的处理,在本步骤中,将进行平坦化处理,例如,采用化学机械抛光工艺(CMP)来去除浅沟槽中的部分氧化膜层以及AA之上(此时即为停止层之上)的氧化膜层。
步骤308,通过测量获得平坦化处理后的第一台阶高度。
在本步骤中,可使用本领域中常用的测量方法,例如,光学特征尺寸测量(OCD)方法等,对进行平坦化处理后的半导体器件上的台阶高度进行测量,获得平坦化处理后的第一台阶高度d1。其中,所述第一台阶高度d1为平坦化处理后的浅沟槽中的氧化膜层的上表面到垫氧化层的下表面之间的高度。
步骤309,根据所述第一台阶高度去除浅沟槽中的部分氧化膜层,以调整浅沟槽中的氧化膜层的厚度。
在本步骤中,将根据所测得的第一台阶高度d1确定上述去除浅沟槽中的部分氧化膜层的工艺的持续时间,以调整浅沟槽中的氧化膜层的厚度,使得去除浅沟槽中的部分氧化膜层后的台阶高度被控制在预先确定的数值范围之内,从而尽可能地缩小不同批次的晶圆上的半导体器件上的台阶高度之间的差值。
具体来说,步骤309可包括如下所述的步骤:
步骤3091,预先设置第一标准值D1,并确定去除浅沟槽中的部分氧化膜层的工艺的刻蚀速度v1。
在本发明的实施例中,第一标准值D1即为去除浅沟槽中的部分氧化膜层后的台阶高度的期望值,因此可根据实际情况的需要预先设置上述第一标准值D1的值,但对于不同批次的晶圆,该D1的值可以是固定的,从而使得不同批次的晶圆在经过去除浅沟槽中的部分氧化膜层的工艺后,具有相同的台阶高度。
另外,在本发明的实施例中,一般可使用通过湿法刻蚀工艺去除浅沟槽中的部分氧化膜层。例如,可使用氢氟酸溶液(DHF,Diluted HF)去除浅沟槽中的部分氧化膜层。当氢氟酸溶液的浓度一定时,刻蚀速度一般也是固定的。例如,当使用100∶1的氢氟酸溶液进行刻蚀时,刻蚀速度一般为26埃/分
Figure GSA00000015885100091
Figure GSA00000015885100092
因此,根据所使用的去除浅沟槽中的部分氧化膜层的工艺即可确定该工艺的刻蚀速度v1。
步骤3092,根据上述的d1、D1和v1,计算得到去除浅沟槽中的部分氧化膜层的工艺的持续时间t1。
例如,在本发明的实施例中,当上述的d1、D1和v1的值确定后,可根据如下所述的公式计算t1:
t1=(d1-D1)/v1     (1)
在本发明的实施例中,所述t1的取值范围为200~400秒,较佳的,所述t1的值为300秒。
步骤3093,执行上述去除浅沟槽中的部分氧化膜层的工艺,并使得上述去除浅沟槽中的部分氧化膜层的工艺的持续时间为t1,从而去除浅沟槽中的部分氧化膜层。
由上可知,由于在上述的方法中可根据不同的实际情况动态地调整去除浅沟槽中的部分氧化膜层的工艺的持续时间,从而使得在经过上述去除浅沟槽中的部分氧化膜层的工艺之后,不同批次的晶圆的半导体上所形成的台阶高度在理想状态下将均趋近于D1;即使是考虑到其它因素的影响,不同批次的晶圆的半导体上所形成的台阶高度的值也将在D1附近浮动,而不至于与D1相差太大。
步骤310,通过测量获得去除浅沟槽中的部分氧化膜层后的第二台阶高度。
在本步骤中,可使用本领域中常用的测量方法(例如,OCD方法等)对去除浅沟槽中的部分氧化膜层后的半导体器件上的台阶高度进行测量,获得去除浅沟槽中的部分氧化膜层后的第二台阶高度d2。其中,所述第二台阶高度d2为去除浅沟槽中的部分氧化膜层后的浅沟槽中的氧化膜层的上表面到垫氧化层的下表面之间的高度。
步骤311,根据所述第二台阶高度进行去除停止层的工艺。
在本步骤中,将根据所测得的第二台阶高度d2调整去除停止层的工艺的持续时间,以去除停止层,并将去除停止层后的台阶高度控制在预先确定的数值范围之内,从而尽可能地缩小不同批次的晶圆上的半导体器件上的台阶高度之间的差值。
具体来说,步骤311可包括如下所述的步骤:
步骤3111,预先设置第二标准值D2,并确定所述去除停止层的工艺中去除停止层表面的自然氧化层的处理过程的刻蚀速度v2。
在本发明的实施例中,第二标准值D2即为去除停止层后的台阶高度的期望值,因此可根据实际情况的需要预先设置上述第二标准值D2的值,但对于不同批次的晶圆,该D2的值可以是固定的,从而可使得不同批次的晶圆在经过去除停止层的工艺后,具有相同的台阶高度。
另外,在本发明的实施例中,一般可使用通过湿法刻蚀工艺去除停止层。例如,可使用氢氟酸溶液和热磷酸溶液完全去除停止层。因此,一般可将上述去除停止层的工艺分为两个处理过程:去除停止层表面的自然氧化层的处理过程以及去除停止层中的氮化物的处理过程。例如,首先进行上述去除停止层表面的自然氧化层的处理过程,该处理过程包括:使用200∶1的氢氟酸溶液浸泡预定的时间,以清除掉氮化物表面的自然氧化层;然后,进行上述去除停止层中的氮化物的处理过程,该处理过程包括:使用热磷酸溶液充分浸泡,从而完全去除停止层。其中,当氢氟酸溶液的浓度一定时,对氮化物表面的自然氧化层的刻蚀速度一般也是固定的。因此,根据所使用的去除停止层的工艺即可确定该工艺中的去除停止层表面的自然氧化层的刻蚀速度v2。此外,由于上述去除停止层中的氮化物的处理过程中所使用的热磷酸溶液对浅沟槽110中氧化膜层112的刻蚀速度很小,因此可以不考虑上述去除停止层中的氮化物的处理过程对台阶高度的影响。
步骤3112,根据上述的d2、D2和v2,计算得到上述去除停止层表面的自然氧化层的处理过程的持续时间t2。
例如,在本发明的实施例中,当上述的d2、D2和v2的值确定后,可根据如下所述的公式计算t2:
t2=(d2-D2)/v2         (2)
在本发明的实施例中,所述t2的值为480~600秒,较佳的,所述t2的值为540秒。
步骤3113,执行去除停止层的工艺,并使得所述去除停止层的工艺中的去除停止层表面的自然氧化层的处理过程的持续时间为t2。
由上可知,由于在上述的方法中可根据不同的实际情况动态地调整所述去除停止层的工艺中的去除停止层表面的自然氧化层的处理过程的持续时间,从而使得在经过上述去除停止层的工艺之后,不同批次的晶圆的半导体上所形成的台阶高度在理想状态下将均趋近于D2;即使是考虑到其它因素的影响,不同批次的晶圆的半导体上所形成的台阶高度的值也将在D2附近浮动,而不至于与D2相差太大。
步骤312,进行有源区的阈值调整离子注入(Well and VT Implant)。
在本步骤中,将进行有源区的阈值调整离子注入,从而通过调节阱(Well)表面的杂质浓度来调整阈值(Vt)。其中,在本发明的实施例中,可使用本领域中常用的技术手段进行上述的有源区的阈值调整离子注入,具体的操作过程在此不再赘述。
步骤313,通过测量获得阈值调整离子注入后的第三台阶高度。
在本步骤中,可使用常用的测量方法(例如,OCD方法等)对阈值调整离子注入后的半导体器件上的台阶高度进行测量,获得阈值调整离子注入后的第三台阶高度d3。其中,所述第三台阶高度d3为阈值调整离子注入后的浅沟槽中的氧化膜层的上表面到垫氧化层的下表面之间的高度。
步骤314,根据所述第三台阶高度去除垫氧化层,形成浅沟槽隔离结构。
在本步骤中,将根据所测得的第三台阶高度d3调整去除垫氧化层的工艺的持续时间,以去除垫氧化层,并将去除垫氧化层后的台阶高度控制在预先确定的数值范围之内,从而尽可能地缩小不同批次的晶圆上的半导体器件上的台阶高度之间的差值。
具体来说,步骤314可包括如下所述的步骤:
步骤3141,预先设置第三标准值D3,并确定去除垫氧化层的工艺的刻蚀速度v3。
在本发明的实施例中,第三标准值D3即为去除垫氧化层后的台阶高度的期望值,因此可根据实际情况的需要预先设置上述第三标准值D3的值,但对于不同批次的晶圆,该D3的值可以是固定的,从而可使得不同批次的晶圆在经过去除垫氧化层的工艺后,具有相同的台阶高度。
另外,在本发明的实施例中,一般可使用通过湿法刻蚀工艺去除垫氧化层。例如,可使用氢氟酸溶液去除垫氧化层。例如,可先使用100∶1的氢氟酸溶液浸泡预定的时间,从而去除垫氧化层。其中,当氢氟酸溶液的浓度一定时,对浅沟槽110中残留的氧化膜层112的刻蚀速度一般也是固定的。由于垫氧化层的主要成分一般为二氧化硅,而浅沟槽110中残留的氧化膜层112的主要成分也为二氧化硅,所以,氢氟酸溶液对垫氧化层的刻蚀速度和对浅沟槽110中残留的氧化膜层112的刻蚀速度可以是相等的。因此,根据所使用的去除垫氧化层的工艺即可确定该工艺的刻蚀速度v3。
步骤3142,根据上述的d3、D3和v3,计算得到去除垫氧化层的工艺的持续时间t3。
例如,在本发明的实施例中,当上述的d3、D3和v3的值确定后,可根据如下所述的公式计算t3:
t3=(d3-D3)/v3        (3)
在本发明的实施例中,所述t3的值为290~370秒,较佳的,所述t3的值为330秒。
步骤3143,执行上述去除垫氧化层的工艺,并使得上述去除垫氧化层的工艺的持续时间为t3,从而完全去除垫氧化层。
由上可知,由于在上述的方法中可根据不同的实际情况动态地调整去除垫氧化层的工艺的持续时间,从而使得在经过上述去除垫氧化层的工艺之后,不同批次的晶圆的半导体上所形成的台阶高度在理想状态下将均趋近于D3;即使是考虑到其它因素的影响,不同批次的晶圆的半导体上所形成的台阶高度的值也将在D3附近浮动,而不至于与D3相差太大。
另外,由于在通过步骤308和步骤309去除浅沟槽中的部分氧化膜层时,所去除的氧化膜层的厚度比较大,因此台阶高度的可调范围较大。而在通过步骤310和步骤311去除停止层以及通过步骤313和步骤314去除垫氧化层时,所去除的浅沟槽中的氧化膜层的厚度较小,因此台阶高度的可调范围较小。所以,在本发明的实施例中,可以根据实际情况决定是否不执行步骤310和步骤311,而仍然通过执行前述的步骤209来去除停止层;或者是否省略步骤313和步骤314,而仍然通过执行前述的步骤211来去除垫氧化层;或者是否省略步骤310、311、313和314,而通过执行前述的步骤209来去除停止层,并通过执行前述的步骤211来去除垫氧化层。
综上可知,在本发明所提供的上述形成浅沟槽隔离结构的方法中,由于可实时地测量半导体器件上的台阶高度,并根据所测得的台阶高度进行后续的处理,从而可减小各批次半导体器件上的台阶高度的差异,提高所制造的各批次半导体器件在性能上的一致性
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种形成浅沟槽隔离结构的方法,其特征在于,该方法包括:
在半导体衬底上沉积垫氧化层、停止层和光刻胶掩膜,通过刻蚀停止层、垫氧化层和半导体衬底形成浅沟槽,并在去除光刻胶掩膜之后在浅沟槽的侧壁和底部形成衬氧化层;向所述浅沟槽中填充绝缘介质,形成位于浅沟槽中以及停止层上的氧化膜层;进行平坦化处理,去除停止层上的氧化膜层以及浅沟槽中的部分氧化膜层;
通过测量获得平坦化处理后的第一台阶高度d1;其中,所述第一台阶高度d1为平坦化处理后的浅沟槽中的氧化膜层的上表面到垫氧化层的下表面之间的高度;
根据所述第一台阶高度d1去除浅沟槽中的部分氧化膜层,以调整浅沟槽中的氧化膜层的厚度;
去除停止层;进行有源区的阈值调整离子注入;
去除垫氧化层,形成浅沟槽隔离结构。
2.根据权利要求1所述的方法,其特征在于,所述根据所述第一台阶高度d1去除浅沟槽中的部分氧化膜层,以调整浅沟槽中的氧化膜层的厚度包括:
预先设置第一标准值D1,并确定去除浅沟槽中的部分氧化膜层的工艺的刻蚀速度v1;
根据所述d1、D1和v1,计算得到去除浅沟槽中的部分氧化膜层的工艺的持续时间t1;
执行去除浅沟槽中的部分氧化膜层的工艺,并使得所述去除浅沟槽中的部分氧化膜层的工艺的持续时间为t1,从而去除浅沟槽中的部分氧化膜层。
3.根据权利要求2所述的方法,其特征在于:
所述t1的取值范围为200~400秒。
4.根据权利要求1所述的方法,其特征在于,所述去除停止层包括:
通过测量获得去除浅沟槽中的部分氧化膜层后的第二台阶高度d2;其中,所述第二台阶高度d2为去除浅沟槽中的部分氧化膜层后的浅沟槽中的氧化膜层的上表面到垫氧化层的下表面之间的高度;
根据所述第二台阶高度d2进行去除停止层的工艺。
5.根据权利要求4所述的方法,其特征在于,所述根据所述第二台阶高度d2进行去除停止层的工艺包括:
预先设置第二标准值D2,并确定所述去除停止层的工艺中去除停止层表面的自然氧化层的处理过程的刻蚀速度v2;
根据所述d2、D2和v2,计算得到所述去除停止层表面的自然氧化层的处理过程的持续时间t2;
执行去除停止层的工艺,并使得所述去除停止层的工艺中的去除停止层表面的自然氧化层的处理过程的持续时间为t2。
6.根据权利要求5所述的方法,其特征在于:
所述t2的取值范围为480~600秒。
7.根据权利要求1所述的方法,其特征在于,所述去除垫氧化层,形成浅沟槽隔离结构包括:
通过测量获得阈值调整离子注入后的第三台阶高度d3;其中,所述第三台阶高度d3为阈值调整离子注入后的浅沟槽中的氧化膜层的上表面到垫氧化层的下表面之间的高度;
根据所述第三台阶高度d3去除垫氧化层,形成浅沟槽隔离结构。
8.根据权利要求7所述的方法,其特征在于,所述根据所述第三台阶高度d3去除垫氧化层包括:
预先设置第三标准值D3,并确定去除垫氧化层的工艺的刻蚀速度v3;
根据所述d3、D3和v3,计算得到去除垫氧化层的工艺的持续时间t3;
执行去除垫氧化层的工艺,并使得所述去除垫氧化层的工艺的持续时间为t3,从而完全去除垫氧化层。
9.根据权利要求5所述的方法,其特征在于:
所述t3的取值范围为290~370秒。
CN2010101108015A 2010-02-12 2010-02-12 形成浅沟槽隔离结构的方法 Pending CN102157428A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101108015A CN102157428A (zh) 2010-02-12 2010-02-12 形成浅沟槽隔离结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101108015A CN102157428A (zh) 2010-02-12 2010-02-12 形成浅沟槽隔离结构的方法

Publications (1)

Publication Number Publication Date
CN102157428A true CN102157428A (zh) 2011-08-17

Family

ID=44438822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101108015A Pending CN102157428A (zh) 2010-02-12 2010-02-12 形成浅沟槽隔离结构的方法

Country Status (1)

Country Link
CN (1) CN102157428A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140186A (zh) * 2014-05-28 2015-12-09 无锡华润上华科技有限公司 一种制作半导体器件的方法
CN109755171A (zh) * 2017-11-06 2019-05-14 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法和浅沟槽隔离结构的形成方法
CN110690112A (zh) * 2018-07-05 2020-01-14 长鑫存储技术有限公司 利用反向间距加倍工艺形成表面平坦化结构及方法
CN111933573A (zh) * 2020-10-12 2020-11-13 晶芯成(北京)科技有限公司 一种半导体结构的制造方法与制造系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034130A1 (en) * 2000-03-17 2001-10-25 Yoshihiko Kusakabe Method of manufacturing trench type element isolation structure
US6403492B1 (en) * 2001-02-02 2002-06-11 Advanced Micro Devices, Inc. Method of manufacturing semiconductor devices with trench isolation
CN1787179A (zh) * 2004-12-08 2006-06-14 上海华虹Nec电子有限公司 一种提高cmp设备使用效率的方法
CN1949472A (zh) * 2005-10-14 2007-04-18 松下电器产业株式会社 半导体装置及其制造方法
US20080200032A1 (en) * 2007-02-20 2008-08-21 Hitachi Chemical Co., Ltd. Polishing method of semiconductor substrate
CN101329986A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN101330037A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法
CN101452874A (zh) * 2007-12-05 2009-06-10 中芯国际集成电路制造(上海)有限公司 浅沟隔离结构的化学机械研磨制程
CN101459112A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 浅沟槽隔离工艺方法及浅沟槽隔离结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034130A1 (en) * 2000-03-17 2001-10-25 Yoshihiko Kusakabe Method of manufacturing trench type element isolation structure
US6403492B1 (en) * 2001-02-02 2002-06-11 Advanced Micro Devices, Inc. Method of manufacturing semiconductor devices with trench isolation
CN1787179A (zh) * 2004-12-08 2006-06-14 上海华虹Nec电子有限公司 一种提高cmp设备使用效率的方法
CN1949472A (zh) * 2005-10-14 2007-04-18 松下电器产业株式会社 半导体装置及其制造方法
US20080200032A1 (en) * 2007-02-20 2008-08-21 Hitachi Chemical Co., Ltd. Polishing method of semiconductor substrate
CN101329986A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN101330037A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法
CN101452874A (zh) * 2007-12-05 2009-06-10 中芯国际集成电路制造(上海)有限公司 浅沟隔离结构的化学机械研磨制程
CN101459112A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 浅沟槽隔离工艺方法及浅沟槽隔离结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140186A (zh) * 2014-05-28 2015-12-09 无锡华润上华科技有限公司 一种制作半导体器件的方法
CN109755171A (zh) * 2017-11-06 2019-05-14 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法和浅沟槽隔离结构的形成方法
CN110690112A (zh) * 2018-07-05 2020-01-14 长鑫存储技术有限公司 利用反向间距加倍工艺形成表面平坦化结构及方法
CN111933573A (zh) * 2020-10-12 2020-11-13 晶芯成(北京)科技有限公司 一种半导体结构的制造方法与制造系统
CN111933573B (zh) * 2020-10-12 2021-02-19 晶芯成(北京)科技有限公司 一种半导体结构的制造方法与制造系统

Similar Documents

Publication Publication Date Title
KR100564989B1 (ko) 산질화물 얕은 트렌치 격리부 및 형성 방법
US9887095B2 (en) System and method for an etch process with silicon concentration control
US6495430B1 (en) Process for fabricating sharp corner-free shallow trench isolation structure
US10510790B2 (en) High-k dielectric liners in shallow trench isolations
CN102157428A (zh) 形成浅沟槽隔离结构的方法
CN103456673A (zh) 浅沟槽隔离的制造方法和cmos的制造方法
CN103531522A (zh) 浅沟槽隔离结构制备方法
JP3548512B2 (ja) 半導体装置の製造方法
CN116031200A (zh) 半导体器件的制造方法
US6740571B2 (en) Method of etching a dielectric material in the presence of polysilicon
CN101789389A (zh) 浅沟槽隔离结构的制造方法
KR101033359B1 (ko) 반도체 소자의 제조 방법
CN104637881A (zh) 浅沟槽隔离结构的形成方法
US6849551B2 (en) Method for forming isolation region in semiconductor device
KR100703836B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100561515B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100979711B1 (ko) 반도체장치의 트렌치 갭필 방법
KR100501641B1 (ko) 반도체 소자의 웰 형성방법
KR20010068644A (ko) 반도체장치의 소자격리방법
CN109360806A (zh) 一种形成浅沟槽隔离结构的方法
US8889523B2 (en) Semiconductor process
CN103208454B (zh) 实现浅沟道隔离的工艺方法
KR100967673B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100455726B1 (ko) 반도체 소자의 소자분리막 형성방법
CN107731685B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110817