CN101789389A - 浅沟槽隔离结构的制造方法 - Google Patents
浅沟槽隔离结构的制造方法 Download PDFInfo
- Publication number
- CN101789389A CN101789389A CN200910045822A CN200910045822A CN101789389A CN 101789389 A CN101789389 A CN 101789389A CN 200910045822 A CN200910045822 A CN 200910045822A CN 200910045822 A CN200910045822 A CN 200910045822A CN 101789389 A CN101789389 A CN 101789389A
- Authority
- CN
- China
- Prior art keywords
- eat
- barrier layer
- pad oxide
- shallow trench
- acid solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明中公开了一种浅沟槽隔离结构的制造方法,该方法包括:在需要进行离子注入的多晶硅层表面形成至少一层保护层;对具有保护层的多晶硅层进行离子注入;在完成离子注入后,去除上述保护层。通过使用上述的离子注入方法,可使得所注入的离子在多晶硅层中的分布比较均匀,避免穿通现象,从而可取得较好的掺杂效果,提高半导体元器件的性能。
Description
技术领域
本发明涉及半导体元器件的制造技术,尤其是指一种浅沟槽隔离结构的制造方法。
背景技术
随着半导体技术的飞速发展,半导体元器件的特征尺寸(CD)越来越小,半导体衬底的单位面积上有源器件的密度越来越高,各有源器件之间的距离也越来越小,从而使得各个器件之间的绝缘隔离保护也变得更加重要。在现有的半导体制造工艺进入深亚微米技术节点之后,0.13μm以下的元器件的有源区(AA,Active Area)之间的隔离槽已大多采用了浅沟槽隔离(STI,Shallow TrenchIso1ation)技术来制作。
图1为现有技术中形成浅沟槽隔离结构的示意图。如图1(a)所示,首先在半导体衬底100上依次分别形成垫氧化层(Pad Oxide)102、阻挡层104和光刻胶层106,其中,所述垫氧化层102的材料为二氧化硅(SiO2),所述阻挡层104的材料为氮化硅;然后通过曝光显影工艺,定义浅沟槽图形,并以光刻胶层106为掩膜,用干法刻蚀法刻蚀阻挡层104、垫氧化层102和半导体衬底100,从而形成浅沟槽110。接着,如图1(b)所示,通过灰化处理过程去除光刻胶层106,然后再用湿法刻蚀法去除残留的光刻胶层106,并通过湿法刻蚀法对阻挡层104和垫氧化层102进行回蚀(pull back),以增大浅沟槽110上方的宽度,从而便于后续的高密度等离子(HDP)或高深宽比工艺(HARP,HighAspect Ratio Process)的浅沟槽填充,同时也便于在浅沟槽110上方形成圆角。
其中,所述回蚀所采用的溶液为氢氟酸(HF)和磷酸(H3PO4),即使用磷酸刻蚀阻挡层104,而使用氢氟酸刻蚀垫氧化层102。然后,如图1(c)所示,用热氧化法在浅沟槽110的底部与侧壁形成衬氧化层(Liner Oxide)108,所述衬氧化层108的材料一般为二氧化硅;通过用高密度等离子体化学气相沉积法(HDPCVD)或HARP在阻挡层104上形成绝缘层112,且所述绝缘层112将所述浅沟槽110填充满,所述绝缘层112的材料为二氧化硅。最后,如图1(d)所示,对绝缘层112进行平坦化处理,例如,采用化学机械抛光工艺(CMP)清除阻挡层104上的绝缘层112;去除阻挡层104和垫氧化层102,最终形成由浅沟槽内的衬氧化层108及绝缘层112所构成的浅沟槽隔离结构。其中,去除阻挡层104和垫氧化层102的工艺一般采用湿法刻蚀。
在上述的现有技术中,由于在使用磷酸对阻挡层104和垫氧化层102进行回蚀时,磷酸溶液将对上述已形成的浅沟槽的内壁产生腐蚀作用,使得所述浅沟槽的内壁上出现凹凸不平的现象,从而对半导体元器件的漏电性能造成比较不利的影响。
发明内容
有鉴于此,本发明的主要目的在于提供一种浅沟槽隔离结构的制造方法,从而使得所形成的浅沟槽的内壁比较平整、均匀。
为达到上述目的,本发明中的技术方案是这样实现的:
一种浅沟槽隔离结构的制造方法,该方法包括:
在半导体衬底上依次形成垫氧化层和阻挡层,在半导体衬底内形成浅沟槽;
对垫氧化层进行回蚀;
在浅沟槽的侧壁上形成衬氧化层;
对阻挡层进行回蚀;
向浅沟槽内填充绝缘层,去除阻挡层和垫氧化层,形成浅沟槽隔离结构。
所述对垫氧化层进行回蚀包括:使用稀的氢氟酸溶液对所述垫氧化层进行回蚀。
所述稀的氢氟酸溶液的浓度为200~300∶1。
所述稀的氢氟酸溶液的浓度为300∶1。
在对垫氧化层进行回蚀时,所述回蚀的宽度为20~110埃。
在对垫氧化层进行回蚀时,所述回蚀的宽度为50埃。
所述对阻挡层进行回蚀包括:使用磷酸溶液对所述阻挡层进行回蚀。
所述磷酸溶液的浓度为85%。
在对阻挡层进行回蚀时,所述回蚀的宽度为40~60埃。
在对阻挡层进行回蚀时,所述回蚀的宽度为50埃。
综上可知,本发明中提供了一种浅沟槽隔离结构的制造方法。在所述浅沟槽隔离结构的制造方法中,由于在需要进行离子注入的多晶硅层表面形成至少一层保护层,从而使得所形成的浅沟槽的内壁比较平整、均匀。
附图说明
图1为现有技术中形成浅沟槽隔离结构的示意图。
图2为本发明中浅沟槽隔离结构的制造方法的流程示意图。
图3为本发明中形成浅沟槽隔离结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点表达得更加清楚明白,下面结合附图及具体实施例对本发明再作进一步详细的说明。
图2为本发明中浅沟槽隔离结构的制造方法的流程示意图。如图2所示,本发明中所提供的浅沟槽隔离结构的制造方法包括如下所述的步骤:
步骤201,在半导体衬底上依次形成垫氧化层和阻挡层,并在半导体衬底内形成浅沟槽。
图3为本发明中形成浅沟槽隔离结构的示意图。如图3(a)所示,在本步骤中,将首先在半导体衬底300上依次分别形成垫氧化层302、阻挡层304和光刻胶层306,其中,所述半导体衬底300可以是硅基底或绝缘体上硅,所述垫氧化层302的材料为SiO2,所述阻挡层104的材料为氮化硅;然后通过曝光显影工艺,定义浅沟槽图形,并以光刻胶层306为掩膜,用干法刻蚀法刻蚀阻挡层304、垫氧化层302和半导体衬底300,从而形成浅沟槽310。在形成浅沟槽310后,如图3(b)所示,可通过灰化处理过程去除光刻胶层106,然后再用湿法刻蚀法去除残留的光刻胶层106。
步骤202,对垫氧化层进行回蚀。
在本发明中,为了使后续浅沟槽310内的填充物质中不产生缝隙或孔洞等缺陷,需要对垫氧化层302和阻挡层304进行回蚀,以增大浅沟槽310上方的宽度。
如图3(b)所示,在本步骤中,可先对垫氧化层302进行回蚀,使得垫氧化层302每侧的宽度增大L,即回蚀的宽度为L。其中,所述的L为30~110A,较佳的,所述L为50A,进行上述回蚀所使用的为稀的氢氟酸溶液(DHF,Diluted HF)。在本实施例中,所述氢氟酸溶液的浓度为200~300∶1;较佳的,氢氟酸溶液的浓度为300∶1。
步骤203,在浅沟槽的侧壁上形成衬氧化层。
如图3(b)所示,在本步骤中,在进行上述回蚀之后,可通过热氧化法或其它的形成方法在浅沟槽310的底部和侧壁上形成衬氧化层308。所述衬氧化层308的厚度为5~20A,所述衬氧化层308的材料一般为二氧化硅;所述衬氧化层308的形成方法可使用本领域中常用的衬氧化层的形成方法,在此不再赘述。
步骤204,对阻挡层进行回蚀。
如图3(c)所示,在本步骤中,在形成上述衬氧化层308后,可对阻挡层304进行回蚀,使得阻挡层304每侧的宽度增大L2,其中,所述的L2为40~60A;较佳的,所述L2为50A。进行上述回蚀所使用的为磷酸溶液。
在本实施例中,所述磷酸溶液的浓度为85%。
步骤205,向浅沟槽内填充绝缘层,去除阻挡层和垫氧化层,形成浅沟槽隔离结构。
如图3(c)所示,在本步骤中,将通过用HDPCVD或HARP在阻挡层304上形成绝缘层312,且绝缘层312将所述浅沟槽310填充满,所述绝缘层312的材料为二氧化硅。
此外,在本步骤中,如图3(d)所示,还将对绝缘层312进行平坦化处理,例如,采用CMP工艺清除阻挡层304上的绝缘层312;去除阻挡层304和垫氧化层302,从而形成由浅沟槽内的衬氧化层308及绝缘层312构成的浅沟槽隔离结构。
综上可知,在本发明所提供的上述浅沟槽隔离结构的制造方法中,由于先使用氢氟酸溶液对垫氧化层进行回蚀,然后在形成衬氧化层后再使用磷酸溶液对阻挡层进行回蚀,因而使得在使用磷酸溶液进行回蚀时,由于衬氧化层的保护,使得磷酸不会对浅沟槽的内壁产生腐蚀作用,从而使得所形成的浅沟槽的内壁比较平整、均匀,避免了浅沟槽的内壁上出现凹凸不平的现象,从而保证半导体元器件的性能不受影响;另外,如果先对形成衬氧化层后再使用氢氟酸溶液对垫氧化层进行回蚀,则由于所述衬氧化层的材料一般为二氧化硅,因此在对垫氧化层进行进行回蚀时,氢氟酸溶液也会对所述衬氧化层产生腐蚀作用,从而对所有源区的侧壁的造成损失,减小有源区的特征尺寸。所以,通过上述的方法还可以减少有源区侧壁的损失,从而不对有源区的特征尺寸造成不利的影响。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种浅沟槽隔离结构的制造方法,其特征在于,该方法包括:
在半导体衬底上依次形成垫氧化层和阻挡层,在半导体衬底内形成浅沟槽;
对垫氧化层进行回蚀;
在浅沟槽的侧壁上形成衬氧化层;
对阻挡层进行回蚀;
向浅沟槽内填充绝缘层,去除阻挡层和垫氧化层,形成浅沟槽隔离结构。
2.根据权利要求1所述的方法,其特征在于,所述对垫氧化层进行回蚀包括:
使用稀的氢氟酸溶液对所述垫氧化层进行回蚀。
3.根据权利要求1所述的方法,其特征在于:
所述稀的氢氟酸溶液的浓度为200~300∶1。
4.根据权利要求1所述的方法,其特征在于:
所述稀的氢氟酸溶液的浓度为300∶1。
5.根据权利要求1所述的方法,其特征在于:
在对垫氧化层进行回蚀时,所述回蚀的宽度为20~110埃。
6.根据权利要求1所述的方法,其特征在于:
在对垫氧化层进行回蚀时,所述回蚀的宽度为50埃。
7.根据权利要求1所述的方法,其特征在于,所述对阻挡层进行回蚀包括:
使用磷酸溶液对所述阻挡层进行回蚀。
8.根据权利要求1所述的方法,其特征在于:
所述磷酸溶液的浓度为85%。
9.根据权利要求1所述的方法,其特征在于:
在对阻挡层进行回蚀时,所述回蚀的宽度为40~60埃。
10.根据权利要求1所述的方法,其特征在于:
在对阻挡层进行回蚀时,所述回蚀的宽度为50埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910045822A CN101789389A (zh) | 2009-01-23 | 2009-01-23 | 浅沟槽隔离结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910045822A CN101789389A (zh) | 2009-01-23 | 2009-01-23 | 浅沟槽隔离结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101789389A true CN101789389A (zh) | 2010-07-28 |
Family
ID=42532544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910045822A Pending CN101789389A (zh) | 2009-01-23 | 2009-01-23 | 浅沟槽隔离结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101789389A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103426723A (zh) * | 2012-05-25 | 2013-12-04 | 和舰科技(苏州)有限公司 | 一种改善空隙填充能力的方法 |
CN109411404A (zh) * | 2018-10-31 | 2019-03-01 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法和半导体器件 |
CN110875238A (zh) * | 2018-09-03 | 2020-03-10 | 长鑫存储技术有限公司 | 沟槽隔离结构及其制作方法 |
WO2021203945A1 (zh) * | 2020-04-09 | 2021-10-14 | 长鑫存储技术有限公司 | 沟槽隔离结构制备方法和半导体器件制备方法 |
-
2009
- 2009-01-23 CN CN200910045822A patent/CN101789389A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103426723A (zh) * | 2012-05-25 | 2013-12-04 | 和舰科技(苏州)有限公司 | 一种改善空隙填充能力的方法 |
CN110875238A (zh) * | 2018-09-03 | 2020-03-10 | 长鑫存储技术有限公司 | 沟槽隔离结构及其制作方法 |
CN109411404A (zh) * | 2018-10-31 | 2019-03-01 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法和半导体器件 |
WO2021203945A1 (zh) * | 2020-04-09 | 2021-10-14 | 长鑫存储技术有限公司 | 沟槽隔离结构制备方法和半导体器件制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7759214B2 (en) | Semiconductor including STI and method for manufacturing the same | |
CN101950730B (zh) | 浅沟槽隔离结构及于其内形成底部孔洞的方法 | |
KR101821413B1 (ko) | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 | |
CN101789389A (zh) | 浅沟槽隔离结构的制造方法 | |
CN100477154C (zh) | 浅沟槽隔离结构的制造方法 | |
JP2001332615A (ja) | 半導体素子の製造方法 | |
KR101809463B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
KR100580117B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성방법 | |
US20050159007A1 (en) | Manufacturing method of shallow trench isolation structure | |
US20130122684A1 (en) | Semiconductor process for removing oxide layer | |
CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
CN103515281B (zh) | 浅沟槽隔离结构的制造方法 | |
KR100561515B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR20010068644A (ko) | 반도체장치의 소자격리방법 | |
CN113113347A (zh) | 浅沟槽隔离结构及其制备方法 | |
KR20080084256A (ko) | 반도체 소자의 sti 형성공정 | |
US20240006230A1 (en) | Shallow trench isolation structure with nitride pullback by implantation treatment | |
KR100519648B1 (ko) | 반도체 소자의 제조 방법 | |
KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
KR101147376B1 (ko) | 반도체 소자의 제조방법 | |
KR20080016327A (ko) | 반도체 소자 및 그 제조 방법 | |
US20120299157A1 (en) | Semiconductor process and fabricated structure thereof | |
CN104637860A (zh) | 浅沟槽隔离结构及其制备方法 | |
KR20060072491A (ko) | 반도체 소자의 소자분리막 제조 방법 | |
TW201331992A (zh) | 對淺溝槽隔離區減少損害的半導體裝置製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100728 |