CN110875238A - 沟槽隔离结构及其制作方法 - Google Patents
沟槽隔离结构及其制作方法 Download PDFInfo
- Publication number
- CN110875238A CN110875238A CN201811020350.9A CN201811020350A CN110875238A CN 110875238 A CN110875238 A CN 110875238A CN 201811020350 A CN201811020350 A CN 201811020350A CN 110875238 A CN110875238 A CN 110875238A
- Authority
- CN
- China
- Prior art keywords
- insulating
- side wall
- layer
- nanometers
- oxide liner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000009413 insulation Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 42
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000007797 corrosion Effects 0.000 abstract description 10
- 238000005260 corrosion Methods 0.000 abstract description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 10
- 230000008569 process Effects 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种沟槽隔离结构及其制作方法，结构包括：衬底，衬底中具有沟槽；绝缘介质层，包括填充于沟槽的第一绝缘部以及凸出于衬底顶面的第二绝缘部，第二绝缘部包括上部的凸起部以及位于凸起部及第一绝缘部之间的凸起连接部；侧壁保护部，覆盖于述第二绝缘部的凸起部的侧壁；以及侧壁延伸部，覆盖于第二绝缘部的凸起连接部的侧壁；侧壁保护部与绝缘介质层具有不同材质。本发明通过设置支撑层使得沟槽隔离结构的绝缘介质具有凸出于衬底的凸起部，并通过对该凸起部的周侧形成侧壁延伸部及侧壁保护部，侧壁保护部与绝缘介质的材质不同而具有较高的刻蚀选择比，从而可以对绝缘介质进行保护，减小或者避免绝缘介质的侧腐蚀。
Description
技术领域
本发明属于集成电路设计制造领域，特别是涉及一种沟槽隔离结构及其制作方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的信息存储量以及更多的功能，半导体芯片向更高集成度方向发展，即半导体器件的特征尺寸(CD，Critical Dimension)越小，而半导体芯片的集成度越高。目前，半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。伴随着半导体工艺进入深亚微米时代，半导体器件的有源区隔离层已大多采用浅沟槽隔离工艺(Shallow Trench Isolation，STI)来制作。
图1显示为一种浅沟槽隔离结构(STI)的俯视结构示意图，图2显示为图1中A-A’处的截面结构示意图，可以看出，在回刻工艺或后续制造半导体器件的其它刻蚀工艺中，形成于衬底101中的浅沟槽隔离结构(STI)102的侧壁可能会发生侧腐蚀而形成一侧腐蚀槽103，该侧腐蚀槽103会导致边缘漏电等缺陷，降低半导体器件的可靠性。
基于以上所述，提供一种可以有效防止浅沟槽隔离结构(STI)产生侧腐蚀槽，从而提高器件可靠性的沟槽隔离结构及其制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽隔离结构及其制作方法，用于解决现有技术中沟槽隔离结构(STI)的侧壁易被腐蚀而导致边缘漏电等缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种沟槽隔离结构的制作方法，所述制作方法包括：1)提供一衬底，于所述衬底表面至少依次形成氧化物衬垫层和支撑介质层；2)图案化刻蚀所述支撑介质层及所述氧化物衬垫层，以于所述支撑介质层及所述氧化物衬垫层形成填充窗口，接续刻蚀所述衬底，以于所述衬底中形成沟槽；3)沉积绝缘介质层，所述绝缘介质层包括填充于所述沟槽的第一绝缘部以及填充于所述填充窗口的第二绝缘部；4)去除所述支撑介质层，使得所述第二绝缘部凸出于所述氧化物衬垫层以形成凸起部；5)沉积隔离介质层，所述隔离介质层包括覆盖所述氧化物衬垫层的第一表面部、覆盖所述凸起部的上表面的第二表面部以及覆盖所述凸起部侧壁的侧壁保护部，所述隔离介质层与所述氧化物衬垫层具有不同材质；以及6)去除所述隔离介质层的所述第一表面部、所述第二表面部及位于所述第一表面部下方的所述氧化物衬垫层，保留位于所述凸起部的侧壁的所述侧壁保护部，同时保留位于所述侧壁保护部下方的所述氧化物衬垫层以形成侧壁延伸部。
优选地，步骤5)沉积介质隔离层的方法包括原子层沉积。
进一步地，所述原子层沉积的气体源包括Si3Cl4及NH3。
优选地，步骤4)去除所述支撑介质层后，所述凸起部凸出于所述氧化物衬垫层的高度范围介于5纳米～25纳米。
优选地，步骤6)采用干法刻蚀去除所述隔离介质层的所述第一表面部、所述第二表面部及位于所述第一表面部下方的所述氧化物衬垫层。
优选地，刻蚀位于所述第一表面部下方的所述氧化物衬垫层包括：a)采用第一碳氟气体作为刻蚀气体对所述氧化物衬垫层进行刻蚀，使得所述氧化物衬垫层的刻蚀速率大于所述隔离介质层的刻蚀速率，将位于所述第一表面部下方的所述氧化物衬垫层刻蚀至一剩余厚度；b)采用第二碳氟气体作为刻蚀气体对所述氧化物衬垫层进行刻蚀，使得所述氧化物衬垫层的刻蚀速率大于所述衬底的刻蚀速率，将具有所述剩余厚度的所述氧化物衬垫层全部去除；其中，所述第二氟碳气体的碳含量大于所述第一氟碳气体的碳含量。
进一步地，所述第一碳氟气体包括CHF3，所述第二碳氟气体包括C4F6及C4F8中的一种。
优选地，所述剩余厚度介于所述氧化物衬垫层的初始厚度的5％～20％之间。
优选地，步骤6)保留于所述凸起部侧壁的所述侧壁保护部的高度范围介于5纳米～25纳米之间，宽度范围介于3纳米～20纳米之间，保留于所述凸起部的侧壁的所述侧壁延伸部的高度范围介于3纳米～12纳米之间，宽度范围介于5纳米～20纳米之间。
优选地，所述氧化物衬垫层与所述支撑介质层具有不同材质，所述氧化物衬垫层的材质包括氧化硅，所述支撑介质层的材质包括氮化硅，所述支撑介质层的起始厚度范围介于50纳米～120纳米之间。
优选地，步骤2)形成所述沟槽后，还包括对所述沟槽的侧壁及顶角进行热氧化，以形成绝缘侧壁及绝缘圆化顶角，以提高所述沟槽隔离结构的耐压能力。
优选地，步骤2)所述沟槽及所述填充窗口的总深度范围介于250纳米～600纳米之间。
优选地，所述氧化物衬垫层的材质包括氧化硅，所述隔离介质层的材质包括氮化硅。
本发明还提供一种沟槽隔离结构，包括：
衬底，所述衬底中具有沟槽；
绝缘介质层，包括填充于所述沟槽的第一绝缘部以及凸出于所述第一绝缘部顶面的第二绝缘部，所述第二绝缘部包括上部的凸起部以及位于所述凸起部及所述第一绝缘部之间的凸起连接部；
侧壁保护部，覆盖于述第二绝缘部的所述凸起部的侧壁；以及
侧壁延伸部，覆盖于所述第二绝缘部的所述凸起连接部的侧壁；
其中，所述侧壁保护部与所述绝缘介质层具有不同材质。
优选地，所述第二绝缘部的所述凸起部的高度范围介于5纳米～25纳米，所述第二绝缘部的所述连接部的高度范围介于5纳米～20纳米之间。
优选地，所述侧壁保护部的高度范围介于5纳米～25纳米之间，宽度范围介于3纳米～20纳米之间，所述侧壁延伸部的高度范围介于3纳米～12纳米之间，宽度范围介于5纳米～20纳米之间。
优选地，所述侧壁延伸部与所述绝缘介质层具有相同材质，所述侧壁延伸部的材质包括氧化硅。
优选地，所述沟槽的侧壁及顶角具有热氧化形成的绝缘侧壁及绝缘圆化顶角。
优选地，所述绝缘介质层的高度范围介于250纳米～600纳米之间。
优选地，所述绝缘介质层的材质包括氧化硅，所述隔离介质层的材质包括氮化硅。
如上所述，本发明的沟槽隔离结构及其制作方法，具有以下有益效果：
本发明通过设置支撑层使得沟槽隔离结构的绝缘介质具有凸出于衬底的凸起部，并通过对该凸起部的周侧形成侧壁延伸部及侧壁保护部，所述侧壁保护部与所述绝缘介质的材质不同而具有较高的刻蚀选择比，从而可以对所述绝缘介质进行保护，在后续多道制程中持续产生保护作用，减小或者避免绝缘介质的侧腐蚀。
附图说明
图1及图2显示为现有技术中的浅沟槽隔离结构的结构示意图，该浅沟槽隔离结构存在侧腐蚀槽，其中，图2显示为图1中A-A处的截面结构示意图。
图3～图13显示为本发明的沟槽隔离结构的制作方法各步骤所呈现的结构示意图，其中，图12显示为图13中B-B’处的截面结构示意图。
元件标号说明
101 半导体衬底
102 绝缘材料
103 侧腐蚀槽
201 衬底
202 氧化物衬垫层
203 支撑介质层
204 沟槽
205 填充窗口
206 绝缘介质层
207 侧壁延伸部
30 掩膜图形
301 硬掩膜层
302 抗反射层
303 光刻图形
40 隔离介质层
401 第一表面部
402 第二表面部
403 侧壁保护部
501 第一绝缘部
502 第二绝缘部
503 凸起部
504 凸起连接部
601 绝缘侧壁
602 绝缘圆化顶角
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图3～图13所示，本实施例提供一种沟槽204隔离结构的制作方法，所述制作方法包括：
如图3所示，首先进行步骤1)，提供一衬底201，所述衬底201表面形成有氧化物衬垫层202。
所述衬底201可以为硅衬底201、锗硅衬底201、碳化硅衬底201、锗衬底201等，可以为掺杂的或者是非掺杂的，例如，所述衬底201可以为P型掺杂的硅衬底201或N型掺杂的硅衬底201等。
所述氧化物衬垫层202可以用以减小所述衬底201与后续形成的支撑介质层203之间的应力，并保护所述衬底201表面，避免后续制作工艺对所述衬底201造成的影响，所述氧化物衬垫层202的材质可以为氧化硅，其厚度范围可以为5纳米～25纳米之间，可以采用如热氧化工艺或沉积工艺等形成。
如图4所示，然后进行步骤2)，于所述氧化物衬垫层202上形成支撑介质层203。
所述氧化物衬垫层202与所述支撑介质层203具有不同材质，可以采用如低压化学气相沉积法(LPCVD)、常压化学气相沉积法(APCVD)、等离子体增强化学气相沉积法(PECVD)、高密度等离子体化学气相沉积法(HDPCVD)等工艺形成，所述支撑介质层203的材质可以为氮化硅，所述支撑介质层203的起始厚度范围介于50纳米～120纳米之间。
如图5～图7a所示，接着进行步骤3)，于所述支撑介质层203上形成掩膜图形30，基于所述掩膜图形30刻蚀所述支撑介质层203及所述氧化物衬垫层202，以于所述支撑介质层203及所述氧化物衬垫层202形成填充窗口205，接续刻蚀所述衬底201，以于所述衬底201中形成沟槽204，同时去除所述掩膜图形30，保留所述支撑介质层203及所述氧化物衬垫层202。
具体地，步骤3)于所述支撑介质层203上形成掩膜图形30包括：
首先进行步骤3-1)，于所述支撑介质层203上形成硬掩膜层301。所述硬掩膜层301包含碳层，其厚度范围介于100纳米～200纳米之间。所述硬掩膜层301可以弥补光刻图形303与衬底201选择比不够的缺陷。
然后进行步骤3-2)，于所述硬掩膜层301上形成抗反射层302。所述抗反射层302包括氮氧化硅层，其厚度范围介于10纳米～40纳米。所述抗反射层302一方面作为所述光刻图形303的刻蚀停止层，另一方面可以防止光刻图形303在曝光过程中光反射对所诉光刻图形303的影响。
接着进行步骤3-3)，于所述抗反射层302上形成光刻图形303。所述光刻图形303的厚度范围介于100纳米～200纳米之间。
例如，形成所述光刻图形303的方法可以为先于所述抗反射层302上形成旋涂光刻胶层，然后采用曝光工艺形成所述光刻图形303。
又如，若所需的光刻图形303的图案尺寸小于曝光的特征尺寸，形成所述光刻图形303的工艺可以采用间距倍增工艺(Pitch Double)，以提高器件的集成度。
最后进行步骤3-4)，基于所述光刻图形303，通过干法刻蚀工艺将所述光刻图形303转移至所述抗反射层302及所述硬掩膜层301中，以形成所述掩膜图形30。
基于所述掩膜图形30，可以采用如等离子体干法刻蚀等工艺刻蚀所述支撑介质层203及所述氧化物衬垫层202，以于所述支撑介质层203及所述氧化物衬垫层202形成填充窗口205，接续刻蚀所述衬底201，以于所述衬底201中形成沟槽204，在刻蚀过程中，所述掩膜图形30被消耗去除，同时可能会消耗部分所述支撑介质层203，例如，所述支撑介质层203的起始厚度范围介于50纳米～120纳米之间，而在所述沟槽204刻蚀完成后，所述支撑介质层203的高度范围可以为介于5纳米～25纳米之间。
所述沟槽204的深度根据不同器件要求不一致，在本实施例中，所述沟槽204及所述填充窗口205的总深度范围介于250纳米～600纳米之间。
优选地，步骤3)形成的所述沟槽204包括第一方向延伸的第一方向沟槽204以及第二方向延伸的第二方向沟槽204，所述第一方向沟槽204与所述第二方向沟槽204交叉排布，以于所述衬底201中隔出多个有源区。
如图7b所示，步骤3)形成所述沟槽204后，还可以包括对所述沟槽204的侧壁及顶角进行热氧化，以形成绝缘侧壁601及绝缘圆化顶角602，可以提高所述沟槽204隔离结构的耐压能力。
如图8～图9所示，接着进行步骤4)，沉积绝缘介质层206，所述绝缘介质层206包括填充于所述沟槽204的第一绝缘部501以及填充于所述填充窗口205的第二绝缘部502。
所述绝缘介质可以采用如低压化学气相沉积法(LPCVD)、常压化学气相沉积法(APCVD)、等离子体增强化学气相沉积法(PECVD)、高密度等离子体化学气相沉积法(HDPCVD)等工艺形成，如图8所示。
然后，可以采用回刻工艺或研磨工艺，如化学机械抛光工艺等，将所述支撑介质层203上多余的绝缘介质去除，如图9所示。
所述绝缘介质层206包括填充于所述沟槽204的第一绝缘部501以及填充于所述填充窗口205的第二绝缘部502，所述第一绝缘部501作为主要绝缘物，所述第二绝缘部502可以进步一提高沟槽204隔离结构的绝缘性能，提高器件的耐压性能。
如图10所示，接着进行步骤5)，去除所述支撑介质层203，使得所述第二绝缘部502凸出于所述氧化物衬垫层202以形成凸起部503。
例如，可以通过热磷酸湿法刻蚀或者通过CH3F基干法刻蚀以去除所述支撑介质层203，使得所述第二绝缘部502凸出于所述氧化物衬垫层202以形成凸起部503。
步骤5)去除所述支撑介质层203后，所述第二绝缘部502凸出于所述氧化物衬垫层202的所述凸起部503的高度h范围介于5纳米～25纳米。
如图11所示，接着进行步骤6)，沉积隔离介质层40，所述隔离介质层40包括覆盖所述氧化物衬垫层202的第一表面部401、覆盖所述凸起部503的上表面的第二表面部402以及覆盖所述凸起部503侧壁的侧壁保护部403，所述隔离介质层40与所述绝缘介质层206具有不同材质。
例如，可以通过沉积设备以原子层沉积的方法沉积所述隔离介质层40，所述原子层沉积的气体源包括Si3Cl4及NH3，通过原子层沉积的所述隔离介质层40的厚度可以精确控制，所述隔离介质层40的控制精度可达0.6～2埃，使其可以适用更小尺寸的工艺且更小的侧壁沉积。减少对有源区面积的占用。所述隔离介质层40包括覆盖所述氧化物衬垫层202的第一表面部401、覆盖所述凸起部503的上表面的第二表面部402以及覆盖所述凸起部503侧壁的侧壁保护部403，所述隔离介质层40与所述绝缘介质层206具有不同材质。
例如，所述绝缘介质层206与所述隔离介质层40的刻蚀选择比不小于10:1，以保证所述隔离介质层40对所述绝缘介质层206的保护，避免所述绝缘介质层206的侧腐蚀。在本实施例中，所述绝缘介质层206的材质包括氧化硅，所述隔离介质层40的材质包括氮化硅。
如图12及图13所示，其中，图12显示为图13中B-B’处的截面结构示意图，最后进行步骤7)，去除所述隔离介质层40的所述第一表面部401、所述第二表面部402及位于所述第一表面部401下方的所述氧化物衬垫层202，保留位于所述凸起部503的侧壁的所述侧壁保护部403，同时保留位于所述侧壁保护部403下方的所述氧化物衬垫层202以形成侧壁延伸部207。
在本实施例中，采用干法刻蚀去除所述隔离介质层的所述第一表面部、所述第二表面部及位于所述第一表面部下方的所述氧化物衬垫层。
具体地，刻蚀位于所述第一表面部下方的所述氧化物衬垫层包括：
步骤a)，采用第一碳氟气体作为刻蚀气体对所述氧化物衬垫层进行刻蚀，使得所述氧化物衬垫层的刻蚀速率大于所述隔离介质层的刻蚀速率，将位于所述第一表面部下方的所述氧化物衬垫层刻蚀至一剩余厚度。例如，所述第一碳氟气体包括CHF3。优选地，所述剩余厚度介于所述氧化物衬垫层的初始厚度的5％～20％之间，以保证所述氧化物衬垫层的去除速率，同时比较完整的保留所述侧壁保护部403，保留所述剩余厚度的所述氧化物衬垫层，可以保证所述衬底不会受到此步骤中刻蚀造成的损伤，提高其性能。
步骤b)，采用第二碳氟气体作为刻蚀气体对所述氧化物衬垫层进行刻蚀，使得所述氧化物衬垫层的刻蚀速率大于所述衬底的刻蚀速率，将具有所述剩余厚度的所述氧化物衬垫层全部去除；其中，所述第二氟碳气体的碳含量大于所述第一氟碳气体的碳含量。例如，所述第二碳氟气体包括C4F6及C4F8中的一种。采用碳含量较大的第二氟碳气体进行刻蚀，可以降低所述刻蚀对所述衬底造成的损伤。
步骤7)保留于所述凸起部503的侧壁的所述侧壁保护部403的高度范围介于5纳米～25纳米之间，宽度范围介于3纳米～20纳米之间，保留于所述凸起部503的侧壁的所述侧壁延伸部207的高度范围介于3纳米～12纳米之间，宽度范围介于5纳米～20纳米之间。
所述沟槽204隔离结构包括第一方向延伸的第一方向沟槽204隔离结构以及第二方向延伸的第二方向沟槽204隔离结构，所述第一方向沟槽204隔离结构与所述第二方向沟槽204隔离结构交叉排布，以于所述衬底201中隔出多个有源区。
本发明通过设置支撑层使得沟槽204隔离结构的绝缘介质具有凸出于衬底201的凸起部503，并通过对该凸起部503的周侧形成侧壁延伸部207及侧壁保护部403，所述侧壁保护部403与所述绝缘介质的材质不同而具有较高的刻蚀选择比，从而可以对所述绝缘介质进行保护，减小或者避免绝缘介质的侧腐蚀。
如图12所示，本实施例提供一种沟槽204隔离结构，包括：衬底201、绝缘介质层206、侧壁保护部403及侧壁延伸部207。
所述衬底201可以为硅衬底201、锗硅衬底201、碳化硅衬底201、锗衬底201等，可以为掺杂的或者是非掺杂的，例如，所述衬底201可以为P型掺杂的硅衬底201或N型掺杂的硅衬底201等。
所述衬底201中具有沟槽204。所述沟槽204包括第一方向延伸的第一方向沟槽204以及第二方向延伸的第二方向沟槽204，所述第一方向沟槽204与所述第二方向沟槽204交叉排布，以于所述衬底201中隔出多个有源区，如图13所示，其中，图12显示为图13中B-B’处的截面结构示意图。
在另一实施例中，所述沟槽204的侧壁及顶角具有热氧化形成的绝缘侧壁601及绝缘圆化顶角602，以提高所述沟槽204隔离结构的耐压能力。
如图12所示，所述绝缘介质层206包括填充于所述沟槽204的第一绝缘部501以及凸出于所述衬底201顶面的第二绝缘部502，所述第二绝缘部502包括上部的凸起部503以及位于所述凸起部503及所述第一绝缘部501之间的凸起连接部504。所述第一绝缘部501作为主要绝缘物，所述第二绝缘部502可以进步一提高沟槽204隔离结构的绝缘性能，提高器件的耐压性能。
所述绝缘介质层206的高度范围介于250纳米～600纳米之间。
所述第二绝缘部502的所述凸起部503的高度范围介于5纳米～25纳米，所述第二绝缘部502的所述连接部的高度范围介于5纳米～20纳米之间。
如图12所示，所述侧壁保护部403覆盖于述第二绝缘部502的所述凸起部503的侧壁。
所述侧壁保护部403的高度范围介于5纳米～25纳米之间，宽度范围介于3纳米～20纳米之间。
如图12所示，所述侧壁延伸部207覆盖于所述第二绝缘部502的所述凸起连接部504的侧壁；其中，所述侧壁保护部403与所述绝缘介质层206具有不同材质。
所述侧壁延伸部207的高度范围介于3纳米～12纳米之间，宽度范围介于5纳米～20纳米之间。
所述侧壁延伸部207与所述绝缘介质层206具有相同材质，所述绝缘介质层206的材质包括氧化硅，所述侧壁延伸部207的材质包括氧化硅。所述侧壁延伸部207一方面可以减小所述衬底201与所述隔离介质层40之间的应力，另一方面可以作为所述绝缘介质层206的延伸，保护所述绝缘介质层206，防止其被侧腐蚀。
所述绝缘介质层206与所述隔离介质层40的刻蚀选择比不小于10:1。，以保证所述隔离介质层40对所述绝缘介质层206的保护，避免所述绝缘介质层206的侧腐蚀。在本实施例中，所述绝缘介质层206的材质包括氧化硅，所述隔离介质层40的材质包括氮化硅。
本发明通过设置支撑层使得沟槽204隔离结构的绝缘介质具有凸出于衬底201的凸起部503，并通过对该凸起部503的周侧形成侧壁延伸部207及侧壁保护部403，所述侧壁保护部403与所述绝缘介质的材质不同而具有较高的刻蚀选择比，从而可以对所述绝缘介质进行持续保护，减小或者避免绝缘介质的侧腐蚀。
保留位于所述凸起部503侧壁的所述侧壁保护部403还可以形成一有源区周边护环，同时保留位于所述侧壁保护部403下方的所述氧化物衬垫层的侧壁延伸部207则可以形成另一有源区周边护环，以再定义在所述衬底201的上表面由所述沟槽围成的多个有源区外露区域尺寸，并可以利用隔离介质层40的成膜厚度来控制有源区周边保护环的宽度。侧壁保护部403形成的有源区周边护环与侧壁延伸部207形成的有源区周边护环可以具有相等的覆盖面积。
如上所述，本发明的沟槽204隔离结构及其制作方法，具有以下有益效果：
本发明通过设置支撑层使得沟槽204隔离结构的绝缘介质具有凸出于衬底201的凸起部503，并通过对该凸起部503的周侧形成侧壁延伸部207及侧壁保护部403，所述侧壁保护部403与所述绝缘介质的材质不同而具有较高的刻蚀选择比，从而可以对所述绝缘介质进行保护，在后续多道制程中持续产生保护作用，减小或者避免绝缘介质的侧腐蚀。
本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (20)
1.一种沟槽隔离结构的制作方法，其特征在于，包括：
提供一衬底，于所述衬底表面至少依次形成氧化物衬垫层和支撑介质层；
图案化刻蚀所述支撑介质层及所述氧化物衬垫层，以于所述支撑介质层及所述氧化物衬垫层形成填充窗口，接续刻蚀所述衬底，以于所述衬底中形成沟槽；
沉积绝缘介质层，所述绝缘介质层包括填充于所述沟槽的第一绝缘部以及填充于所述填充窗口的第二绝缘部；
去除所述支撑介质层，使得所述第二绝缘部凸出于所述氧化物衬垫层以形成凸起部；
沉积隔离介质层，所述隔离介质层包括覆盖所述氧化物衬垫层的第一表面部、覆盖所述凸起部的上表面的第二表面部以及覆盖所述凸起部的侧壁的侧壁保护部，所述隔离介质层与所述氧化物衬垫层具有不同材质；以及
去除所述隔离介质层的所述第一表面部、所述第二表面部及位于所述第一表面部下方的所述氧化物衬垫层，保留位于所述凸起部侧壁的所述侧壁保护部，同时保留位于所述侧壁保护部下方的所述氧化物衬垫层以形成侧壁延伸部。
2.根据权利要求1所述的沟槽隔离结构的制作方法，其特征在于：沉积介质隔离层的方法包括原子层沉积。
3.根据权利要求2所述的沟槽隔离结构的制作方法，其特征在于：所述原子层沉积的气体源包括Si3Cl4及NH3。
4.根据权利要求1所述的沟槽隔离结构的制作方法，其特征在于：去除所述支撑介质层后，所述凸起部凸出于所述氧化物衬垫层的高度范围介于5纳米～25纳米。
5.根据权利要求1所述的沟槽隔离结构的制作方法，其特征在于：采用干法刻蚀去除所述隔离介质层的所述第一表面部、所述第二表面部及位于所述第一表面部下方的所述氧化物衬垫层。
6.根据权利要求5所述的沟槽隔离结构的制作方法，其特征在于：刻蚀位于所述第一表面部下方的所述氧化物衬垫层包括：
采用第一碳氟气体作为刻蚀气体对所述氧化物衬垫层进行刻蚀，使得所述氧化物衬垫层的刻蚀速率大于所述隔离介质层的刻蚀速率，将位于所述第一表面部下方的所述氧化物衬垫层刻蚀至一剩余厚度；
采用第二碳氟气体作为刻蚀气体对所述氧化物衬垫层进行刻蚀，使得所述氧化物衬垫层的刻蚀速率大于所述衬底的刻蚀速率，将具有所述剩余厚度的所述氧化物衬垫层全部去除；
其中，所述第二氟碳气体的碳含量大于所述第一氟碳气体的碳含量。
7.根据权利要求6所述的沟槽隔离结构的制作方法，其特征在于：所述第一碳氟气体包括CHF3，所述第二碳氟气体包括C4F6及C4F8中的一种。
8.根据权利要求6所述的沟槽隔离结构的制作方法，其特征在于：所述剩余厚度介于所述氧化物衬垫层的初始厚度的5％～20％之间。
9.根据权利要求1所述的沟槽隔离结构的制作方法，其特征在于：保留于所述凸起部侧壁的所述侧壁保护部的高度范围介于5纳米～25纳米之间，宽度范围介于3纳米～20纳米之间，保留于所述凸起部的侧壁的所述侧壁延伸部的高度范围介于3纳米～12纳米之间，宽度范围介于5纳米～20纳米之间。
10.根据权利要求1所述的沟槽隔离结构的制作方法，其特征在于：所述氧化物衬垫层与所述支撑介质层具有不同材质，所述支撑介质层的起始厚度范围介于50纳米～120纳米之间。
11.根据权利要求1所述的沟槽隔离结构的制作方法，其特征在于：形成所述沟槽后，还包括对所述沟槽的侧壁及顶角进行热氧化，以形成绝缘侧壁及绝缘圆化顶角。
12.根据权利要求1所述的沟槽隔离结构的制作方法，其特征在于：所述沟槽及所述填充窗口的总深度范围介于250纳米～600纳米之间。
13.根据权利要求1～12任意一项所述的沟槽隔离结构的制作方法，其特征在于：所述氧化物衬垫层的材质包括氧化硅，所述隔离介质层的材质包括氮化硅。
14.一种沟槽隔离结构，其特征在于，包括：
衬底，所述衬底中具有沟槽；
绝缘介质层，包括填充于所述沟槽的第一绝缘部以及凸出于所述第一绝缘部顶面的第二绝缘部，所述第二绝缘部包括上部的凸起部以及位于所述凸起部及所述第一绝缘部之间的凸起连接部；
侧壁保护部，覆盖于述第二绝缘部的所述凸起部的侧壁；以及
侧壁延伸部，覆盖于所述第二绝缘部的所述凸起连接部的侧壁；
其中，所述侧壁保护部与所述绝缘介质层具有不同材质。
15.根据权利要求14所述的沟槽隔离结构，其特征在于：所述第二绝缘部的所述凸起部的高度范围介于5纳米～25纳米，所述第二绝缘部的所述连接部的高度范围介于5纳米～20纳米之间。
16.根据权利要求14所述的沟槽隔离结构，其特征在于：所述侧壁保护部的高度范围介于5纳米～25纳米之间，宽度范围介于3纳米～20纳米之间，所述侧壁延伸部的高度范围介于3纳米～12纳米之间，宽度范围介于5纳米～20纳米之间。
17.根据权利要求14所述的沟槽隔离结构，其特征在于：所述侧壁延伸部与所述绝缘介质层具有相同材质，所述侧壁延伸部的材质包括氧化硅。
18.根据权利要求14所述的沟槽隔离结构，其特征在于：所述沟槽的侧壁及顶角具有热氧化形成的绝缘侧壁及绝缘圆化顶角。
19.根据权利要求14所述的沟槽隔离结构，其特征在于：所述绝缘介质层的高度范围介于250纳米～600纳米之间。
20.根据权利要求14所述的沟槽隔离结构，其特征在于：所述绝缘介质层的材质包括氧化硅，所述隔离介质层的材质包括氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811020350.9A CN110875238A (zh) | 2018-09-03 | 2018-09-03 | 沟槽隔离结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811020350.9A CN110875238A (zh) | 2018-09-03 | 2018-09-03 | 沟槽隔离结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110875238A true CN110875238A (zh) | 2020-03-10 |
Family
ID=69716657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811020350.9A Pending CN110875238A (zh) | 2018-09-03 | 2018-09-03 | 沟槽隔离结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110875238A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801082A (en) * | 1997-08-18 | 1998-09-01 | Vanguard International Semiconductor Corporation | Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits |
| US6001706A (en) * | 1997-12-08 | 1999-12-14 | Chartered Semiconductor Manufacturing, Ltd. | Method for making improved shallow trench isolation for semiconductor integrated circuits |
| US6248641B1 (en) * | 1999-02-05 | 2001-06-19 | United Microelectronics Corp. | Method of fabricating shallow trench isolation |
| US6251749B1 (en) * | 1998-09-15 | 2001-06-26 | Texas Instruments Incorporated | Shallow trench isolation formation with sidewall spacer |
| CN1347147A (zh) * | 2000-10-09 | 2002-05-01 | 世界先进积体电路股份有限公司 | 浅沟槽隔离的制造方法 |
| US20050189608A1 (en) * | 2004-02-26 | 2005-09-01 | Erh-Kun Lai | [shallow trench isolation and method of forming the same] |
| CN101635271A (zh) * | 2009-06-09 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN101740459A (zh) * | 2008-11-14 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其制造方法 |
| CN101789389A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102148182A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构形成方法 |
| CN104867860A (zh) * | 2014-02-20 | 2015-08-26 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN209045526U (zh) * | 2018-09-03 | 2019-06-28 | 长鑫存储技术有限公司 | 沟槽隔离结构 |
-
2018
- 2018-09-03 CN CN201811020350.9A patent/CN110875238A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801082A (en) * | 1997-08-18 | 1998-09-01 | Vanguard International Semiconductor Corporation | Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits |
| US6001706A (en) * | 1997-12-08 | 1999-12-14 | Chartered Semiconductor Manufacturing, Ltd. | Method for making improved shallow trench isolation for semiconductor integrated circuits |
| US6251749B1 (en) * | 1998-09-15 | 2001-06-26 | Texas Instruments Incorporated | Shallow trench isolation formation with sidewall spacer |
| US6248641B1 (en) * | 1999-02-05 | 2001-06-19 | United Microelectronics Corp. | Method of fabricating shallow trench isolation |
| CN1347147A (zh) * | 2000-10-09 | 2002-05-01 | 世界先进积体电路股份有限公司 | 浅沟槽隔离的制造方法 |
| US20050189608A1 (en) * | 2004-02-26 | 2005-09-01 | Erh-Kun Lai | [shallow trench isolation and method of forming the same] |
| CN101740459A (zh) * | 2008-11-14 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其制造方法 |
| CN101789389A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN101635271A (zh) * | 2009-06-09 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN102148182A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构形成方法 |
| CN104867860A (zh) * | 2014-02-20 | 2015-08-26 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN209045526U (zh) * | 2018-09-03 | 2019-06-28 | 长鑫存储技术有限公司 | 沟槽隔离结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| US10381358B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN105161412A (zh) | 一种晶圆边缘产品良率的改善方法 | |
| US8216938B2 (en) | Method for forming semiconductor device | |
| CN111223811A (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN110391133B (zh) | 图案化方法 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| US8247305B2 (en) | Method and resulting structure for deep trench polysilicon hard mask removal | |
| US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN110875238A (zh) | 沟槽隔离结构及其制作方法 | |
| CN110931421A (zh) | 浅沟槽隔离结构及制作方法 | |
| CN111384151B (zh) | 半导体基底及其制备方法 | |
| TWI714423B (zh) | 半導體結構及其製造方法 | |
| KR100868925B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN111933567B (zh) | 一种浅沟槽隔离结构的制造方法 | |
| US11569121B2 (en) | Methods for forming semiconductor devices | |
| CN113594085B (zh) | 半导体结构的制作方法 | |
| KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
| JP2016048773A (ja) | 半導体装置およびその製造方法 | |
| KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 | |
| CN114171517A (zh) | 半导体结构及其形成方法 | |
| CN114171521A (zh) | 半导体结构、三维存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |