CN1347147A - 浅沟槽隔离的制造方法 - Google Patents

Abstract

一种浅沟槽隔离结构的制造方法。在一基底中形成一沟槽结构,并在沟槽中形成一绝缘插塞,使绝缘插塞具一部分突出于基底表面之上,再于突出部分的侧壁形成一硅材料间隙壁。然后,再将硅材料间隙壁氧化成氧化硅间隙壁,以形成一浅沟槽隔离结构。

Description

浅沟槽隔离的制造方法

本发明涉及一种集成电路的制造方法，且特别是涉及一种浅沟槽隔离的制造方法。

在集成电路蓬勃发展的今日，元件缩小化与集成化是必然的趋势，也是各界积极发展的重要课题。当元件尺寸逐渐缩小，集成度(Integration)逐渐提高，元件间的隔离结构也必须缩小，因此元件隔离技术困难度也逐渐增高。元件隔离有利用区域氧化法(Local Oxidation，LOCOS)来形成的场氧化层(Field Oxide)，由于场氧化层受限于其外型的鸟嘴(Bird′s Beak)特性，要缩小其尺寸实有困难。有鉴于此，已有其他元件隔离方法持续被发展出来，其中以浅沟槽隔离(Shallow Trench Isolation，STI)最被广泛应用，尤其应用于次半微米(Sub-half Micron)的集成电路制作工艺中。

浅沟槽隔离的制造，一般使用氮化硅作为硬掩模，以各向异性(anisotropy)蚀刻法在半导体基底上定义陡峭的沟槽。之后再将沟槽填满氧化物形成氧化物插塞，以作为元件浅沟槽隔离结构。然而，利用传统的制造方法，不可避免地，在氧化硅插塞边缘形成凹陷部分，而产生所谓的角落效应(Corner Effect)。在后续的制造过程中，例如利用离子注入法形成源极与漏极时，此一边缘角落将会累积电荷，引起晶体管通道中不正常的次临限电流(Subthreshold Current)，而导致颈结效应(Kink Effect)，使得晶体管无法正常运作。有关角落效应可进一步参考由Geissler，Poth，Lasky，Johnson及Voldman等人在1911 IEEE IEDM Technical Digest所提出的论文“A NewThree-Dimensional MOSFET Gate-Inuced Drain Leakage Effect in Narrow DeepSubmicron Device”。

为解决角落效应的问题，Fazan及Pierre C.等人在美国专利US5,799,383中揭露出一种浅沟槽隔离的制造技术，其利用在浅沟槽隔离结构的氧化物插塞形成之后，再于基底上形成另一层氧化物层，然后回蚀氧化物层形成一氧化物插塞的间隙壁。接着，利用湿式蚀刻去除原本形成在基底上，用以保护基底的一垫氧化物层。然而，在上述制造之中，由于氧化物插塞的间隙壁，是利用干式等离子蚀刻氧化物层所形成，而间隙壁的材质与垫氧化物层的材质皆为氧化物，已知等离子蚀刻对于同一种材质的蚀刻选择性极差，所以，无法有效地控制蚀刻的程度，而导致在蚀刻氧化物层的同时，同时将衬垫氧化层同蚀刻去除，而裸露出基底表面，使得基底不但在此等离子蚀刻过程中，直接曝露于等离子中，而不可避免地受到等离子的撞击而使至少其表面部分的结构受到影响，此外，因为衬垫氧化层在后续制作工艺中，例如在进行有关通道效应的离子注入步骤中，具有保护基底的作用，若是此一衬垫氧化层在蚀刻氧化物插塞间隙壁时被蚀去，将无法在后续制作工艺中保护基底，而使其遭受破坏或改变其特性。因此，此一技术虽然可以改善角落效应，却可能因为无法适当地控制间隙壁的蚀刻程度，而造成基底的损毁或特性变化。

因此本发明的主要目的就是在提供一种浅沟槽隔离结构的制造方法，不但解决现有角落效应所衍生的缺点，且不会破坏基底结构或者改变基底特性。

为了实现上述目的，本发明提出一种浅沟槽隔离结构的制造方法。此方法包括在基底上形成一衬垫氧化层，然后再于衬垫氧化层上形成一硬掩模层，用以在基底中限定出一穿越硬罩层及衬垫氧化层的一沟槽。将沟槽以绝缘材料填满形成一绝缘插塞，去除硬掩模层，因此，部分绝缘插塞突出于基底的表面之上，再形成一薄硅材料层覆盖住绝缘插塞及基底，回蚀薄硅材料层，以在绝缘插塞突出部分的侧壁形成一硅材料间隙壁，利用热氧化法，使得硅材料间隙壁氧化形成一氧化硅间隙壁，以形成一浅沟槽隔离结构。

依照上述的方法，利用等离子蚀刻对于不同材质的不同的蚀刻速率，亦即对于硅及氧化硅的高蚀刻比，使得在回蚀形成绝缘插塞侧壁上的硅材料间隙壁时，衬垫氧化层可用作一蚀刻终止层，而不致被去除。接着，利用将薄硅材料间隙壁氧化，可形成一具有氧化硅间隙壁的浅沟槽隔离，可避免在边缘表面部分形成凹陷，并且不会破坏基底或改变其特性。

为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：

图1A至图1J是依照本发明的一种浅沟槽隔离区的制造流程剖面图。

附图的标记说明：

100：基底

102/102a：衬垫氧化层

104：硬掩模层

106：沟槽

108：衬氧化层

110：绝缘层

110a：绝缘插塞

112：硅材料层

112a：硅材料间隙壁

112b：氧化硅间隙壁

114：栅氧化层

116：栅极材料层

图1A至图1J是绘示出依照本发明的一种浅沟槽隔离的制造流程剖面图。

请参照图1A，在硅基底100上形成衬垫氧化层102，用于保护基底100的表面，此一衬垫氧化层102将于后续制作工艺中，欲形成栅氧化层之前移去。通常，形成衬垫氧化层102的方法可采用化学气相沉积法，较适当的厚度大约为100至150左右。沉积一硬掩模层104，例如，一厚约1000至3000的氮化物层，覆盖住衬垫氧化层102。经光刻制作工艺限定此掩模层102，以曝露出部分的衬垫氧化层102，再依序蚀刻曝露的衬垫氧化层102以及硅基底100，形成沟槽106，此沟槽的深度范围大约介于0.2μm至0.8μm，最好是大约为0.4μm左右。当然，此沟槽106的实际深度还必需考虑所欲形成的应用元件的尺寸大小。

请参照图1B，使用热氧化法，在沟槽106中，沿着曝露的硅基底表面形成一衬氧化层108，其厚度大约为150至200。

参照图1C，在硬掩模层104之上形成一厚约9000至11000的绝缘层110，此绝缘层110并回填沟槽106，常见的绝缘层材料为氧化物，其可利用常压化学气相沉积法(Atmospheric Pressure Chemical Vapor Deposition，APCVD)形成。经过密实化(Densification)的步骤，在温度约1000℃下约10～30分钟，得以形成一结构较为细密的绝缘层110。需注意的是，绝缘层110的实际厚度，仍需配合沟槽106的实际深度及其他沉积层的实际厚度而决定。

请参照图1D，在密实化之后，以硬掩模层104为终止层，使用化学机械研磨法(Chemical Mechanical Polishing，CMP)或回蚀法，去除硬掩模层104上的绝缘层110，而留下沟槽区中的绝缘插塞110a。

请参照图1E，接着再移去硬掩模层104，以曝露出衬垫氧化层102，以及比衬垫氧化层102表面略高的绝缘插塞110a。而移去硬掩模层104的方法包括使用热磷酸溶液。

请参照图1F，沿着绝缘插塞110a及衬垫氧化层102的表面上，形成一硅材料层112，例如是一单晶硅，多晶硅，或非晶硅层，其厚度大约介于100至1000左右。

请参考图1G，利用干式蚀刻回蚀硅材料层112，以去除部分硅材料层，在高于基底100表面的绝缘插塞110a的侧壁上，形成硅材料间隙壁110a。干式蚀刻的方法包括很多，例如电子回旋器共振等离子蚀刻(ElectronCyclotron Resonance，ECR)，活性离子式等离子蚀刻(Reactive Ion Etching，RIE)，磁场加强式活性离子式等离子蚀刻等方法均可采用。而其所利用的等离子反应气则包括卤族元素，或者是卤族元素及含氧化合物的混合物，例如是氯、溴、六氟化硫、氧、氯、溴化氢等气体或这些气体的混合物，一般而言，其对于硅及氧化硅的蚀刻选择比至少大于20。因此，在回蚀过程中，由于干式蚀刻对于不同的材料有明显不同的蚀刻速率，所以，当蚀刻进行至曝露出衬垫氧化层102时，其速率明显减缓而停止。如以上所述，在现有所揭露的方法中，在利用等离子蚀刻形成氧化物插塞的间隙壁的同时，衬垫氧化层亦被等离子蚀刻去除，使基底直接曝露于等离子环境而遭受撞击，并且在后续如离子注入的制作工艺中，无法保护基底，应用本发明所提供的方法，这些缺点不复存在。

请参照图1H，利用热氧化法，将图1G中的硅材料间隙壁112a氧化形成一氧化硅间隙壁112b，因此，在现有技术中所产生的角落效应，因为氧化硅间隙壁112b的形成而被改善。通常，经过热氧化反应，氧化硅间隙壁112b的厚度大约为未反应前硅材料间隙壁112a(图1G)的厚度的两倍左右。亦即，硅材料间隙壁112a(图1G)的厚度约为氧化硅间隙壁112b的0.4至0.6倍之间。

请参考图1I，利用湿式蚀刻或等离子蚀刻法，将衬垫氧化层102去除。由于氧化硅间隙壁112b的材料与垫氧化硅层102的材料相同，所以在蚀刻衬垫氧化层102的同时，部分的氧化硅间隙壁112b也被去除。结果如图所示，形成一浅沟槽隔离，包括剩余较薄的氧化硅间隙壁112c及在其下方的部分衬垫氧化层102a。

接着，请参考图1J，在基底100上形成一栅氧化层114，然后再形成一栅极材料层116，以在后续制作工艺中形成一栅极。

虽然本发明已结合一优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作各种的更动与润饰，因此本发明的保护范围应当由后附的权利要求所界定。

Claims (21)

1.一种浅沟槽隔离结构的制造方法，该方法包括：

提供一基底；

于该基底上形成一衬垫氧化层；

于该基底上形成一硬掩模层；

去除部分该硬掩模层、该衬垫氧化层及该基底，以在该基底中形成一沟槽；

形成一衬氧化层，其沿着该沟槽的表面成长；

于该硬掩模层上形成一绝缘层，并回填该沟槽；

回蚀该绝缘层，并以该硬掩模层为蚀刻终止层；

去除该硬掩模层，以形成一绝缘插塞，其具有一突出部分，高于该基底的表面；

于该基底及该绝缘插塞的表面上形成一硅材料层；

回蚀该硅材料层，以在该绝缘插塞的侧壁上形成一硅材料间隙壁；以及

利用热氧化法，将该硅材料间隙壁氧化成氧化硅间隙壁。

2.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该衬垫氧化层的厚度介于100至150之间。

3.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该衬垫氧化层是一氮化硅层。

4.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该硬掩模层的厚度为1000至3000左右。

5.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该沟槽的深度介于0.2μm至0.8μm之间。

6.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该沟槽的深度为0.4μm。

7.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该衬氧化层的厚度为150至200。

8.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该绝缘层是一氧化层。

9.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该绝缘层的厚度介于9000至11000之间。

10.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该硅材料层是一单晶硅层。

11.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该硅材料层是一多晶硅层。

12.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该硅材料层是一非晶硅层。

13.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该硅材料层的厚度为100至1000。

14.如权利要求1所述的浅沟槽隔离结构的制造方法，在形成该绝缘层之后，还包括一将该绝缘层实密化的步骤。

15.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该硅材料层的回蚀方法，是利用磁场增强式活性离子式等离子蚀刻技术，电子回旋共振等离子蚀刻技术或传统的活性离子式等离子蚀刻技术。

16.如权利要求1所述的浅沟槽隔离结构的制造方法，其中，在氧化硅间隙壁形成之后，还包括下列步骤：

去除该衬垫氧化层；

形成一栅氧化层于该基底上；以及

形成一栅极材料层于该栅氧化层上。

17.如权利要求1所述的浅沟槽隔离结构的制造方法，其中该氧化硅间隙壁的厚度大致上为该硅材料间隙壁的两倍。

18.一种浅沟槽隔离结构的制造方法，该方法包括：

提供一基底，该基底上包括有一衬垫氧化层；

于该衬垫氧化层上形成一硬掩模层；

形成一沟槽，穿越该硬掩模层及该衬垫氧化层以曝露出部分基底；

在该沟槽中形成一绝缘插塞；

去除该硬掩模层，使得该绝缘插塞的一部分突出于该基底的表面；

在该绝缘插塞的侧壁形成一硅材料间隙壁；以及

氧化该硅材料间隙壁。

19.如权利要求18所述的隔离结构的制造方法，其中在形成该绝缘插塞之前，先在该基底表面形成一衬氧化层。

20.如权利要求18所述的隔离结构的制造方法，其中该硅材料间隙壁的厚度介于100至1000之间。

21.如权利要求18所述的浅沟槽隔离结构的制造方法，其中，在氧化该硅材料间隙壁形成之后，还包括下列步骤：

去除该衬垫氧化层；

于该基底上形成一栅氧化层；以及

于该栅氧化层上形成一栅极材料层。

Images