CN102569161B - 半导体器件制造方法 - Google Patents

Abstract

本发明实施例公开了一种半导体器件制造方法，该方法包括：在基底内形成浅沟槽；在所述浅沟槽内形成介质层并对所述介质层进行化学机械研磨；通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理。本发明所提供的半导体器件制造方法，在对浅沟槽内的介质层进行化学机械研磨之后，通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理，从而可将浅沟槽角部的外延层氧化，使得所述浅沟槽角部圆滑化。通过控制高温热氧化工艺中的工艺参数可控制浅沟槽角部圆滑化的程度，进而可避免因较尖的浅沟槽角部而对器件击穿电压和阈值电压造成影响。

Description

半导体器件制造方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种半导体器件制造方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸越来越趋于小型化，这就对器件有源区之间的隔离工艺提出了更高的要求。传统工艺中主要采用硅局部氧化(Local Oxidation of Silicon，LOCOS)对有源区器件进行隔离，LOCOS工艺具有成本低、工艺简单的优点，但同时会产生“鸟嘴”效应，“鸟嘴”的长度会侵占器件沟道区的长度，从而不利于器件尺寸的减小；且不能很好地平坦化基底表面。

对于0.18μm及0.18μm以下的工艺来说，采用LOCOS工艺进行隔离已不能满足要求，取而代之的是浅槽隔离(Shallow Trench Isolation，STI)工艺。STI工艺一般包括三个步骤：

1、槽刻蚀：首先在基底表面依次形成垫氧化层、硬掩膜层，接着利用具有沟槽图案的掩膜版通过曝光、显影、刻蚀等步骤在所述基底内形成浅沟槽。

2、介质层填充：首先在浅沟槽内部通过氧化工艺生长衬垫氧化层，接着采用高密度等离子体化学气相沉积(High Density Plasma Chemical VaporDeposition，HDPCVD)方法在基底上形成介质层，该介质层覆盖所述沟槽及硬掩膜层。

3、介质层平坦化：对所述介质层进行化学机械研磨(Chemical MechanicalPolishing，CMP)，以所述硬掩膜层作为研磨终点层。

STI工艺由于可以消除LOCOS工艺所造成的“鸟嘴”效应，实现器件尺寸的进一步缩小，利于平坦化基底表面，因此，越来越多地被应用于器件的隔离工艺中。

STI工艺在具有上述优点的同时，也存在一些缺陷。这是由于：采用STI工艺形成浅沟槽后，在浅沟槽与基底表面的拐角处(称为角部或浅沟槽角部)一般呈现比较尖的形状。参考图1，图1中示出了基底1，位于基底1上的垫氧化层2，位于垫氧化层2上的硬掩膜层3，生长于浅沟槽内的衬垫氧化层4，通过HDPCVD工艺形成的介质层5，浅沟槽的角部6。由图可看出，浅沟槽角部6呈现比较尖的形状。在后续工艺中形成栅介质层时，所述角部的栅介质层将较薄，从而易于使得栅极和基底通过较薄的栅介质层出现漏电情况，进而影响器件的击穿电压和阈值电压。

为了改善浅沟槽角部较尖的状况，现有工艺中常在生长衬垫氧化层之前，用氢氟酸漂洗掉浅沟槽角部附近的一些垫氧化层，从而在后续生长衬垫氧化层时使得浅沟槽的角部圆滑一点，但此种方法仍然不能很好地改善浅沟槽角部较尖的状况。

发明内容

有鉴于此，本发明提供一种半导体器件制造方法，该方法能很好地将浅沟槽的角部圆滑化，进而避免由较尖的浅沟槽角部对器件击穿电压和阈值电压造成影响。

为实现上述目的，本发明提供如下技术方案：

一种半导体器件制造方法，该方法包括：

在基底内形成浅沟槽；

在所述浅沟槽内形成介质层并对所述介质层进行化学机械研磨；

通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理。

优选的，上述半导体器件制造方法中，在基底内形成浅沟槽，具体包括：

在基底上依次形成隔离介质层及硬掩膜层；

采用具有沟槽图案的掩膜版在所述基底内形成浅沟槽。

优选的，上述半导体器件制造方法中，通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理，具体包括：

将所述基底放入高温热氧化设备中；

向所述高温热氧化设备中通入含氧气体；

在所述硬掩膜层表面及浅沟槽的角部形成氧化物。

优选的，上述半导体器件制造方法中，所述高温热氧化工艺中含氧气体的温度为850℃～1000℃。

优选的，上述半导体器件制造方法中，向所述高温热氧化工艺中通入的含氧气体的流量为1L～10L。

优选的，上述半导体器件制造方法中，通过高温热氧化工艺对所述基底进行处理的时间为20min～2h。

优选的，上述半导体器件制造方法中，通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理之后，还包括：去除所述硬掩膜层表面的氧化物及硬掩膜层。

优选的，上述半导体器件制造方法中，在基底上依次形成隔离介质层及硬掩膜层之后，还包括：在所述硬掩膜层上形成抗反射层。

优选的，上述半导体器件制造方法中，所述隔离介质层、硬掩膜层和抗反射层分别为氧化硅层、氮化硅层和氮氧化硅层。

优选的，上述半导体器件制造方法中，所述浅沟槽内的介质层通过高密度等离子体化学气相沉积方法而形成。

从上述技术方案可以看出，本发明所提供的半导体器件制造方法包括：在基底内形成浅沟槽；在所述浅沟槽内形成介质层并对所述介质层进行化学机械研磨；通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理。本发明所提供的半导体器件制造方法，在对浅沟槽内的介质层进行化学机械研磨后，通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理，通过高温热氧化工艺处理后，在浅沟槽的角部将形成氧化物，即将原本较尖的浅沟槽角部的硅所氧化，从而使得浅沟槽的角部圆滑化，进而在后续形成栅介质层时不至于使得角部的栅介质层较薄，能有效地减小对器件击穿电压和阈值电压的影响。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中形成沟槽介质层后器件的剖面结构示意图；

图2为本发明实施例所提供的一种半导体器件制造方法的流程示意图；

图3为本发明实施例所提供的另一种半导体器件制造方法的流程示意图；

图4～图7为本发明实施例所提供的半导体器件制造过程中器件的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

实施例一

正如背景技术部分所述，在0.18μm及0.18μm以下的工艺中，常采用STI工艺对器件进行隔离，但通过STI工艺在基底内形成浅沟槽时，浅沟槽的角部一般均呈现较尖的形状，在后续形成栅介质层时，所述尖的角部的栅介质层较薄，从而易于使得栅极和基底通过较薄的栅介质层出现漏电情况，进而影响器件的击穿电压。现有工艺中虽然可以在生长衬垫氧化层之前，用氢氟酸漂洗掉浅沟槽角部附近的一些垫氧化层，进而通过后续生长衬垫氧化层可将浅沟槽角部圆滑化，但通过该方法所获得的效果也不太明显。

基于此，本发明提供一种半导体器件制造方法，该方法能很好地将浅沟槽角部圆滑化。参考图2，图2为本发明实施例所提供的一种半导体器件制造方法的流程示意图，该方法具体包括如下步骤：

步骤S1：在基底内形成浅沟槽。

首先提供基底，所述基底一般均包括本体层和外延层。半导体器件制造过程的载体一般均为外延层，本实施例中无特殊说明将不再区分基底和外延层，而直接描述在基底内或基底上进行各步骤。所述“基底内”是指由基底表面向下延伸的一定深度的区域，该区域属于基底的一部分；所述“基底上”是指由基底表面向上的区域，该区域不属于基底本身，其它描述所表示的意思也可以此类推。

在基底内形成浅沟槽的过程为：首先在基底上依次形成垫氧化层和硬掩膜层；然后在所述硬掩膜层上旋涂光刻胶，并利用具有沟槽图案的掩膜版对所述光刻胶进行曝光，之后显影，在所述硬掩膜层上形成具有沟槽图案的光刻胶层；以所述具有沟槽图案的光刻胶层为掩膜，通过刻蚀工艺依次刻蚀掉硬掩膜层、垫氧化层、部分厚度的基底，进而在所述基底内形成浅沟槽。通过控制刻蚀时间可控制形成浅沟槽的深度。

步骤S2：在所述浅沟槽内形成介质层并对所述介质层进行化学机械研磨。

本步骤中在所述浅沟槽内形成介质层之前，一般通过氧化工艺在浅沟槽内生长衬垫氧化层，然后采用HDPCVD方法在浅沟槽内部形成介质层，该介质层将覆盖整个浅沟槽及硬掩膜层，故需要对所述介质层进行CMP，以使得所述介质层和硬掩膜层齐平。在所述浅沟槽内形成衬垫氧化层是为了改善基底与浅沟槽内介质层之间的界面特性。

步骤S3：通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理。

传统工艺中在对沟槽内的介质层进行CMP工艺后，去除所述硬掩膜层。本发明在去除所述硬掩膜层之前，增加一步高温热氧化工艺，即：对介质层进行CMP之后，通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理。在高温且具有氧源的环境下，所述氧源将会通过硬掩膜层的侧壁在浅沟槽的角部生成氧化物，由于该氧化物的形成消耗了浅沟槽角部的基底，因此，可将所述浅沟槽角部圆滑化。通过控制高温热氧化工艺中的参数(例如：时间、温度、气体流量等)，可控制所述浅沟槽角部圆滑化的程度。

由上可知，本发明所提供的半导体器件制造方法，在对浅沟槽内的介质层进行CMP工艺之后，通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理，即：将所述基底放入高温且有氧源的环境中，所述氧源可通过基底上硬掩膜层的侧壁对浅沟槽的角部进行氧化，进而可将较尖的浅沟槽角部圆滑化，通过控制高温热氧化工艺中的参数可控制浅沟槽角部圆滑化的程度。因此，本发明所提供的半导体器件制造方法，能够很好地将浅沟槽的角部圆滑化，进而减小对器件击穿电压和阈值电压的影响。

实施例二

下面以一具体实施例详细描述本发明所提供的半导体器件制造方法。

参考图3，图3为本发明实施例所提供的另一种半导体器件制造方法的流程示意图，该方法具体包括如下步骤：

步骤S11：提供基底，所述基底包括本体层和外延层。

参考图4，图中示出了本体层100，位于本体层100上的外延层101。本实施例中所述本体层100为P型硅衬底，所述外延层101为在P型硅衬底上外延生长的P型硅外延层。

步骤S12：在所述外延层内形成浅沟槽。

本步骤中在所述外延层内形成浅沟槽，所述浅沟槽主要用作隔离有源区，故浅沟槽的形成意味着定义出了有源区。该步骤又可包括如下几个步骤：

步骤S121：在所述外延层上依次形成隔离介质层、硬掩膜层及抗反射层。

参考图5，采用热生长工艺或沉积工艺在所述外延层101上依次形成隔离介质层102、硬掩膜层103及抗反射层104。本实施例中所述隔离介质层102为通过热氧化工艺形成的氧化硅，厚度约为

隔离介质层102将作为隔离层保护有源区在去掉硬掩膜层103的过程中免受化学玷污。所述硬掩膜层103为通过沉积工艺形成的氮化硅层，硬掩膜层103不仅可以作为坚固的掩膜层，而且还在后续化学机械研磨工艺中作为研磨终点层。所述抗反射层104为通过沉积工艺形成的氮氧化硅层，抗反射层104一般较薄，其主要是避免曝光时倾斜的光线被反射回来照到不需要曝光的光刻胶上形成反射凹槽。

步骤S122：采用具有沟槽图案的掩膜版在所述外延层内形成浅沟槽。

参考图6，首先在所述抗反射层104上旋涂光刻胶(图中未示出)，接着利用具有沟槽图案的掩膜版对所述光刻胶进行曝光，之后显影，在所述抗反射层104上形成具有沟槽图案的光刻胶层；然后以所述具有沟槽图案的光刻胶层为掩膜，通过刻蚀工艺依次刻蚀掉抗反射层104、硬掩膜层103、隔离介质层102及部分厚度的外延层101，进而在所述外延层101内形成浅沟槽105。通过控制刻蚀时间可控制形成浅沟槽105的深度。

步骤S13：在所述浅沟槽内形成介质层。

首先通过氧化工艺在浅沟槽的底部及侧壁上生长一层厚度约为

的衬垫氧化层，生长衬垫氧化层是为了改善外延层与浅沟槽内介质层之间的界面特性。然后通过高密度等离子体化学气相沉积方法在所述浅沟槽内形成介质层，形成的介质层不仅填充了所述浅沟槽，而且覆盖了所述抗反射层。本实施例中所述介质层包括氧化硅。

本步骤中在所述浅沟槽的底部及侧壁上生长衬垫氧化层之前还可以包括：去除浅沟槽角部附近的隔离介质层。具体实施过程可以为：用氢氟酸漂洗掉浅沟槽角部附近的一些隔离介质层，从而在所述浅沟槽角部附近露出外延层，之后再通过热氧化工艺在沟槽内生长衬垫氧化层，这样使得浅沟槽角部附近的外延层可以被充分氧化，利于浅沟槽角部的圆滑化。

步骤S14：对所述介质层进行化学机械研磨。

对步骤S13中所形成的介质层进行化学机械研磨。在研磨过程中，所述硬掩膜层充当了研磨终点层，即研磨结果使得浅沟槽内的介质层和所述硬掩膜层位于同一水平线上，研磨过程中去除了所述抗反射层。

步骤S15：通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理。

该步骤又可包括如下几个步骤：

步骤S151：将所述基底放入高温热氧化设备中。

将所述基底放入高温热氧化设备中，所述高温热氧化设备可以为卧式高温炉，也可以为立式高温炉。

步骤S152：向所述高温热氧化设备中通入含氧气体。

向所述高温热氧化设备中通入含氧气体，所述含氧气体可以为氧气或水蒸气，也可以为氧气和水蒸气的混合气体，或者为氧气和氢气的混合气体。

一般情况下，可控制所述高温热氧化设备中含氧气体的温度为850℃～1000℃，流量为1L～10L。

步骤S153：在所述硬掩膜层表面及浅沟槽的角部形成氧化物。

对于不同的工艺要求，可控制基底在高温热氧化设备中被氧化的时间不同，一般情况下可控制基底被氧化的时间为20min～2h。

参考图7，图7为基底在流量为5L、温度为900℃的水蒸气的环境下被氧化了1h后的剖面结构示意图。图中示出了本体层100，位于本体层100上的外延层101，位于外延层101中的浅沟槽介质层108，位于外延层101上的隔离介质层102及硬掩膜层103，由于所述硬掩膜层103为氮化硅，故其表面被氧化形成氧化硅106，且高温的水蒸气可沿硬掩膜层103的侧壁将浅沟槽角部附近的外延层101氧化，从而使得浅沟槽角部107圆滑化。调节高温热氧化工艺中的参数(包括温度、时间、气体流量等)可使得浅沟槽角部被圆滑化的程度不同。需要注意的是，由于所述氮化硅层的阻挡作用，从而使所述外延层表面不能被水蒸气所氧化。

步骤S16：去除所述硬掩膜层表面的氧化物及硬掩膜层。

在基底经高温热氧化工艺处理之后，去除基底表面上的氧化物及硬掩膜层。之后可进行栅、源、漏等器件的制作。

从上述技术方案可以看出，本发明所提供的半导体器件制造方法，在对浅沟槽内的介质层进行化学机械研磨工艺之后，通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理，进而可将浅沟槽角部的外延层氧化，使得所述浅沟槽角部圆滑化。通过控制高温热氧化工艺中的工艺参数可控制浅沟槽角部圆滑化的程度。除此之外，本发明所提供的半导体器件制造方法，还可结合传统工艺中使浅沟槽角部圆滑化的方法来进行，通过多种手段的结合可使得浅沟槽角部圆滑化的效果更佳，进而可避免由较尖的浅沟槽角部对器件击穿电压和阈值电压造成影响。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，相关之处可互相参考。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种半导体器件制造方法，其特征在于，包括：

在基底内形成浅沟槽，包括：

在基底上依次形成隔离介质层及硬掩膜层，

采用具有沟槽图案的掩膜版在所述基底内形成浅沟槽；

去除浅沟槽角部的部分隔离介质层；

采用氧化工艺在所述浅沟槽的底部及侧壁生长一层厚度为

的衬垫氧化层；

采用高密度等离子体化学气相沉积方法在所述浅沟槽内形成介质层；

对所述介质层进行化学机械研磨；

通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理，包括：

将所述基底放入高温热氧化设备中，

向所述高温热氧化设备中通入含氧气体，

在所述硬掩膜层表面及浅沟槽的角部形成氧化物。

2.根据权利要求1所述的方法，其特征在于，所述高温热氧化工艺中含氧气体的温度为850℃～1000℃。

3.根据权利要求1所述的方法，其特征在于，向所述高温热氧化工艺中通入的含氧气体的流量为1L～10L。

4.根据权利要求1所述的方法，其特征在于，通过高温热氧化工艺对所述基底进行处理的时间为20min～2h。

5.根据权利要求1所述的方法，其特征在于，通过高温热氧化工艺对所述基底的浅沟槽角部进行圆滑化处理之后，还包括：

去除所述硬掩膜层表面的氧化物及硬掩膜层。

6.根据权利要求1所述的方法，其特征在于，在基底上依次形成隔离介质层及硬掩膜层之后，还包括：

在所述硬掩膜层上形成抗反射层。

7.根据权利要求1所述的方法，其特征在于，所述隔离介质层、硬掩膜层和抗反射层分别为氧化硅层、氮化硅层和氮氧化硅层。

8.根据权利要求1～7任一项所述的方法，其特征在于，所述浅沟槽内的介质层通过高密度等离子体化学气相沉积方法而形成。

Images