CN100483670C - 浅沟槽隔离结构的形成方法 - Google Patents
浅沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN100483670C CN100483670C CNB200610119055XA CN200610119055A CN100483670C CN 100483670 C CN100483670 C CN 100483670C CN B200610119055X A CNB200610119055X A CN B200610119055XA CN 200610119055 A CN200610119055 A CN 200610119055A CN 100483670 C CN100483670 C CN 100483670C
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- isolation structure
- pad oxide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
浅沟槽隔离结构的形成方法，包括：在半导体基板上依次形成垫氧化层和腐蚀阻挡层，并依次定义腐蚀阻挡层、垫氧化层和半导体基板，在半导体基板内形成沟槽；在沟槽内表面形成衬氧化层；采用第一高密度等离子体化学气相沉积工艺在沟槽内部以及垫氧化层侧壁和腐蚀阻挡层表面形成第一绝缘衬层；形成覆盖第一绝缘衬层并填满沟槽的隔离绝缘层；平坦化所述隔离绝缘层至曝露出腐蚀阻挡层；依次去除半导体基板上的腐蚀阻挡层和垫氧化层。本发明形成的浅沟槽隔离结构可以避免在沟槽侧壁与垫氧化层和腐蚀阻挡层的界面产生孔洞。
Description
技术领域
本发明涉及半导体制程技术领域，特别涉及一种浅沟槽隔离结构的形成方法。
背景技术
半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。现有技术中形成隔离区域的方法主要有局部氧化隔离工艺(LOCOS)或浅沟槽隔离工艺(STI)。LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。但是，局部氧化隔离存在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象，如图1所示，这个“鸟嘴”占用了实际的空间，增大了电路的体积。因此LOCOS工艺只适用于大尺寸器件的设计和制造。
随着半导体工艺进入深亚微米时代，0.18μm以下的器件的有源区隔离层已大多采用浅沟槽隔离工艺(STI)来制作。浅沟槽隔离工艺是在MOS电路中解决局部氧化隔离造成的“鸟嘴”问题的有效方法。
由于高密度等离子体化学气相沉积(High Density Plasma Chemical VaporDeposition，HDPCVD)法具备有“蚀刻”与“沉积”两个功能，因此在进行沉积的同时，也会进行将沉积物剥落的蚀刻反应，使得高密度等离子体化学气相沉积法具有良好的填沟(Gap filling)能力，因此，应用在形成浅沟槽隔离结构的方法中，用于将绝缘物质氧化硅填入浅沟槽中。
例如申请号为01120411的中国专利申请文件提供的形成浅沟槽隔离结构的方法。首先，参考图2a，在半导体基板100上形成垫氧化层110和腐蚀阻挡层120，在腐蚀阻挡层120上形成图案化的光刻胶，并以图案化的光刻胶为掩膜，蚀刻垫氧化层110和腐蚀阻挡层120至半导体基板100；参考图2b，以腐蚀阻挡层120为掩模，蚀刻半导体基板100至一设定深度，形成浅沟槽130。
接着，参考图2c，在沟槽130的表面以蚀刻/沉积比为0.15至0.6的高密度等离子体化学气相沉积工艺形成覆盖沟槽130表面以及整个腐蚀阻挡层120的第一氧化硅层140；参考图2d，以蚀刻/沉积比为0.02至0.15的高密度等离子体化学气相沉积工艺在第一氧化硅层上形成第二绝缘层150以覆盖第一氧化硅层140侧壁和整个腐蚀阻挡层120，并填满沟槽130，形成隔离氧化结构。
然后，参考图2e，对填入的隔离绝缘层150进行平坦化处理，如采用化学机械抛光工艺清除腐蚀阻挡层120上的隔离绝缘层150，最后，参考图2f，去除腐蚀阻挡层120和垫氧化层110。
对于传统的浅沟槽隔离结构，结构如图3所示，10为隔离沟槽，11为有源区，从图中可以看出，隔离沟槽都是相互连通，采用蚀刻/沉积比为0.15至0.6的高密度等离子体化学气相沉积工艺沉积第一氧化硅层时，由于气体可以从各个方向沉积到隔离沟槽，因此沉积的第一氧化硅层结构比较致密，但是，对于圆柱状的浅沟槽隔离结构，结构如图4所示，20为隔离沟槽，由于隔离沟槽是半的结构并且不同的隔离结构之间不互相连通，因此采用高密度等离子体化学气相沉积法时，气体只能从沟槽的顶部扩散进去，导致形成的第一氧化硅层致密性较差，因此，在后续工艺如酸槽工艺中会在隔离结构的侧壁、垫氧化层和腐蚀阻挡层的连接处出现孔洞30，如图5所示。
在后续的制程中，会使多晶硅残留在孔洞里，从而影响浅沟槽隔离结构的隔离效果。
发明内容
本发明解决的问题是现有技术的浅沟槽隔离工艺形成的浅沟槽隔离结构会在沟槽侧壁产生孔洞。
本发明提供了一种沟槽隔离结构的形成方法，包括如下步骤：
在半导体基板上依次形成垫氧化层和腐蚀阻挡层，并依次定义腐蚀阻挡层、垫氧化层和半导体基板，在半导体基板内形成沟槽；
在沟槽内表面形成衬氧化层；
采用第一高密度等离子体化学气相沉积工艺在沟槽内部以及垫氧化层侧壁和腐蚀阻挡层表面形成第一绝缘衬层；
采用高密度等离子体化学气相沉积法形成覆盖第一绝缘衬层并填满沟槽的隔离绝缘层；
平坦化所述隔离绝缘层至曝露出腐蚀阻挡层；
依次去除半导体基板上的腐蚀阻挡层和垫氧化层；
其中，第一高密度等离子体化学气相沉积工艺的蚀刻/沉积比为0.08至0.12。
其中，第一高密度等离子体化学气相沉积法的操作条件为：高频射频为1800W至2200W，低频射频为4000W至5000W。
其中，第一绝缘衬层的厚度为160埃至240埃。
其中，形成隔离绝缘层的工艺为包括如下步骤：
采用蚀刻/沉积比为0.025至0.045的第二高密度等离子体化学气相沉积工艺形成覆盖第一绝缘衬层第一隔离绝缘层；
采用干刻蚀法刻蚀第一隔离绝缘层；
采用蚀刻/沉积比为0.12至0.14的第三高密度等离子体化学气相沉积工艺形成覆盖第一绝缘衬层并填满沟槽的隔离绝缘层。
由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：
本发明采用第一高密度等离子体化学气相沉积工艺在沟槽内部以及垫氧化层侧壁和腐蚀阻挡层表面形成第一绝缘衬层，所述的第一高密度等离子体化学气相沉积工艺主要通过控制高频射频的功率大小使本工艺的蚀刻/沉积比为0.08至0.12，避免在半导体基板与垫氧化层的交界处产生孔洞。
附图说明
图1为在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象的示意图；
图2a至图2f为现有的浅沟槽隔离工艺形成的STI结构的剖面结构示意图；
图3为现有技术的晶圆浅沟槽隔离结构分布的俯视扫描电子显微镜图；
图4为本发明晶圆需要形成的浅沟槽隔离结构分布的俯视扫描电子显微镜图；
图5为现有技术形成的图4分布的浅沟槽隔离结构沟槽侧壁出现孔洞的截面扫描电子显微镜图；
图6a至图6g为本发明浅沟槽隔离工艺形成的STI结构的剖面结构示意图；
图7为本发明形成的消除了浅沟槽隔离结构的截面扫描电子显微镜图。
具体实施方式
本发明提供了一种沟槽隔离结构的形成方法，包括如下步骤：
在半导体基板上依次形成垫氧化层和腐蚀阻挡层，并依次定义腐蚀阻挡层、垫氧化层和半导体基板，在半导体基板内形成沟槽；
在沟槽内表面形成衬氧化层；
采用第一高密度等离子体化学气相沉积工艺在沟槽内部以及垫氧化层侧壁和腐蚀阻挡层表面形成第一绝缘衬层；
采用高密度等离子体化学气相沉积法形成覆盖第一绝缘衬层并填满沟槽的隔离绝缘层；
平坦化所述隔离绝缘层至曝露出腐蚀阻挡层；
依次去除半导体基板上的腐蚀阻挡层和垫氧化层；
下面结合附图对本发明的具体实施方式做详细的说明。
首先，参考图6a，在半导体基板400上形成垫氧化层410和腐蚀阻挡层420，之后，在腐蚀阻挡层420上喷涂光刻胶，并利用曝光、显影等工艺形成光刻胶开口。其中在半导体基板400上与光刻胶开口位置对应的区域为隔离区，其余为有源区，再以光刻胶为掩膜，采用非等向性蚀刻法蚀刻腐蚀阻挡层420和垫氧化层410，直至露出半导体基板400上预形成隔离沟槽的区域，最后去除腐蚀阻挡层420上的光刻胶层。
所述的半导体基板400为硅或者绝缘体上硅。所述的垫氧化层410的材料可以是二氧化硅等，一般采用热氧化的工艺形成。所述的垫氧化层410的材料还可以是氮氧化硅层，一般采用低压化学气相沉积或者等离子体辅助化学气相沉积法形成。所述的腐蚀阻挡层420的材料例如是氮化硅，一般采用化学气相沉积法沉积在垫氧化层410上。
参考图6b，以腐蚀阻挡层420为掩模，蚀刻半导体基板400至一设定深度，形成沟槽430。蚀刻半导体基板400的工艺可以是非等向性蚀刻法，如反应性离子蚀刻法(reactive ion etching，RIR)。一般情况下，形成的沟槽430的深度为0.1um至1.5um。
参考图6c，在沟槽430的内表面形成衬氧化层440，衬氧化层440的材料可以是二氧化硅等；形成衬氧化层440的方法是热氧化法。
参考图6d，采用第一高密度等离子体化学气相沉积工艺在沟槽430内部以及垫氧化层440侧壁和腐蚀阻挡层420表面形成第一绝缘衬层460，其中，第一高密度等离子体化学气相沉积工艺的蚀刻/沉积比为0.08至0.12，达到上述蚀刻/沉积比的方法，主要通过控制高频射频的功率大小来实现，同时还需要控制低频射频的功率、沉积用的原料气体的流量以及刻蚀气体的流量来实现。所述的第一绝缘衬层460的材料如氧化硅等。
在本发明的具体实施方式中，采用氧化硅为第一绝缘衬层460，第一高密度等离子体化学气相沉积法的操作条件为：采用硅甲烷(SiH4)、氧气(O2)作为原料气体，控制硅甲烷的流量在45sccm至55sccm之间，氧气的流量在75sccm至95sccm之间，通入氦气(He)以及氢气(H2)作为刻蚀气体，控制氦气的流量在400sccm至600sccm之间，氢气的流量在300sccm至500sccm之间，并调整高频射频为1800W至2200W，低频射频为4000W至5000W。在沉积时间为6秒至10秒的情况下，形成的第一绝缘衬层460的厚度为160埃至240埃。
所述第一绝缘衬层460的作用在于用较高的蚀刻/沉积比较好的填充半导体基板400与垫氧化层410的交界处，避免产生孔洞。
参考附图6e，采用高密度等离子体化学气相沉积法形成覆盖第一绝缘衬层460并填满沟槽的隔离绝缘层450。其中，形成隔离绝缘层的工艺为包括如下步骤：采用蚀刻/沉积比为0.025至0.045的第二高密度等离子体化学气相沉积工艺形成覆盖第一绝缘衬层第一隔离绝缘层；采用干刻蚀法刻蚀第一隔离绝缘层；采用蚀刻/沉积比为0.10至0.14的第三高密度等离子体化学气相沉积工艺形成覆盖第一绝缘衬层并填满沟槽的隔离绝缘层。所述第一隔离绝缘层以及隔离绝缘层的材料例如为氧化硅等。
所述第二高密度等离子体化学气相沉积工艺的操作条件为：采用硅甲烷(SiH4)、氧气(O2)作为原料气体，控制硅甲烷的流量在40sccm至60sccm之间，氧气的流量在75sccm至95sccm之间，通入氦气以及氢气作为刻蚀气体，控制氦气的流量在400sccm至600sccm之间，氢气的流量300sccm至500sccm之间，并调整高频射频为1000W至1200W，低频射频为4000W至5000W，在上述的操作条件下，沉积时间为20秒至30秒。
由于上述操作条件的刻蚀/沉积比在0.10至0.14，即是具有较高的蚀刻能力，因此在进行第一隔离绝缘层的沉积时，能够将形成在沟槽侧壁顶端的部分沉积物剥落，而不会使侧壁的沉积物很快的堵塞沟槽开口处，但是，沉积一段时间之后，沟槽开口处的第一隔离绝缘层的沉积量仍然大于沟槽底部的沉积量，为了使第一隔离绝缘层在沟槽内壁均匀沉积，防止沟槽内产生孔洞，在沉积时间为20秒30秒的情况下，刻蚀沟槽开口处的第一隔离绝缘层，使沟槽的开口打开。
刻蚀第一隔离绝缘层的工艺采用干刻蚀法，仍然采用沉积第一隔离绝缘层的刻蚀试剂，控制氦气的流量在200sccm至400sccm之间，氢气的流量600sccm至1000sccm之间，并调整高频射频为2000W至4000W，低频射频为4000W至5000W，刻蚀时间为60秒至100秒。
接着，继续采用蚀刻/沉积比为0.10至0.14的第三高密度等离子体化学气相沉积工艺形成覆盖第一绝缘衬层并填满沟槽的隔离绝缘层。具体操作工艺为：采用硅甲烷(SiH4)、氧气(O2)作为原料气体，控制硅甲烷的流量在40sccm至60sccm之间，氧气的流量在80sccm至100sccm之间，通入氦气以及氢气作为刻蚀气体，控制氦气的流量在400sccm至600sccm之间，氢气的流量300sccm至400sccm之间，并调整高频射频为1500W至3000W，低频射频为4000W至5000W，在上述的操作条件下，沉积时间为75秒至95秒。
然后，参考图6f，对填入的隔离绝缘层450进行平坦化处理，所述的平坦化工艺例如化学机械抛光法，直至曝露出腐蚀阻挡层420，所述的平坦化工艺也可以采用化学机械抛光法抛光至隔离绝缘层450表面为一平坦结构，然后采用刻蚀工艺刻蚀至曝露腐蚀阻挡层420。
最后，参考图4f，依次去除腐蚀阻挡层420和垫氧化层410。去除腐蚀阻挡层420的工艺例如采用含有五价热磷酸溶液的湿蚀刻法。去除垫氧化层410的工艺一般也采用湿蚀刻法，例如采用氢氟酸溶液进行刻蚀。参考附图7所示，为本发明提供的方法形成的浅沟槽隔离结构形成方法形成的隔离沟槽的截面结构的扫描电子显微镜图，从图中可以看出，沟槽侧壁与垫氧化层和腐蚀阻挡层的界面没有产生孔洞。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1、一种浅沟槽隔离结构的形成方法，其特征在于，包括如下步骤：
在半导体基板上依次形成垫氧化层和腐蚀阻挡层，并依次定义腐蚀阻挡层、垫氧化层和半导体基板，在半导体基板内形成沟槽；
在沟槽内表面形成衬氧化层；
采用第一高密度等离子体化学气相沉积工艺在沟槽内部以及垫氧化层侧壁和腐蚀阻挡层表面形成第一绝缘衬层，所述第一高密度等离子体化学气相沉积工艺的蚀刻/沉积比为0.08至0.12；
形成覆盖第一绝缘衬层并填满沟槽的隔离绝缘层；
平坦化所述隔离绝缘层至曝露出腐蚀阻挡层；
依次去除半导体基板上的腐蚀阻挡层和垫氧化层。
2、根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一高密度等离子体化学气相沉积法的操作条件为：高频射频为1800W至2200W，低频射频为4000W至5000W。
3、根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一绝缘衬层的厚度为
至
4、根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述衬氧化层材料为氧化硅。
5、根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述垫氧化层为氧化硅，所述腐蚀阻挡层为氮化硅。
6、根据权利要求1至5中任一项所述的浅沟槽隔离结构的形成方法，其特征在于，形成隔离绝缘层的工艺为包括如下步骤：
采用蚀刻/沉积比为0.025至0.045的第二高密度等离子体化学气相沉积工艺形成覆盖第一绝缘衬层第一隔离绝缘层；
采用干刻蚀法刻蚀第一隔离绝缘层；
采用蚀刻/沉积比为0.10至0.14的第三高密度等离子体化学气相沉积工艺形成覆盖第一绝缘衬层并填满沟槽的隔离绝缘层。
7、根据权利要求6所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一隔离绝缘层为氧化硅。
8、根据权利要求6所述的浅沟槽隔离结构的形成方法，其特征在于，所述隔离绝缘层为氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610119055XA CN100483670C (zh) | 2006-12-04 | 2006-12-04 | 浅沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610119055XA CN100483670C (zh) | 2006-12-04 | 2006-12-04 | 浅沟槽隔离结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101197304A CN101197304A (zh) | 2008-06-11 |
| CN100483670C true CN100483670C (zh) | 2009-04-29 |
Family
ID=39547597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200610119055XA Expired - Fee Related CN100483670C (zh) | 2006-12-04 | 2006-12-04 | 浅沟槽隔离结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100483670C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110211918A (zh) * | 2019-05-30 | 2019-09-06 | 德淮半导体有限公司 | 半导体结构的制作方法及半导体结构 |
| CN112366205B (zh) * | 2020-11-09 | 2021-10-22 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
| CN113035778A (zh) * | 2021-05-24 | 2021-06-25 | 晶芯成(北京)科技有限公司 | 一种半导体制造方法及其结构 |
| CN116314006B (zh) * | 2023-05-26 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制造方法 |
| CN118039741A (zh) * | 2024-04-15 | 2024-05-14 | 浙江珏芯微电子有限公司 | 一种碲镉汞红外探测器接触电极的制备方法 |
-
2006
- 2006-12-04 CN CNB200610119055XA patent/CN100483670C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101197304A (zh) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100898580B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| TW554472B (en) | A method for forming shallow trench isolation | |
| CN100483670C (zh) | 浅沟槽隔离结构的形成方法 | |
| US5981402A (en) | Method of fabricating shallow trench isolation | |
| US20100144117A1 (en) | Semiconductor device having device characteristics improved by straining surface of active region and its manufacture method | |
| US6329261B1 (en) | Method for forming a shallow trench isolation structure | |
| TW540135B (en) | Method of forming shallow trench isolation region | |
| CN101154616A (zh) | 浅沟槽隔离结构的形成方法 | |
| KR100677998B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| CN100468686C (zh) | 形成半导体器件的隔离膜的方法 | |
| US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
| CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
| KR20090016841A (ko) | 반도체 소자 제조 방법 | |
| CN101459109B (zh) | 制作浅沟槽隔离结构的方法 | |
| KR100856614B1 (ko) | 반도체 소자의 ｓｔｉ 형성 방법 및 그 구조 | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| CN105826236A (zh) | 半导体结构及其形成方法 | |
| KR101026478B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100842904B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20070058122A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100403638B1 (ko) | 반도체 장치의 제조방법 | |
| KR100619395B1 (ko) | 반도체 소자 제조 방법 | |
| JP2000021827A (ja) | 半導体装置の製造方法 | |
| KR20060075007A (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| TWI306643B (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111108 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090429 Termination date: 20181204 |