KR20070058122A - 반도체 소자의 소자분리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 소자분리막 형성방법을 개시한다. 개시된 본 발명의 방법은, 활성 영역 및 소자분리 영역을 갖는 실리콘 기판 상에 상기 소자분리 영역을 노출시키는 하드마스크막을 형성하는 단계와, 상기 노출된 소자분리 영역을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립하지 않는 범위내에서 기판 결과물 상에 제1절연막을 형성하는 단계와, 상기 제1절연막 형성시 트렌치 내에 발생된 스페이스를 매립하도록 제1절연막 상에 비정질 실리콘막을 형성하는 단계와, 상기 스페이서 내에 매립된 비정질 실리콘막을 제외한 나머지 제1절연막 상에 형성된 비정질 실리콘막 부분을 선택적으로 제거하는 단계와, 상기 비정질 실리콘막을 포함한 제1절연막 상에 트렌치를 매립하도록 제2절연막을 형성하는 단계와, 상기 하드마스크막이 노출될 때까지 제2절연막과 제1절연막을 CMP하는 단계 및 상기 하드마스크막을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer of semiconductor device}

도 1a 내지 1c는 종래의 STI 공정을 이용한 소자분리막 형성방법을 설명하기 위한 공정별 단면도.

도 2a 내지 도 2d는 본 발명에 따른 STI 공정을 이용한 소자분리막 형성방법을 설명하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

10: 실리콘 기판 20: 하드마스크막

30: 트렌치 40: 제1절연막

50: 비정질 실리콘막 60: 제2절연막

70: 소자분리막

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 트렌치 내의 매립하는 절연막의 매립 특성을 향상시키기 위한 반도체 소자의 소자분리막 형성방법에 관한 것이다.

주지된 바와 같이, 최근의 반도체 소자는 소자들간의 전기적 분리를 위한 소자분리막을 STI(Shallow Trench Isolation) 공정으로 형성하고 있다. 이것은 기존의 로코스(LOCOS) 공정의 경우 소자분리막의 상단 가장자리에 새부리 형상의 버즈-빅(bird's-beak)이 발생되는 것으로 인해 액티브 영역의 크기를 감소시키게 되지만, STI 공정의 경우는 작은 폭으로의 소자분리막 형성이 가능하여 액티브 영역의 크기를 확보할 수 있음으로 인해 고집적 소자를 구현할 수 있기 때문이다.

여기서, 현재 수행하고 있는 STI 공정을 이용한 소자분리막 형성방법을 도 1a 내지 도 1c를 참조하여 간략하게 설명하도록 한다.

도 1a를 참조하면, 활성 영역 및 소자분리 영역을 구비한 실리콘 기판(1) 상에 패드산화막(2)과 패드질화막(3)을 차례로 형성한 후, 상기 패드질화막 상에 소자 분리 영역을 노출시키는 감광막 패턴(미도시)을 형성한다. 그런다음, 상기 감광막 패턴을 식각마스크로 이용하여 노출된 패드질화막(3)을 식각한 후, 연이어, 상기 패드산화막(2)을 식각함과 아울러 기판(1)을 식각하여 트렌치(4)를 형성한다.

도 1b를 참조하면, 상기 감광막 패턴이 제거된 상태에서, 상기 기판 결과물에 대해 희생산화(sacrificial oxidation) 공정, 세정(cleaning) 공정 및 측벽산화(wall oxidation) 공정을 차례로 진행하고, 이를 통해, 트렌치 표면에 박막의 측벽 산화막(미도시)을 형성한다. 그런다음, 상기 기판 결과물 상에 라이너 질화막(미도시)과 라이너 산화막(미도시)을 차례로 형성한다.

다음으로, 상기 트렌치(4)를 매립하도록 기판 결과물 상에 절연막(5)을 증착한다. 여기서, 상기 절연막(5)은 매립특성이 우수한 HARP(High Aspect Ratio Process) 절연막 또는 HDP(High Density Plasma) 절연막으로 증착한다.

도 1c를 참조하면, 막의 치밀화를 위해 상기 기판 결과물을 어닐링(annealing)을 한 후, 상기 패드질화막(3)이 노출될 때까지 상기 절연막(5)을 CMP(Chemical Mechanical Polishing)한다. 그런다음, 상기 패드질화막과 패드산화막을 제거하여 소자분리막(6)을 형성한다.

전술한 바와 같이, 종래의 STI 공정에 따른 소자분리막 형성방법은 다음과 같은 문제점이 있다.

소자의 디자인 룰(Design Rule)이 작아짐에 따라 소자분리막의 크기 또한 감소되고 있는 추세에서, 트렌치의 폭이 감소되는 반면 깊이가 증가되는 것으로 인해, 즉, 종횡비(aspect ratio)가 증가되는 것으로 인해, 도 1b에 나타낸 바와 같이, 트렌치 내에 절연막 매립시 트렌치 내에 보이드(void)가 발생하게 된다.

따라서, 후속 공정에서 보이드에 의해 손실이 유발됨으로써 그 기능을 상실하고 있으며, 결과적으로, 소자 특성을 저하시키는 요인이 되고 있다.

한편, 트렌치의 폭이 좁아짐에 따라 트렌치 내에 발생하는 보이드를 방지하기 위한 대안으로 절연막으로 현재까지 가장 매립특성이 우수한 HARP 절연막을 사용하고 있으나, 상기 HARP 절연막도 트렌치의 기울기가 87도 이상이 되면 보이드 프리(free)한 매립을 하기에는 아직 어려움이 따른다.

따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출된 것으로서, 트렌치 내에 보이드 없이 절연막을 매립할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 활성 영역 및 소자분리 영역을 갖는 실리콘 기판 상에 상기 소자분리 영역을 노출시키는 하드마스크막을 형성하는 단계; 상기 노출된 소자분리 영역을 식각하여 트렌치를 형성하는 단계; 상기 트렌치가 매립하지 않는 범위내에서 기판 결과물 상에 제1절연막을 형성하는 단계; 상기 제1절연막 형성시 트렌치 내에 발생된 스페이스를 매립하도록 제1절연막 상에 비정질 실리콘막을 형성하는 단계; 상기 스페이서 내에 매립된 비정질 실리콘막을 제외한 나머지 제1절연막 상에 형성된 비정질 실리콘막 부분을 선택적으로 제거하는 단계; 상기 비정질 실리콘막을 포함한 제1절연막 상에 트렌치를 매립하도록 제2절연막을 형성하는 단계; 상기 하드마스크막이 노출될 때까지 제2절연막과 제1절연막을 CMP하는 단계; 및 상기 하드마스크막을 제거하는 단계;를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다.

여기서, 상기 비정질 실리콘막은 30∼300Å 두께로 형성하는 것을 특징으로 한다.

상기 비정질 실리콘막의 선택적 제거 단계와 상기 제2절연막의 형성 단계는 HDP-CVD 장비 내에서 인-시튜로 진행하는 것을 특징으로 한다.

상기 비정질 실리콘막의 선택적 제거는 HDP-CVD 장비 내에 O2 또는 Ar 가스만을 주입하는 스퍼터링 방식에 따라 수행하는 것을 특징으로 한다.

한편, 상기 비정질 실리콘막의 선택적 제거는 건식 식각 또는 습식 식각으로 수행하는 것을 특징으로 한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 트렌치 내에 보이드 없이 절연막을 매립하는 것으로써, 트렌치 내에 제1절연막을 형성한 후, 상기 제1절연막 형성시 트렌치 내에 발생한 스페이스(절연막이 채워지지 않는 부분)를 매립하도록 상기 제1절연막 상에 비정질 실리콘막을 형성한다. 그런다음, 상기 스페이스 내에 매립된 비정질 실리콘막을 제외한 나머지 제1절연막 상에 형성된 비정질 실리콘막 부분을 선택 제거한 후에, 비정질 실리콘막이 포함한 제1절연막 상에 트렌치를 매립하도록 제2절연막을 형성한다.

이렇게 하면, 상기 트렌치 내에 발생하는 스페이스에 비정질 실리콘막을 매립함으로써, 트렌치 내에 보이드의 발생을 방지할 수 있다. 그런다음, 상기 스페이스 내에 매립된 비정질 실리콘막을 제외한 나머지 비정질 실리콘막 부분을 선택적으로 제거함으로써, 비정질 실리콘막이 후속 CMP시 식각 방지막으로 작용하는 것을 방지할 수 있으며, 결과적으로 매립불량 없이 트렌치 내에 절연막을 매립할 수 있다.

즉, 트렌치 내에 제1절연막 형성시 트렌치 내에 발생한 스페이스 부분에 비정질 실리콘막을 매립함으로써, 보이드의 발생을 방지할 수 있다. 따라서, 트렌치 매립 불량의 발생을 방지할 수 있으며, 결과적으로, 소자분리막 자체의 특성은 물 론 소자 특성 및 제조수율을 향상시킬 수 있다.

자세하게, 도 2a 내지 도 2d를 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.

도 2a를 참조하면, 활성 영역 및 소자분리 영역을 구비한 실리콘 기판(10) 상에 패드산화막과 패드질화막으로 이루어진 하드마스크막(20)을 형성한 후, 상기 하드마스크막(20) 상에 소자 분리 영역을 노출시키는 감광막 패턴(미도시)을 형성한다. 그런다음, 상기 감광막 패턴을 식각마스크로 이용하여 노출된 하드마스크막(20)을 식각한 후, 상기 하드마스크막을 이용하여 기판(10)을 식각하여 트렌치(30)를 형성한다.

도 2b를 참조하면, 상기 감광막 패턴이 제거된 상태에서, 상기 기판 결과물에 대해 희생산화(sacrificial oxidation) 공정, 세정(cleaning) 공정 및 측벽산화(wall oxidation) 공정을 차례로 진행하고, 이를 통해, 트렌치 표면에 박막의 측벽 산화막(미도시)을 형성한다. 그런다음, 상기 기판 결과물 상에 라이너 질화막(미도시)과 라이너 산화막(미도시)을 차례로 형성한다

다음으로, 상기 트렌치(30)가 매립하지 않는 범위내에서 기판 결과물 상에 제1절연막(40)을 증착한다. 이때, 상기 제1절연막(40) 증착시 트렌치 내에 스페이스(절연막이 채워지지 않는 부분, 즉, 보이드)이 발생하게 된다. 이어서, 상기 제1절연막 형성시 트렌치 내에 발생된 스페이스를 매립하도록 제1절연막(40) 상에 비정질(amorphous) 실리콘막(50)을 30∼300Å 두께로 증착한다.

여기서, 본 발명은 트렌치 내에 발생한 스페이스에 비정질 실리콘막을 매립 함으로써, 결과적으로 후속 절연막 형성시 트렌치 내에 보이드 발생을 방지할 수 있다.

도 2c를 참조하면, 상기 스페이스 내에 매립된 비정질 실리콘막을 제외한 나머지 제1절연막 상(40)에 형성된 비정질 실리콘막 부분을 선택 제거한다. 여기서, 상기 비정질 실리콘막의 부분적 선택 제거는, 상기 비정질 실리콘막이 후속 CMP 진행시 식각 방지막으로 작용할 수 있으므로, 상기 비정질 실리콘막을 제거해야만 한다.

그런다음, 상기 비정질 실리콘막(50)을 포함한 제1절연막(40) 상에 트렌치를 완전 매립하도록 제2절연막(60)을 증착한다. 여기서, 상기 비정질 실리콘막의 선택적 제거와 상기 제2절연막의 증착은 HDP-CVD 장비 내에서 인-시튜로 진행하도록 한다.

다시말하면, HDP-CVD 장비 내에 O2 또는 Ar 가스만을 주입하는 스퍼터링 방식에 따라 수행하여 비정질 실리콘막을 선택 제거한 후에, HDP-CVD 장비 내에서 인-시튜로 제2절연막을 증착한다.

한편, 비정질 실리콘막의 선택적 제거는 건식 식각 또는 습식 식각으로 수행하는데, 이때, 제2절연막의 증착은 HDP-CVD 장비 내에서 인-시튜로 진행하지 않는다.

여기서, 본 발명은 상기 비정질 실리콘막을 HDP-CVD 장비 내에 O2 또는 Ar 가스만을 주입하는 스퍼터링 방식에 따라 선택적 제거함으로써, 결과적으로, 매립불량 없이 트렌치 내에 절연막을 매립할 수 있다.

도 2d를 참조하면, 상기 하드마스크막(20)이 노출될 때까지 제2절연막(60)과 제1절연막(50)을 CMP한 후, 상기 하드마스크막을 제거하여 본 발명에 따른 반도체 소자의 소자분리막(70)을 형성한다.

이상에서와 같이, 본 발명은 절연막 형성시 발생된 스페이스를 비정질 실리콘막으로 매립함으로써, 트렌치 내에 보이드의 발생을 방지할 수 있다.

또한, HDP-CVD 장비 내에서 인-시튜로 비정질 실리콘막의 선택적 제거와 후속 절연막의 증착을 수행함으로써, 결과적으로 매립 불량없이 트렌치 내에 절연막을 매립할 수 있다. 따라서, 트렌치의 매립 불량의 발생을 방지할 수 있으며, 결과적으로, 소자분리막 자체의 특성은 물론 소자 특성 및 제조수율을 향상시킬 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (5)

1. 활성 영역 및 소자분리 영역을 갖는 실리콘 기판 상에 상기 소자분리 영역을 노출시키는 하드마스크막을 형성하는 단계;

   상기 노출된 소자분리 영역을 식각하여 트렌치를 형성하는 단계;

   상기 트렌치가 매립하지 않는 범위내에서 기판 결과물 상에 제1절연막을 형성하는 단계;

   상기 제1절연막 형성시 트렌치 내에 발생된 스페이스를 매립하도록 제1절연막 상에 비정질 실리콘막을 형성하는 단계;

   상기 스페이서 내에 매립된 비정질 실리콘막을 제외한 나머지 제1절연막 상에 형성된 비정질 실리콘막 부분을 선택적으로 제거하는 단계;

   상기 비정질 실리콘막을 포함한 제1절연막 상에 트렌치를 매립하도록 제2절연막을 형성하는 단계;

   상기 하드마스크막이 노출될 때까지 제2절연막과 제1절연막을 CMP하는 단계; 및

   상기 하드마스크막을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
2. 제 1 항에 있어서, 상기 비정질 실리콘막은 30∼300Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
3. 제 1 항에 있어서, 상기 비정질 실리콘막의 선택적 제거 단계와 상기 제2절연막의 형성 단계는 HDP-CVD 장비 내에서 인-시튜로 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
4. 제 3 항에 있어서, 상기 비정질 실리콘막의 선택적 제거는 HDP-CVD 장비 내에 O2 또는 Ar 가스만을 주입하는 스퍼터링 방식에 따라 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
5. 제 1 항에 있어서, 상기 비정질 실리콘막의 선택적 제거는 건식 식각 또는 습식 식각으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.

Images