KR101019699B1 - 반도체 소자의 절연막 형성방법 - Google Patents

반도체 소자의 절연막 형성방법 Download PDF

Info

Publication number
KR101019699B1
KR101019699B1 KR1020070101425A KR20070101425A KR101019699B1 KR 101019699 B1 KR101019699 B1 KR 101019699B1 KR 1020070101425 A KR1020070101425 A KR 1020070101425A KR 20070101425 A KR20070101425 A KR 20070101425A KR 101019699 B1 KR101019699 B1 KR 101019699B1
Authority
KR
South Korea
Prior art keywords
film
sod
forming
usg
trench
Prior art date
Application number
KR1020070101425A
Other languages
English (en)
Other versions
KR20090036318A (ko
Inventor
김태호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070101425A priority Critical patent/KR101019699B1/ko
Publication of KR20090036318A publication Critical patent/KR20090036318A/ko
Application granted granted Critical
Publication of KR101019699B1 publication Critical patent/KR101019699B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 절연막의 특성을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 절연막 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 절연막 형성방법은, 반도체 기판의 소자분리 영역을 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 표면 상에 SA-USG(Sub Atmospheric-Undoped Silicate Glass)막을 형성하는 단계; 및 상기 SA-USG막 상에 상기 트렌치를 매립하도록 SOD막을 형성하는 단계;를 포함한다.

Description

반도체 소자의 절연막 형성방법{METHOD FOR FORMING DIELECTRIC LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 절연막 형성방법에 관한 것으로, 보다 상세하게는, 절연막의 특성을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 절연막 형성방법에 관한 것이다.
주지된 바와 같이, 반도체 소자의 제조시 소자들 사이의 전기적 분리를 위한 소자분리용 절연막 및 도전 패턴들 사이를 매립하기 위한 갭-필용 절연막의 형성 과정이 필수적이다. 상기 절연막의 형성방법으로 통상 단차피복성(Step Coverage)이 우수한 HDP(High Density Plasma) 공정을 사용해 왔다.
한편, 반도체 소자의 고집적화 추세가 가속화됨에 따라 소자의 디자인 룰이 함께 감소하게 되었으며, 이에 수반하여 상기 소자들 사이의 전기적 분리 및 도전 패턴들 사이를 매립하기 위한 절연막의 형성방법이 변하게 되었다.
즉, 기존의 HDP 공정을 적용하는 절연막의 형성시 사이즈가 감소된 공간의 매립에 한계가 발생하게 되었으며, 이에, 고집적 소자의 제조시 절연막의 형성방법으로서, 플로우(Flow) 특성이 우수한 SOD(Spin-On Dielectric) 공정이 제안되었다.
이하에서는, 종래의 SOD 공정을 적용한 반도체 소자의 절연막 형성방법을 간략하게 설명하도록 한다.
먼저, 패턴이 형성된 반도체 기판 상에 상기 패턴을 매립하도록 절연막을 형성한다. 상기 절연막은 Si-N-H 구조의 고분자 중합체, 예컨데, 과수소화 폴리실라잔 중합체(Perhydro-Polysilazane)를 SOD 공정으로 형성한다. (이하, SOD막) 여기서, 상기 패턴은 반도체 기판의 활성 영역을 정의하도록 식각된 트렌치이거나, 또는, 워드라인 및 비트 라인 등의 도전성 구조물들 사이의 공간이다.
그런 다음, 상기 SOD막 내의 용매가 휘발되고 산화되어 SiO2막으로 이루어진 절연막이 형성되도록 상기 절연막을 어닐링한다. 이때, 어닐링은 고온 및 습식 분위기에서 수행되며, 이러한 어닐링을 통해 SOD막 내의 N기, H기 등이 아웃개싱(Outgassing)됨과 아울러 상기 어닐링시 주입되는 O2와 SOD막이 열화학 반응을 일으켜 SiO2막으로 변환된다.
그러나, 전술한 종래 기술의 경우에는 상기 SOD막을 구성하는 분자들의 크기가 다양하기 때문에 상기 절연막 내에 공극의 발생이 유발되며, SOD막과 도전성 패턴 간의 접착성이 취약해 절연막 내에 크랙(Crack)이 발생된다.
또한, 전술한 종래 기술의 경우에는 상기 어닐링 공정시 SOD막 내의 유기물 분자들이 N-H 형태로 아웃개싱되면서 막 내에 균일하지 못한 공극 및 덜 치밀화된 부분이 발생되며, 어닐링 공정시의 고온 분위기로 인해 상기 유기물 분자들의 휘발이 보다 활발하게 일어나므로 상기 공극의 발생 가능성이 더욱 증가한다. 이러한 공극은 후속 공정시 전기적인 단락(Short)을 유발한다.
게다가, 전술한 종래 기술의 경우에는 상기 어닐링시 유동성의 SOD막이 고체화됨에 따라 상기 SOD막의 부피 수축이 많이 발생할 뿐 아니라 고온 분위기의 어닐링으로 인해 반도체 기판 부분이나 도전막 부분이 산화되며, 그 결과, 소자 특성 및 신뢰성이 저하된다.
본 발명은 절연막의 특성을 개선할 수 있는 반도체 소자의 절연막 형성방법을 제공한다.
또한, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 절연막 형성방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 소자의 절연막 형성방법은, 반도체 기판의 소자분리 영역을 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 표면 상에 SA-USG(Sub Atmospheric-Undoped Silicate Glass)막을 형성하는 단계; 및 상기 SA-USG막 상에 상기 트렌치를 매립하도록 SOD막을 형성하는 단계;를 포함한다.
여기서, 상기 트렌치의 표면 상에 SA-USG막을 형성하는 단계는, 상기 트렌치를 포함하는 반도체 기판 상에 상기 트렌치 내에서 심(Seam)이 발생되도록 SA-USG막을 증착하는 단계; 및 상기 심이 노출되도록 상기 SA-USG막을 CMP하는 단계;를 포함한다.
상기 SA-USG막은 100∼600Torr의 압력 조건으로 형성한다.
상기 SA-USG막은 상기 트렌치 내부를 50∼80% 매립하는 두께로 형성한다.
상기 SOD막을 형성하는 단계 후, 상기 SOD막을 어닐링하는 단계;를 더 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 소자의 절연막 형성방법은, 반도체 기판 상에 도전 패턴들을 형성하는 단계; 상기 도전 패턴들을 포함하는 반도체 기판 상에 하지층의 프로파일을 따라 SA-USG막을 형성하는 단계; 및 상기 SA-USG막 상에 상기 도전 패턴들 사이의 공간을 매립하도록 SOD막을 형성하는 단계;를 포함한다.
여기서, 상기 도전 패턴은 워드 라인, 또는, 비트 라인이다.
상기 SA-USG막은 100∼600Torr의 압력 조건으로 형성한다.
상기 SA-USG막은 상기 도전 패턴 사이의 공간을 50∼80% 매립하는 두께로 형성한다.
상기 SOD막을 형성하는 단계 후, 상기 SOD막을 어닐링하는 단계;를 더 포함한다.
이상에서와 같이, 본 발명은 소자들 사이의 전기적 분리를 위한 소자분리용 절연막 및 도전 패턴들 사이를 매립하기 위한 갭-필용 절연막의 형성시 SA-USG(Sub Atmospheric-Undoped Silicate Glass)막을 먼저 증착한 후에 SOD막을 증착함으로써, 상기 SOD막의 어닐링시 부피 수축을 최소화할 수 있으며, 이를 통해, 상기 어 닐링시 발생되는 결함을 방지할 수 있다.
따라서, 본 발명은 상기 절연막의 특성을 효과적을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있다.
본 발명은 반도체 소자의 고집적화 추세에 따라 미세해진 패턴의 매립을 위해, 먼저, 챔버 내의 압력을 적절히 조절하여 SA-USG막을 증착한 후, 상기 SA-USG막 상에 상기 패턴을 매립하도록 SOD막을 증착한다. 이때, 상기 패턴은 도전 패턴들 사이의 공간, 또는, 반도체 기판의 소자분리 영역에 형성된 트렌치이다.
이렇게 하면, 상기 SOD막의 치밀화를 위한 어닐링시 SOD막의 부피 수축을 최소화할 수 있으며, SOD막 내에 공극이 발생되거나 결함이 발생되는 현상을 방지할 수 있다. 이에 따라, 본 발명은 상기 공극으로 인해 유발되는 절연막의 전기적인 단락(Short)을 방지할 수 있다.
또한, 본 발명은 상기 절연막을 식각률이 높은 SOD막의 단일막이 아닌 SA-USG막과 SOD막의 이중막으로 형성함으로써, 후속 공정시 절연막에 가해지는 어택(Attack)을 감소시킬 수 있으며, SA-USG막과 SOD막 간의 접착력이 개선되어 크랙(Crack)의 발생을 억제할 수 있다.
게다가, 본 발명은 상기 절연막 내에서 SOD막이 차지하는 비율을 줄이고 대신 SA-USG막의 비중을 증가시킴으로써, SOD막의 어닐링시 반도체 기판 부분이나 도전막 부분이 산화되는 것을 방지하고 절연막 특성을 개선할 수 있으며, 그 결과, 소자 특성 및 신뢰성을 향상시킬 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 활성 영역 및 소자분리 영역을 포함하는 반도체 기판(100) 상에 하드마스크막(102)을 형성한 후, 상기 하드마스크막(102)을 패터닝하여 상기 소자분리 영역을 노출시킨다. 그런 다음, 상기 노출된 소자분리 영역의 반도체 기판(100) 부분을 식각하여 트렌치(T)를 형성한다.
도 1b를 참조하면, 상기 트렌치(T)를 포함하는 반도체 기판(100) 및 하드마스크막(102) 상에 O3를 사용하여 SA-USG막(104)을 증착한다. 상기 SA-USG막(104)은 단차피복성(Step Coverage)이 향상되도록 반도체 기판(100)이 안착된 챔버 내의 압력을 적절히 조절하여 100∼600Torr 정도의 압력, 예컨데, 430Torr 정도의 압력 조건으로 증착한다.
이때, 상기 SA-USG막(104)은 상기 트렌치(T) 내부에서 심(Seam : S)이 발생되어 트렌치(T)를 완전히 매립하지 않도록, 바람직하게는, 트렌치(T) 내부를 50∼80% 정도만 매립하는 두께로 증착한다.
도 1c를 참조하면, 상기 SA-USG막(104)을 상기 하드마스크막(102)이 노출될 때까지 평탄화, 예컨데, CMP(Chemical Mechanical Polishing)한다. 상기 CMP를 통해 SA-USG막(104)이 하드마스크막(102)의 측벽 및 트렌치(T)의 표면 상에만 잔류되 며, 상기 트렌치(T) 내부의 심(S)이 노출된다.
도 1d를 참조하면, 상기 CMP된 SA-USG막(104) 상에 Si-N-H 구조의 고분자 중합체, 예컨데, 과수소화 폴리실라잔 중합체(Perhydro-Polysilazane)를 이용하여 SOD막(106)을 형성한다. 상기 SOD막(106)은 상기 트렌치(T)를 매립하도록, 바람직하게는, 상기 CMP로 인해 노출된 심(S)을 매립하도록 형성한다.
그런 다음, SOD막(106) 내의 용매가 휘발되고 산화되도록 어닐링한다. 상기 어닐링을 통해 SOD막(106) 내의 N기, H기 등이 아웃개싱(Outgassing)됨과 아울러 상기 어닐링시 주입되는 O2와 SOD막(106)이 열화학 반응을 일으켜 SiO2막으로 변환된다.
이어서, 상기 SOD막(106)을 하드마스크막(102)이 노출될 때까지 평탄화, 예컨데, CMP해서 SA-USG막(104)과 SOD막(106)의 이중막으로 이루어진 소자분리용 절연막(108)을 형성한다. 이때, 상기 SA-USG막(104)은 절연막의 50∼80% 정도를 차지한다.
이후, 도시하지는 않았지만 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.
여기서, 본 발명은 트렌치의 표면에 SA-USG막을 형성함으로써, SOD막 내의 N기, H기 등의 아웃개싱을 원활하게 함과 아울러, 상기 SOD막 내에 잔류된 N기, H기 등이 SA-USG막 내에 트랩(Trap)시킴으로써, SOD막 내의 불순물을 효과적으로 제거하여 절연막의 특성을 개선할 수 있다. 아울러, 본 발명은 SOD막의 증착 전에 선형 산화막의 형성을 생략할 수 있으며, SOD막의 어닐링시 트렌치 표면의 반도체 기판 부분이 산화되는 것을 억제할 수 있다.
또한, 본 발명은 트렌치 내에 형성된 절연막의 50∼80% 정도를 SA-USG막으로 형성하고 나머지 부분 만을 SDO막으로 형성함으로써, 후속 어닐링시 SOD막의 부피 수축 및 SOD막 내에 발생되는 공극 및 크랙을 최소화하여 절연막 내의 결함 발생을 방지할 수 있다.
게다가, 본 발명은 절연막 내에서 SOD막이 차지하는 비중을 종래보다 줄임으로써 SOD막의 증착시 고가의 고분자 중합체의 사용량을 감소시킬 수 있으며, 후속 공정시 취약한 SOD막 부분이 감소되므로 종래 보다 고온의 어닐링 조건을 견딜 수 있다. 따라서, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있다.
한편, 전술한 본 발명의 일 실시예는 트렌치 내에 형성되는 소자분리용 절연막의 형성시 이와 같은 효과를 얻을 수 있었으나, 본 발명의 다른 실시예로서, 도전 패턴 간의 매립을 위한 갭-필용 절연막의 형성시 이와 동일한 효과를 얻을 수 있다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하부 구조물이 형성된 반도체 기판(200) 상에 서로 이격되는 다수개의 도전 패턴(202)을 형성한다. 상기 도전 패턴(202)은 예컨데, 워드 라인이거나, 또는, 비트 라인으로 형성한다.
도 2b를 참조하면, 상기 도전 패턴(202)을 포함하는 반도체 기판 상에 SA- USG막(204)을 증착한다. 상기 SA-USG막(204)은 단차피복성이 향상되도록 반도체 기판(200)이 안착된 챔버 내의 압력을 적절히 조절하여 100∼600Torr 정도의 압력, 예컨데, 430Torr 정도의 압력 조건으로 증착한다. 이때, 상기 SA-USG막(204)은 상기 도전 패턴(202)들 사이의 공간을 50∼80% 정도만 매립하는 두께로 증착한다.
도 2c를 참조하면, 상기 SA-USG막(204) 상에 Si-N-H 구조의 고분자 중합체, 예컨데, 과수소화 폴리실라잔 중합체를 이용하여 SOD막(206)을 형성한다. 상기 SOD막(206)은 상기 도전 패턴(202)들 사이의 공간을 매립하도록 형성한다. 그런 다음, SOD막(206) 내의 용매가 휘발되고 산화되도록 어닐링한다. 상기 어닐링을 통해 SOD막(206) 내의 N기, H기 등이 아웃개싱됨과 아울러 상기 어닐링시 주입되는 O2와 SOD막(206)이 열화학 반응을 일으켜 SiO2막으로 변환된다.
그 결과, 반도체 기판(200) 상에 형성된 도전 패턴(202)들 사이의 공간을 매립하여 SA-USG막(204)과 SOD막(206)의 이중막으로 이루어진 갭-필용 절연막(208)을 형성한다. 이때, 상기 SA-USG막(204)은 절연막의 50∼80% 정도를 차지한다.
이후, 도시하지는 않았지만 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 반도체 기판 102 : 하드마스크막
T : 트렌치 202 : 도전 패턴
104, 204 : SA-USG막 106, 206 : SOG막
108, 208 : 절연막

Claims (10)

  1. 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 포함하는 반도체 기판 상에 상기 트렌치 내에서 심(Seam)이 발생되도록 SA-USG막을 증착하는 단계;
    상기 심이 노출되도록 상기 SA-USG막을 CMP하는 단계;
    상기 CMP된 SA-USG막 상에 상기 트렌치를 매립하도록 SOD막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 SA-USG막은 100∼600Torr의 압력 조건으로 형성하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  4. 제 1 항에 있어서,
    상기 SA-USG막은 상기 트렌치 내부를 50∼80% 매립하는 두께로 형성하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  5. 제 1 항에 있어서,
    상기 SOD막을 형성하는 단계 후,
    상기 SOD막을 어닐링하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020070101425A 2007-10-09 2007-10-09 반도체 소자의 절연막 형성방법 KR101019699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070101425A KR101019699B1 (ko) 2007-10-09 2007-10-09 반도체 소자의 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070101425A KR101019699B1 (ko) 2007-10-09 2007-10-09 반도체 소자의 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20090036318A KR20090036318A (ko) 2009-04-14
KR101019699B1 true KR101019699B1 (ko) 2011-03-07

Family

ID=40761338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101425A KR101019699B1 (ko) 2007-10-09 2007-10-09 반도체 소자의 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR101019699B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096637B2 (en) 2014-09-22 2018-10-09 Samsung Electronics Co., Ltd. Pixel for CMOS image sensor and image sensor including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157776A1 (en) * 2005-01-20 2006-07-20 Cheng-Hung Chang System and method for contact module processing
KR20070058122A (ko) * 2005-12-01 2007-06-07 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20070060341A (ko) * 2005-12-08 2007-06-13 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20070070967A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157776A1 (en) * 2005-01-20 2006-07-20 Cheng-Hung Chang System and method for contact module processing
KR20070058122A (ko) * 2005-12-01 2007-06-07 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20070060341A (ko) * 2005-12-08 2007-06-13 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20070070967A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096637B2 (en) 2014-09-22 2018-10-09 Samsung Electronics Co., Ltd. Pixel for CMOS image sensor and image sensor including the same

Also Published As

Publication number Publication date
KR20090036318A (ko) 2009-04-14

Similar Documents

Publication Publication Date Title
JP4679193B2 (ja) 半導体装置の製造方法及び半導体装置
US7071126B2 (en) Densifying a relatively porous material
JP5263482B2 (ja) 多層配線構造および多層配線の製造方法
KR100571658B1 (ko) 반도체소자 제조 방법
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
JP3887175B2 (ja) 半導体装置及びその製造方法
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR101019699B1 (ko) 반도체 소자의 절연막 형성방법
KR100593673B1 (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
KR20120098044A (ko) 반도체 장치의 제조 방법
JP4948278B2 (ja) 半導体装置の製造方法
KR100871383B1 (ko) 반도체 소자의 절연막 형성방법
JP2003209169A (ja) 半導体装置の製造方法
KR100313785B1 (ko) 반도체소자의 층간절연막 형성방법
KR20050003010A (ko) 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR20000010134A (ko) 반도체 장치의 제조 방법
KR100557946B1 (ko) Ｂｐｓｇ막 형성 방법
KR100677990B1 (ko) 반도체 소자의 제조 방법
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100450569B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100846991B1 (ko) 반도체 소자 제조 방법
KR100831682B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101026482B1 (ko) 반도체 소자의 절연막 형성방법
KR100891535B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee