KR101026482B1 - 반도체 소자의 절연막 형성방법 - Google Patents

반도체 소자의 절연막 형성방법 Download PDF

Info

Publication number
KR101026482B1
KR101026482B1 KR1020070091792A KR20070091792A KR101026482B1 KR 101026482 B1 KR101026482 B1 KR 101026482B1 KR 1020070091792 A KR1020070091792 A KR 1020070091792A KR 20070091792 A KR20070091792 A KR 20070091792A KR 101026482 B1 KR101026482 B1 KR 101026482B1
Authority
KR
South Korea
Prior art keywords
insulating film
annealing
forming
reactor
interlayer insulating
Prior art date
Application number
KR1020070091792A
Other languages
English (en)
Other versions
KR20090026677A (ko
Inventor
정채오
이종민
김찬배
안현주
이효석
민성규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070091792A priority Critical patent/KR101026482B1/ko
Publication of KR20090026677A publication Critical patent/KR20090026677A/ko
Application granted granted Critical
Publication of KR101026482B1 publication Critical patent/KR101026482B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 절연막 형성방법이 개시되어 있다. 반도체 소자의 절연막 형성방법은, 반도체 기판 상에 도전 패턴을 형성하는 단계와, 상기 도전 패턴의 표면에 제1 반응기를 형성하는 단계와, 상기 제1 반응기가 형성된 상기 도전 패턴을 덮는 층간 절연막을 형성하는 단계와, 상기 층간 절연막의 표면에 제2 반응기를 형성하는 단계와, 상기 층간 절연막을 어닐링하는 단계를 포함한다.
이로써, 본 발명에 따르면, 상기 도전 패턴 및 층간절연막의 표면에 제1 반응기 및 제2 반응기를 형성해줌으로써, 상기 도전 패턴 및 층간절연막의 공극을 제어할 수 있다. 따라서, 상기 제1 반응기 및 제2 반응기로 공극을 제어해줌으로써, 상기 층간절연막 막내의 치밀화를 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 절연막 형성방법{Method for forming dielectric layer of semiconductor device}
본 발명은 반도체 소자의 절연막 형성방법에 관한 것이다.
일반적으로, 반도체 소자에서 소자들간 사이의 전기적 분리를 위한 소자분리용 절연막 및 도전 패턴들간 사이를 매립하기 위한 갭-필(Gap-Fill)용 절연막의 형성이 필수적이다. 상기 절연막의 형성방법으로 통상 단차피복성(Step Coverage)이 우수한 HDP(High Density Plasma) 공정을 사용해왔다.
그러나, 반도체 소자의 고집적화됨에 따라 소자의 디자인 룰(Design rule)이 함께 감소하게 되어, 이로 인해, 상기 소자들간 사이의 전기적 분리 및 도전 패턴들간 사이를 매립하기 위한 절연막의 형성방법이 변하게 되었다. 즉, 기존의 HDP 공정을 적용하는 절연막 형성할 때에, 상기 소자들간 사이 및 도전 패턴들간 사이의 사이즈가 감소하게 되면서, 공간의 매립에 한계가 발생하게 되었다.
한편, 40급nm 이하의 소자의 제조 공정에서 상기 소자들간 사이 및 도전 패턴들간 사이의 공간을 매립하기 위해 상기 절연막의 형성방법으로서, 플로우(Flow) 특성이 우수한 SOG(Spin-On Glass) 코팅 공정이 제안되었다.
이하에서는, SOG 코팅 공정을 적용한 반도체 소자의 절연막 형성방법을 간략하게 설명하도록 한다.
먼저, 도전 패턴이 형성된 반도체 기판 상에 상기 도전 패턴을 매립하도록 절연막을 형성한다. 상기 절연막은 Si-N-H 구조의 고분자 중합체, 예컨데, 과수소화 폴리실라잔 중합체(Perhydro-Polysilazane : 이하, PSZ막)를 SOG 코팅 공정으로 형성한다. 여기서, 상기 도전 패턴은 상기 반도체 기판의 활성 영역을 정의하도록 식각된 트렌치이거나, 도전성 구조물들 사이의 공간이다.
그런 다음, 상기 절연막을 베이킹한 후, H2O 분위기에서 습식 어닐링한다. 이때, 상기 베이킹 및 습식 어닐링을 통해 상기 PSZ막 내의 용매가 휘발되고, 산화되어 SiO2막으로 이루어진 절연막이 형성된다. 다시 말해, 상기 PSZ막 내의 N기, H기 등이 아웃개싱(Out-gassing)과 아울러 상기 습식 어닐링 공정에서 주입되는 O2와 열화학 반응을 일으켜 SiO2막으로 변환된다.
그러나, 전술한 종래 기술의 경우, 상기 PSZ막을 구성하는 분자들의 크기가 다양하기 때문에 상기 절연막 내에 공극의 발생이 유발하게 된다. 또한, 상기 습식 어닐링 공정에서 상기 PSZ막 내의 유기물 분자들이 N-H 형태로 아웃개싱되면서, 상기 절연막 내에 균일하지 못한 공극 및 덜 치밀화된 부분이 발생하게 된다.
게다가, 상기 습식 어닐링 공정에서의 고온 분위기로 인하여 상기 PSZ막 내의 유기물 분자들의 휘발이 보다 활발하게 일어나므로 절연막 내의 공극 발생 가능성이 더욱 증가하게 된다.
도 1은 종래 기술의 문제점을 보여주는 반도체 소자의 사진이다. 도시된 바와 같이, 상기 습식 어닐링 공정을 수행할 때, 상기 절연막 내에 균일하지 못한 공극이 발생하게 되며, 이로 인해, 후속의 콘택 형성 공정에서의 전기적인 단락(Short)을 유발시켜 소자의 특성을 열화시킬 뿐만 아니라 반도체 소자의 제조 수율을 저하시킨다.
또한, 이와 같은 공극은, 후속으로 수행되는 세정 공정에 의해 공극의 크기가 더욱 확대되기 때문에, 상기 세정 공정을 수행하기 전에 공극을 제어할 필요가 있다.
본 발명은 공극의 크기가 감소되고, 치밀한 절연막을 형성할 수 있는 반도체 소자의 절연막 형성방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 소자의 절연막 형성방법은, 반도체 기판 상에 도전 패턴을 형성하는 단계와, 상기 도전 패턴의 표면에 제1 반응기를 형성하는 단계와, 상기 제1 반응기가 형성된 상기 도전 패턴을 덮는 층간 절연막을 형성하는 단계와, 상기 층간 절연막의 표면에 제2 반응기를 형성하는 단계와, 상기 층간 절연막을 어닐링하는 단계를 포함한다.
여기서, 상기 도전 패턴은 게이트 구조물 및 비트라인이다.
상기 제1 반응기 및 상기 제2 반응기는 산소기를 포함한다.
상기 도전 패턴 및 상기 층간 절연막의 표면은, 상기 제1 반응기 및 상기 제2 반응기에 의하여 100∼200Å의 깊이로 산화처리된다.
상기 제1 반응기 및 상기 제2 반응기를 형성하는 단계는, 플라즈마화된 오존을 상기 도전 패턴 및 상기 층간절연막의 표면에 제공하는 단계를 포함한다.
상기 플라즈마화된 오존을 상기 도전 패턴 및 상기 층간절연막의 표면에 제공하는 단계에서, 상기 플라즈마화된 오존은, 10000∼15000sccm의 O3가스를 500∼700W의 파워로 10∼60초 동안 제공된다.
상기 제1 반응기, 상기 층간절연막 및 상기 제2 반응기를 형성하는 단계는 적어도 2회 반복적으로 수행하는 단계를 포함한다.
상기 층간절연막은 PSZ(Perhydropolysilazane)막을 포함한다.
상기 어닐링은 H2와 O2의 혼합가스를 H2O 분위기하에서 4∼16slm 유량으로 60∼120분 동안 습식 어닐링 공정에 의하여 수행된다.
상기 H2는 2∼8slm 유량을 가지며, 상기 O2는 2∼8slm 유량을 갖는다.
상기 어닐링은 적어도 1회 수행한다.
상기 어닐링은 1차 어닐링하는 단계 및 2차 어닐링하는 단계를 포함한다.
상기 1차 어닐링은 300∼400℃의 온도에서 수행한다.
상기 2차 어닐링은 상기 1차 어닐링보다 상대적으로 높은 온도에서 수행한다.
상기 2차 어닐링은 600∼700℃의 온도에서 수행한다.
본 발명의 다른 실시예에 따른 반도체 소자의 절연막 형성방법은, 반도체 기판 상에 도전 패턴을 형성하는 단계와, 상기 도전 패턴의 표면에 제1 반응기를 주입하여 제1 공극제어막을 형성하는 단계와, 상기 제1 공극제어막이 형성된 상기 도전 패턴을 덮는 층간절연막을 형성하는 단계와, 상기 층간절연막의 표면에 제2 반응기를 주입하여 제2 공극제어막을 형성하는 단계와, 상기 층간절연막을 어닐링하는 단계를 포함한다.
여기서, 상기 도전 패턴은 게이트 구조물 및 비트라인이다.
상기 제1 반응기 및 제2 반응기는 산소기를 포함한다.
상기 제1 공극제어막 및 제2 공극제어막은, 상기 제1 반응기 및 상기 제2 반응기에 의하여 100∼200Å의 두께로 형성된다.
상기 제1 공극제어막 및 제2 공극제어막은, 플라즈마화된 오존을 상기 도전 패턴 및 상기 층간절연막의 표면에 제공하여 형성한다.
상기 제1 공극제어막 및 제2 공극제어막의 형성은, 10000∼15000sccm의 O3가스를 500∼700W의 파워로 10∼60초 동안 수행한다.
상기 제1 공극제어막, 상기 층간절연막 및 상기 제2 공극제어막을 형성하는 단계는, 적어도 2회 반복적으로 수행하는 단계를 포함한다.
상기 층간절연막은 PSZ(Perhydropolysilazane)막을 포함한다.
상기 어닐링은 H2와 O2의 혼합가스를 H2O 분위기하에서 4∼16slm 유량으로 60∼120분 동안 습식 어닐링 공정에 의하여 수행된다.
상기 H2는 2∼8slm 유량을 가지며, 상기 O2는 2∼8slm 유량을 갖는다.
상기 어닐링은 적어도 1회 수행한다.
상기 어닐링은 1차 어닐링하는 단계 및 2차 어닐링하는 단계를 포함한다.
상기 1차 어닐링은 300∼400℃의 온도에서 수행한다.
상기 2차 어닐링은 상기 1차 어닐링보다 상대적으로 높은 온도에서 수행한다.
본 발명은, 반도체 소자의 고집적화 추세에 따라 미세해진 도전 패턴의 매립을 위해 SOG 코팅 공정을 통해 PSZ막으로 절연막을 형성한다. 이때, 상기 절연막이 치밀해지도록 상기 SOG 코팅 전 또는 후에 O3 가스를 이용한 플라즈마 처리를 수행한다.
이렇게 하면, 상기 절연막 내에 산소기를 집어 넣어줌으로써, 상기 절연막 내의 공극의 크기가 감소되거나, 상기 공극의 발생 없이 치밀한 막을 형성할 수 있어, 소자의 특성을 개선하고 반도체 소자의 제조 수율을 향상시킬 수 있다.
도 2a 내지 도 2f들은 본 발명의 일 실시예에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도들이다.
도 2a를 참조하면, 반도체 기판(200) 상에는 도전 패턴(210)이 형성된다. 상기 도전 패턴(210)은, 예를 들어, 게이트 구조물 및 비트라인일 수 있다.
도 2b를 참조하면, 상기 도전 패턴(210)의 표면에 플라즈마화된 오존(O3)을 제공하여 제1 반응기(220a)를 형성한다. 상기 제1 반응기(220a)는 산소기를 포함하며, 상기 도전 패턴(210)의 표면은 상기 제1 반응기(220a)로 인하여 약100∼약200Å의 깊이로 산화처리된다.
상기 도전 패턴(210)의 표면을 제1 반응기(220a)를 이용하여 산화처리하기 위하여, 약10,000∼약15,000sccm의 유량을 갖는 오존 가스는 약500∼약700W의 파워에서 플라즈마되고, 상기 플라즈마화된 오존(O3)은 상기 도전 패턴(210)의 표면에 약10∼약60초 동안 제공된다.
도 2c를 참조하면, 상기 제1 반응기(220a)를 이용하여 산화처리된 상기 도전 패턴(210)들 사이에는 층간 절연막(230)이 형성된다. 상기 층간 절연막(230)은 Si-N-H 구조의 고분자 중합체, 예컨데, PSZ(Perhydropolysilszane)막일 수 있고, 상기 PSZ막은 SOG(Spin-On Glass) 코팅 공정에 의하여 형성된다.
상기 SOG 코팅 공정은 갭-필(Gap-fill) 특성이 우수하므로, 상기 SOG 코팅 공정을 통해 형성된 상기 층간 절연막(230)은 상기 도전 패턴(210)들 사이의 미세한 공간을 매립할 수 있다. 또한, 상기 층간 절연막(230)은, 예를 들어, 상기 플라즈마화된 오존에 의해 상기 제1 반응기(220a)와 반응하기 때문에, 상기 층간절연막(230) 내에 형성된 미세한 공극을 제거할 수 있다.
이와 다르게, 상기 플라즈마화된 오존의 제공을 통해 상기 도전 패턴(210)의 표면에 상기 제1 반응기(220a)를 형성한 후, 상기 SOG 코팅 공정을 적어도 2회 반복적으로 수행하여 지정된 두께의 층간 절연막(230)을 형성할 수 있다.
도 2d를 참조하면, 상기 제1 반응기(220a)가 형성된 상기 도전 패턴(210)을 덮는 층간 절연막(230) 표면에 플라즈마화된 오존을 다시 제공하여 상기 층간절연막(230)의 표면에 제2 반응기(220b)를 형성한다. 상기 제2 반응기(220b)는 산소기를 포함하며, 상기 층간 절연막(230)의 표면은 상기 제2 반응기(220a)로 인하여 약100∼약200Å의 두께로 산화처리된다.
이때, 상기 층간 절연막(230)을 제2 반응기(220b)를 이용하여 산화처리하기 위하여, 약10,000∼약15,000sccm의 유량을 갖는 오존 가스는 약500∼약700W의 파워에서 플라즈마화되고, 상기 플라즈마화된 오존은 상기 층간 절연막(230)의 표면에 약10∼약60초 동안 제공된다.
도 2e를 참조하면, 상기 플라즈마화된 오존에 의하여 산화처리된 층간 절연막(230)은 H2와 O2가 혼합된 H2O 분위기하에서 1차 습식 어닐링 공정에 의하여 치밀화된다.
상기 H2와 O2가 혼합된 H2O 분위기하에서 상기 1차 습식 어닐링 공정으로 상기 층간 절연막(230)을 치밀화시킬 때, 상기 H2와 O2가 혼합된 H2O 분위기하에서, 상기 H2와 O2는, 예를 들어, H2와 O2가 각각 2∼8slm 유량으로 300∼400℃의 온도에서 수행된다.
도 2f를 참조하면, 상기 1차 습식 어닐링 공정이 수행된 상기 층간 절연막(230)은 상기 H2와 O2가 혼합된 H2O 분위기하에서 상기 1차 습식 어닐링을 수행할 때보다 상대적으로 높은 온도로 다시 한번 2차 습식 어닐링 공정에 의하여 치밀화된다.
여기서, 상기 H2와 O2가 혼합된 H2O 분위기하에서 상기 2차 습식 어닐링 공정으로 상기 층간 절연막(230)을 치밀화시킬 때, 상기 H2와 O2가 혼합된 H2O 분위기하에서, 상기 H2와 O2는, 예를 들어, H2와 O2가 각각 2∼8slm 유량으로 600∼700℃의 온도에서 수행된다.
이때, 상기 1차 습식 어닐링 공정과 2차 습식 어닐링 공정을 모두 포함하여 60∼120분 정도 동안 수행될 수 있다.
여기서, 본 발명은 상기 어닐링 공정은 적어도 1회 수행하는 것을 포함하며, 상기 1차 및 2차 습식 어닐링을 통해, 상기 층간 절연막(230)을 형성하기 위한 매립 공정에서 주입되는 산소기와 열화학 반응을 일으켜, 이를 통해, PSZ막으로 이루어진 상기 층간 절연막(230)이 산화되어 SiO2막으로 변환된다.
이때, 본 발명은, 상기 층간 절연막(230)을 형성하기 위한 매립 공정에서 형성되는 공극을 상기 층간 절연막(230)을 형성하기 전 또는 후에 플라즈마화된 오존(O3)을 처리해줌으로써, 상기 층간 절연막(230) 내에 형성되는 공극의 크기를 감소시킬 수 있을 뿐만 아니라 상기 층간 절연막(230) 내에 공극이 없이 치밀한 막으로 형성할 수 있도록 해준다.
도 3a 내지 도 3f들은 본 발명의 다른 실시예에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 반도체 기판(300) 상에는 도전 패턴(310)이 형성된다. 상기 도전 패턴(310)은, 예를 들어, 게이트 구조물 및 비트라인일 수 있다.
도 3b를 참조하면, 상기 도전 패턴(310)의 표면에 제1 반응기를 주입하여 제1 공극제어막(320a)을 형성한다. 상기 제1 반응기를 주입하여 형성된 제1 공극제어막(320a)은 산소기를 포함하며, 상기 제1 공극제어막(320a)은 제1 반응기에 의하여 상기 도전 패턴(310)의 표면에 약100∼약200Å의 두께로 형성된다.
이때, 상기 도전 패턴(310)을 제1 반응기를 이용하여 제1 공극제어막(320a)을 형성하기 위하여, 플라즈마화된 오존(O3)을 제공하며, 예를 들어, 약10,000∼약15,000sccm의 유량을 갖는 오존 가스는 약500∼약700W의 파워에서 플라즈마화되고, 상기 플라즈마화된 오존은 상기 도전 패턴(310)의 표면에 약10∼약60초 동안 제공된다.
도 3c를 참조하면, 상기 제1 반응기(320a)를 이용하여 산화처리된 상기 도전 패턴(310)들 사이에는 층간 절연막(330)이 형성된다. 상기 층간 절연막(330)은 Si-N-H 구조의 고분자 중합체, 예컨데, PSZ(Perhydropolysilszane)막일 수 있고, 상기 PSZ막은 SOG(Spin-On Glass) 코팅 공정에 의하여 형성된다.
상기 SOG 코팅 공정을 통해 형성된 상기 층간 절연막(330)은 상기 도전 패턴(310)들 사이의 미세한 공간을 매립할 수 있다. 또한, 상기 층간 절연막(330)은, 예를 들어, 상기 플라즈마화된 오존에 의해 형성된 상기 제1 공극제어막(320a)과 반응하기 때문에, 상기 도전 패턴(310)들 사이의 미세한 공간을 매립할 수 있다. 따라서, 상기 층간 절연막(330) 내에 형성되는 미세한 공극을 제어할 수 있다.
이와 다르게, 상기 플라즈마화된 오존의 제공을 통해 상기 도전 패턴(310)의 표면에 상기 제1 공극제어막(320a)을 형성한 후, 상기 SOG 코팅 공정을 적어도 2회 반복적으로 수행하여 지정된 두께의 층간 절연막(230)을 형성할 수 있다.
도 3d를 참조하면, 상기 제1 반응기(320a)가 형성된 상기 도전 패턴(310)을 덮는 층간 절연막(330) 표면에 제2 반응기를 주입하여 제2 공극제어막(320b)을 형성한다. 상기 제2 반응기(320b)를 주입하여 형성된 제2 공극제어막(320b)은 산소기를 포함하며, 상기 제2 공극제어막(320b)은 상기 제2 반응기에 의하여 상기 층간 절연막(330)의 표면에 약100∼약200Å의 두께로 형성된다.
이때, 상기 층간 절연막(330)을 제2 반응기(320b)를 이용하여 제2 공극제어막(320b)을 형성하기 위하여, 상기와 같이 플라즈마화된 오존을 제공하며, 예를 들어, 약10,000∼약15,000sccm의 유량을 갖는 오존 가스는 약500∼약700W의 파워에서 플라즈마화되고, 상기 플라즈마화된 오존은 상기 층간 절연막(330)의 표면에 약10∼약60초 동안 제공된다.
도 3e를 참조하면, 상기 플라즈마화된 오존에 의하여 산화처리된 층간 절연막(330)은 H2와 O2가 혼합된 H2O 분위기하에서 1차 습식 어닐링 공정에 의하여 치밀화된다.
상기 H2와 O2가 혼합된 H2O 분위기하에서 상기 1차 습식 어닐링 공정으로 상 기 층간 절연막(330)을 치밀화시킬 때, 상기 H2와 O2가 혼합된 H2O 분위기하에서, 상기 H2와 O2는, 예를 들어, H2와 O2가 각각 2∼8slm 유량으로 300∼400℃의 온도에서 수행된다.
도 3f를 참조하면, 상기 1차 습식 어닐링 공정이 수행된 상기 층간 절연막(330)은 상기 H2와 O2가 혼합된 H2O 분위기하에서 상기 1차 습식 어닐링을 수행할 때보다 상대적으로 높은 온도로 다시 한번 2차 습식 어닐링 공정에 의하여 치밀화시킨다.
여기서, 상기 H2와 O2가 혼합된 H2O 분위기하에서 상기 2차 습식 어닐링 공정으로 상기 층간 절연막(330)을 치밀화시킬 때, 상기 H2와 O2가 혼합된 H2O 분위기하에서, 상기 H2와 O2는, 예를 들어, H2와 O2가 각각 2∼8slm 유량으로 600∼700℃의 온도에서 수행된다.
이때, 상기 1차 습식 어닐링 공정과 2차 습식 어닐링 공정을 모두 포함하여 60∼120분 정도 동안 수행될 수 있으며, 상기 어닐링 공정은 적어도 1회 수행하는 것을 포함한다.
이후, 도시하지는 않았으나, 상기 층간 절연막(230, 330)의 표면이 평탄화되도록 CMP(Chemical Mechanical Planarization)를 포함한다.
여기서, 본 발명은, 종래보다 분자의 크기가 작고 균일한 PSZ막으로 절연막을 형성함과 아울러 상기 층간 절연막(230, 330)을 코팅하기 전 또는 후에 수행하 는 플라즈마화된 오존(O3)으로 처리해 준 다음 어닐링을 수행함으로써, 상기 층간 절연막(230, 330) 내에 발생된 공극의 크기를 감소시키거나 공극의 발생 없이 치밀한 절연막을 형성할 수 있다.
즉, 상기 층간 절연막(230, 330)을 코팅하기 전 또는 후에 반응성이 우수한 O3 가스를 플라즈마화시켜 주입한 후, 상기 어닐링을 수행하여 공극 내에 산소기를 집어 넣어준다. 이를 통해, 상기 코팅된 층간 절연막(230, 330)의 공극을 제어할 수 있으며, 상기 층간 절연막(230, 330) 내의 유기물 분자들이 아웃개싱되어 공극이 발생되는 것을 방지할 수 있다.
도 4는 본 발명의 효과를 보여주는 반도체 소자의 사진이다.
도시된 바와 같이, 본 발명은 공극이 감소된 치밀한 절연막을 형성함으로써, 상기 공극으로 인해 유발되는 콘택의 전기적인 단락을 방지할 수 있으며, 이를 통해, 소자 특성을 개선하고 반도체 소자의 제조 수율을 향상시킬 수 있다.
게다가, 본 발명의 일 실시예 및 다른 실시예에서는 지정된 두께, 예를 들어, 약3,000∼약6,000Å 정도 두께의 층간 절연막을 형성한 후에 플라즈마화된 오존을 통해 전, 후처리 및 코팅 공정을 수행하였으나, 상기 층간 절연막의 형성과 플라즈마화된 오존을 통해 전, 후처리 및 코팅을 소망하는 두께의 절연막이 형성될 때까지 적어도 2회 반복적으로 수행함으로써, 공극 없이 더욱 치밀한 층간 절연막을 형성할 수 있다.
예를 들어, 6,000Å 정도 두께의 층간 절연막을 형성하고자 하는 경우에는, 우선, 플라즈마화된 오존을 사용하여 반도체 기판 상에 형성된 도전 패턴의 표면에 전처리를 수행한 후, 2,000Å 정도 두께의 제1 절연막을 형성한다. 그런 다음, 다시 플라즈마화된 오존을 사용하여 상기 제1 절연막의 표면에 전처리를 수행한 후, 2,000Å 정도 두께의 제2 절연막을 형성한다. 계속해서, 상기 제2 절연막의 표면에 또다시 플라즈마화된 오존을 사용하여 전처리를 수행한 다음, 제3 절연막을 코팅한다.
이와 같이, 전술한 본 발명의 일 실시예 및 다른 실시예에 따라 상기와 같은 공정을 반복적으로 수행하여 상기 제1 절연막, 제2 절연막 및 제3 절연막 내의 공극을 감소시켜 치밀화된 층간 절연막을 형성시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래의 문제점을 보여주는 반도체 소자의 사진이다.
도 2a 내지 도 2f들은 본 발명의 일 실시예에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도들이다.
도 3a 내지 도 3f들은 본 발명의 다른 실시예에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도들이다.
도 4는 본 발명의 효과를 보여주는 반도체 소자의 사진이다.

Claims (29)

  1. 반도체 기판 상에 도전 패턴을 형성하는 단계;
    상기 도전 패턴의 표면에 오존(O3)가스를 이용한 플라즈마 처리에 의하여 제1 반응기를 형성하는 단계;
    상기 제1 반응기가 형성된 상기 도전 패턴을 덮는 층간 절연막을 형성하는 단계;
    상기 층간 절연막의 표면에 오존(O3)가스를 이용한 플라즈마 처리에 의하여 제2 반응기를 형성하는 단계; 및
    상기 층간 절연막을 어닐링하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 도전 패턴은 게이트 구조물 및 비트라인인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 도전 패턴 및 상기 층간 절연막의 표면은, 상기 제1 반응기 및 상기 제 2 반응기에 의하여 100∼200Å의 깊이로 산화처리되는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 오존(O3)가스를 이용한 플라즈마 처리는, 10000∼15000sccm의 오존(O3)가스를 500∼700W의 파워로 10∼60초 동안 제공되는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  7. 제 1 항에 있어서,
    상기 제1 반응기, 상기 층간절연막 및 상기 제2 반응기를 형성하는 단계는 적어도 2회 반복적으로 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  8. 제 1 항에 있어서,
    상기 층간절연막은 PSZ(Perhydropolysilazane)막을 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  9. 제 1 항에 있어서,
    상기 어닐링은 H2와 O2의 혼합가스를 H2O 분위기하에서 4∼16slm 유량으로 60∼120분 동안 습식 어닐링 공정에 의하여 수행되는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  10. 제 9 항에 있어서,
    상기 H2는 2∼8slm 유량을 가지며, 상기 O2는 2∼8slm 유량을 갖는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  11. 제 1 항에 있어서,
    상기 어닐링은 적어도 1회 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  12. 제 11 항에 있어서,
    상기 어닐링은 1차 어닐링하는 단계 및 2차 어닐링하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  13. 제 12 항에 있어서,
    상기 1차 어닐링은 300∼400℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  14. 제 12 항에 있어서,
    상기 2차 어닐링은 상기 1차 어닐링보다 상대적으로 높은 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  15. 제 14 항에 있어서,
    상기 2차 어닐링은 600∼700℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  16. 반도체 기판 상에 도전 패턴을 형성하는 단계;
    상기 도전 패턴의 표면에 오존(O3)가스를 이용한 플라즈마 처리에 의해 형성된 제1 반응기를 주입하여 제1 공극제어막을 형성하는 단계;
    상기 제1 공극제어막이 형성된 상기 도전 패턴을 덮는 층간절연막을 형성하는 단계;
    상기 층간절연막의 표면에 오존(O3)가스를 이용한 플라즈마 처리에 의해 형성된 제2 반응기를 주입하여 제2 공극제어막을 형성하는 단계; 및
    상기 층간절연막을 어닐링하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  17. 제 16 항에 있어서,
    상기 도전 패턴은 게이트 구조물 및 비트라인인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  18. 삭제
  19. 제 16 항에 있어서,
    상기 제1 공극제어막 및 제2 공극제어막은, 상기 제1 반응기 및 상기 제2 반응기에 의하여 100∼200Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  20. 삭제
  21. 제 16 항에 있어서,
    상기 오존(O3)가스를 이용한 플라즈마 처리는, 10000∼15000sccm의 오존(O3)가스를 500∼700W의 파워로 10∼60초 동안 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  22. 제 16 항에 있어서,
    상기 제1 공극제어막, 상기 층간절연막 및 상기 제2 공극제어막을 형성하는 단계는, 적어도 2회 반복적으로 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  23. 제 16 항에 있어서,
    상기 층간절연막은 PSZ(Perhydropolysilazane)막을 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  24. 제 16 항에 있어서,
    상기 어닐링은 H2와 O2의 혼합가스를 H2O 분위기하에서 4∼16slm 유량으로 60∼120분 동안 습식 어닐링 공정에 의하여 수행되는 것을 특징으로 하는 반도체 소 자의 절연막 형성방법.
  25. 제 24 항에 있어서,
    상기 H2는 2∼8slm 유량을 가지며, 상기 O2는 2∼8slm 유량을 갖는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  26. 제 16 항에 있어서,
    상기 어닐링은 적어도 1회 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  27. 제 26 항에 있어서,
    상기 어닐링은 1차 어닐링하는 단계 및 2차 어닐링하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  28. 제 27 항에 있어서,
    상기 1차 어닐링은 300∼400℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  29. 제 27 항에 있어서,
    상기 2차 어닐링은 상기 1차 어닐링보다 상대적으로 높은 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
KR1020070091792A 2007-09-10 2007-09-10 반도체 소자의 절연막 형성방법 KR101026482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070091792A KR101026482B1 (ko) 2007-09-10 2007-09-10 반도체 소자의 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070091792A KR101026482B1 (ko) 2007-09-10 2007-09-10 반도체 소자의 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20090026677A KR20090026677A (ko) 2009-03-13
KR101026482B1 true KR101026482B1 (ko) 2011-04-01

Family

ID=40694582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070091792A KR101026482B1 (ko) 2007-09-10 2007-09-10 반도체 소자의 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR101026482B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213383A (ja) * 1995-02-08 1996-08-20 Nec Corp スピンオングラス膜の形成方法
KR20040013776A (ko) * 2002-08-08 2004-02-14 삼성전자주식회사 반도체 장치의 제조에서 층간 절연막 형성 방법
KR100505447B1 (ko) 2003-06-30 2005-08-04 주식회사 하이닉스반도체 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법
KR100574731B1 (ko) 2002-10-02 2006-04-28 가부시끼가이샤 도시바 반도체 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213383A (ja) * 1995-02-08 1996-08-20 Nec Corp スピンオングラス膜の形成方法
KR20040013776A (ko) * 2002-08-08 2004-02-14 삼성전자주식회사 반도체 장치의 제조에서 층간 절연막 형성 방법
KR100574731B1 (ko) 2002-10-02 2006-04-28 가부시끼가이샤 도시바 반도체 장치의 제조 방법
KR100505447B1 (ko) 2003-06-30 2005-08-04 주식회사 하이닉스반도체 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20090026677A (ko) 2009-03-13

Similar Documents

Publication Publication Date Title
KR101426483B1 (ko) 반도체 장치의 제조 방법
KR100980058B1 (ko) 메모리 소자의 소자분리 구조 및 형성 방법
CN101882619A (zh) 半导体器件及其制造方法
JP4194508B2 (ja) 半導体装置の製造方法
JP3887175B2 (ja) 半導体装置及びその製造方法
JP2005150500A (ja) 半導体装置および半導体装置の製造方法
KR101026482B1 (ko) 반도체 소자의 절연막 형성방법
KR100593673B1 (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
KR20050012040A (ko) 갭필을 위한 유동성 절연막을 구비하는 반도체 소자의제조 방법
KR20130042304A (ko) 반도체 소자의 제조 방법
KR100871383B1 (ko) 반도체 소자의 절연막 형성방법
KR20120098044A (ko) 반도체 장치의 제조 방법
US20070273003A1 (en) Semiconductor device and manufacturing method thereof
KR20100027388A (ko) 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
KR100312986B1 (ko) 반도체소자의층간절연막평탄화방법
KR101019699B1 (ko) 반도체 소자의 절연막 형성방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100773754B1 (ko) 갭 필 능력을 향상시킨 절연막 증착 방법
KR100891533B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100861311B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100502671B1 (ko) 반도체 소자의 갭필 방법
KR100891535B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100431687B1 (ko) 반도체 장치 형성 방법
KR100831682B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee