KR20100027388A - 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법 - Google Patents

반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법 Download PDF

Info

Publication number
KR20100027388A
KR20100027388A KR1020080086289A KR20080086289A KR20100027388A KR 20100027388 A KR20100027388 A KR 20100027388A KR 1020080086289 A KR1020080086289 A KR 1020080086289A KR 20080086289 A KR20080086289 A KR 20080086289A KR 20100027388 A KR20100027388 A KR 20100027388A
Authority
KR
South Korea
Prior art keywords
film
forming
sog
silicon oxide
insulating film
Prior art date
Application number
KR1020080086289A
Other languages
English (en)
Inventor
이미영
박민영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080086289A priority Critical patent/KR20100027388A/ko
Priority to US12/461,096 priority patent/US20100055868A1/en
Publication of KR20100027388A publication Critical patent/KR20100027388A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 소자의 절연막 형성방법 및 그를 이용한 반도체 소자의 형성방법을 개시한다. 본 발명의 반도체 소자의 절연막 형성방법은 구조물 및 상기 구조물 사이의 갭이 형성되어 있는 반도체 기판을 제공하는 단계; 상기 반도체 기판 위에 산소 공급용 절연막을 형성하는 단계; 상기 산소 공급용 절연막 위에 상기 갭을 매립하도록 SOG 막을 형성하는 단계; 및 상기 SOG 막을 큐어링하는 단계; 를 포함한다.
산소공급용 절연막, SOG 막, 큐어링

Description

반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법{Method for formation of insulation layer of the semiconductor device and formation of the semiconductor device using the same}
본 발명은 반도체 소자의 형성방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 절연막 형성방법 및 그를 이용한 반도체 소자의 형성방법에 관한 것이다.
반도체 소자의 집적도를 높이기 위하여 디자인 룰의 축소가 필연적이다. 디자인 룰이 축소됨에 따라 소자분리막 또는 층간절연막의 갭필 능력의 중요성이 늘어나고 있다. HDP 산화막으로 보이드 없이 좁은 갭이나 트렌치를 갭필하는 것은 한계에 다다랐으며, SOG(spin on glass) 막의 사용이 부각되고 있다. SOG 막은 액상 또는 졸 상태에서 스핀 코팅한 후 큐어링을 거쳐서 형성된다. SOG 막은 액상 또는 졸 상태에서 코팅되므로 갭필 능력이 뛰어나고 단차를 줄이는 효과가 우수하다.
그런데 갭이나 트렌치의 깊은 곳 또는 계면에서 국부적으로 큐어링 불량이 발생하여 SOG 막의 산화가 완전히 일어나지 않아서 습식 화학물질(wet chemical)에 대한 내성을 포함한 SOG 막의 특성이 불량해지는 문제가 있다.
본 발명의 목적은 좁은 갭이나 트렌치를 메우는 SOG 막의 국부적인 큐어링 불량을 막아 균일한 막질의 SOG 산화막을 형성하는 방법 및 그를 이용한 반도체 소자의 형성방법을 제공하는 데 있다.
본 발명의 일 목적을 달성하기 위한 반도체 소자의 절연막 형성방법은 구조물 및 상기 구조물 사이의 갭이 형성되어 있는 반도체 기판을 제공하는 단계; 상기 반도체 기판 위에 산소 공급용 절연막을 형성하는 단계; 상기 산소 공급용 절연막 위에 상기 갭을 매립하도록 SOG 막을 형성하는 단계; 및 상기 SOG 막을 큐어링하는 단계; 를 포함한다.
상기 산소 공급용 절연막은 상기 SOG 막을 큐어링하는 단계에서 상기 SOG 막에 산소를 공급할 수 있다. 상기 산소 공급용 절연막은 OH가 다량 함유된 실리콘 산화막을 포함할 수 있다.
상기 OH가 다량 함유된 실리콘 산화막을 형성하는 단계는 ALD 또는 CVD를 포함하는 방식으로 수행될 수 있다. 상기 OH가 다량 함유된 실리콘 산화막을 형성하 는 단계는 H2O 증기를 사용하는 것을 포함할 수 있다. 상기 OH가 다량 함유된 실리콘 산화막을 형성하는 단계는 100-300℃의 온도 범위에서 수행될 수 있다.
상기 SOG 막을 형성하는 단계의 상기 SOG 막은 폴리실라잔계 물질을 포함할 수 있다.
상기 SOG 막을 형성한 후 상기 큐어링하는 단계 전에 상기 SOG 막을 베이크하는 단계를 더 포함할 수 있다.
상기 SOG 막을 큐어링하는 단계는 H2O를 포함하는 분위기에서 어닐하는 것을 포함할 수 있다. 또는 상기 SOG 막을 큐어링하는 단계는 산소 공급 가스를 포함하지 않는 분위기에서 어닐하는 것을 포함할 수 있다.
상기 구조물은 도전성 라인을 포함할 수 있다. 상기 구조물은 상기 반도체 기판 내의 활성영역을 포함하고 상기 갭은 소자분리막이 형성될 트렌치를 포함할 수 있다.
본 발명의 다른 일 목적을 달성하기 위한 반도체 소자 형성방법의 일 형태는 반도체 기판 내에 트렌치를 형성하는 단계; 상기 트렌치가 형성된 상기 반도체 기판 위에 산소 공급용 절연막을 형성하는 단계; 상기 산소 공급용 절연막 위로 상기 트렌치를 매립하도록 상기 반도체 기판 위에 SOG 막을 형성하는 단계; 및 상기 SOG 막을 큐어링하는 단계; 를 포함한다.
본 발명의 다른 일 목적을 달성하기 위한 반도체 소자 형성방법의 또 다른 일 형태는 반도체 기판 내에 트렌치를 형성하는 단계; 상기 트렌치가 형성된 상기 반도체 기판 위에 산소 공급용 절연막을 형성하는 단계; 상기 산소 공급용 절연막 위로 상기 트렌치를 매립하도록 상기 반도체 기판 위에 SOG 막을 형성하는 단계; 상기 트렌치의 상부에 리세스를 형성하도록 상기 SOG 막의 일부를 제거하는 단계; 상기 리세스를 매립하도록 상기 SOG 막 위로 상부 절연막을 형성하는 단계; 및 상기 상부 절연막이 형성된 상기 반도체 기판에 대하여 상기 SOG 막을 큐어링하는 단계; 를 포함한다.
상기 산소 공급용 절연막은 OH가 다량 함유된 실리콘 산화막을 포함할 수 있다.
상기 OH가 다량 함유된 실리콘 산화막을 형성하는 단계는 H2O 증기를 사용하는 것을 포함할 수 있다.
상기 산소 공급용 절연막은 상기 SOG 막을 큐어링하는 단계에서 상기 SOG 막에 산소를 공급할 수 있다.
상기 상부 절연막은 HDP 실리콘 산화막 또는 O3-TEOS 실리콘 산화막을 포함할 수 있다.
상기 반도체 소자의 형성방법은 큐어링된 상기 SOG 막을 평탄화하여 소자분리막을 형성하는 단계를 더 포함할 수 있다. 상기 소자분리막이 형성된 상기 반도체 기판 위에 게이트 절연막 및 게이트 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명에 의하면, 산소 공급용 절연막을 형성한 후 SOG 막을 형성함으로써 좁은 갭이나 트렌치의 하부나 계면의 SOG 막에 산소 소스의 공급을 원할히 하여 SOG 막의 큐어링 불량을 예방하고 균일한 막질의 SOG 산화막을 얻을 수 있고, 따라서 신뢰성 있는 반도체 소자를 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 명세서에서 SOG 막은 SOG 용액을 도포하고 큐어링을 하지 않은 상태의 막으로서 SOG 막은 실리콘 원소에 질소, 수소 등이 결합되어 있어서 실리콘 산화막을 형성하기 전 단계의 막을 의미한다. 한편, 본 명세서에서 SOG 산화막은 큐어링에 의하여 SOG 막이 산화되어 형성된 실리콘 산화막을 의미한다. 경우에 따라서 SOG 막은 SOG 산화막을 포함하는 것을 의미할 수도 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 소자의 절연막 형성방법을 설명하기 위한 흐름도이다.
먼저, 반도체 기판을 제공한다(S10). 반도체 기판 위에는 게이트 전극이나 금속 배선 등의 구조물이 형성되어 있어서 구조물 사이에 갭이 존재한다. 또는 반도체 기판 내에 트렌치가 형성되어 있을 수 있다.
이어서 구조물 또는 트렌치가 형성된 반도체 기판 위에 산소 공급용 절연막, 예를 들면, OH가 다량 함유된 실리콘 산화막(이하에서 OH 다량 함유 실리콘 산화막이라고 지칭한다.)을 형성한다(S20). 본 명세서에서 OH 다량 함유 실리콘 산화막이란 일반적인 실리콘 산화막에 비하여 Si-O 결합이 상대적으로 작고 Si-OH 결합이 상대적으로 많은 실리콘 산화막을 의미한다.
상기 OH 다량 함유 실리콘 산화막은 ALD, PECVD 또는 HDP 방식으로 형성할 수 있다. 상기 OH 다량 함유 실리콘 산화막 형성을 위한 실리콘 소스로 예를 들면, HCD(hexa chloro disilane: 헥사클로로 다이실레인, Si2Cl6) 또는 사염화 실리콘(Silicon tetrachloride, SiCl4)을 사용할 수 있다. OH 소스로 예를 들면 H2O 증기를 사용할 수 있다. 상기 OH 다량 함유 실리콘 산화막은 저온 공정으로 형성할 수 있다. 100~300℃의 온도범위, 더욱 특정하게는 약 100℃의 온도에서 공정을 수행함으로써 OH 다량 함유 실리콘 산화막을 얻을 수 있다. 100℃ 미만의 온도에서는 H2O의 증기가 얻어지기 어려우므로 OH 다량 함유 실리콘 산화막을 형성하기 어렵고, 300℃ 이상의 온도에서는 실리콘 산화막의 Si-O의 결합이 치밀해지므로 OH를 다량 함유하도록 실리콘 산화막을 형성하기가 어렵다. 즉, OH 다량 함유 실리콘 산화막은 저온에서 실리콘 산화막이 치밀하게 형성되지 않는 것을 이용하여 형성할 수 있다.
상기 산소 공급용 절연막은 반도체 기판 위의 구조물 사이의 갭 또는 트렌치 내에 콘포멀(conformal)하게 얇게 형성할 수 있고, 갭 또는 트렌치의 깊이 또는 종횡비(aspect ratio)에 따라 막의 두께를 조절할 수 있다.
상기 산소 공급용 절연막 위로 SOG(spin on glass) 막을 도포(coating)한다(S30). SOG 막을 도포하기 위한 SOG 용액으로 무기 폴리머(ingorganic polymer)인 폴리실라잔(polysilazane)을 유기 용매에 녹인 용액을 사용할 수 있다. SOG 막은 산소 공급용 절연막이 그 위에 형성된 갭 또는 트렌치를 메울 수 있다.
다음으로 300~400℃ 온도 범위의 베이크에 의하여 SOG 막 내의 유기 용매의 성분을 먼저 제거할 수 있다(S40). 상기 베이크는 O2 또는 H2O 분위기에서 수행될 수 있다. 또는 상기 베이크는 O2 또는 H2O 를 포함하지 않는 분위기에서 수행될 수도 있다. 베이크 시 요구되는 산소가 산소 공급용 절연막으로부터 공급될 수 있어서, 선택적으로 상기 베이크는 O2 를 포함하지 않는 분위기에서 수행될 수도 있다.
이어서 도포된 SOG 막을 산화시키기 위하여 큐어링한다(S50). 큐어링은 산소 소스가 공급되는 분위기에서 수행될 수 있다. 예를 들면, H2O를 공급하는 분위기에서 습식 어닐로 수행될 수 있다. H2O와 같은 산소 소스는 SOG 막을 산화시키는 소스가 될 수 있다. 한편, SOG 막의 큐어링에 필요한 산소는 산소 공급용 절연막으로부터도 공급될 수 있으므로 상기 큐어링은 산소 소스를 포함하지 않는 분위기 에서도 수행될 수 있다. 예를 들면, N2 분위기의 어닐로 수행될 수도 있다.
상기 큐어링은 700~1000℃의 온도 범위에서 수행될 수 있다. 큐어링에 의하여 SOG 막 내의 수소, 질소 등의 원소가 산소로 치환되어 SOG 막은 실리콘 산화막(이하 SOG 산화막이라 지칭한다)을 형성할 수 있다(S60).
도 2는 SOG 막의 큐어링을 위한 어닐 시 산소 공급용 절연막, 예를 들면, OH 다량 함유 실리콘 산화막으로부터 H2O가 빠져나오는 메커니즘을 보여준다. OH 다량 함유 실리콘 산화막으로부터 빠져나온 H2O가 SOG 막을 산화시키기 위한 산소를 공급하는 소스가 될 수 있다. 도 2를 참조하면, OH 다량 함유 실리콘 산화막은 실리콘에 OH기가 많이 결합되어 있어서 결합이 치밀하지 않으며 H2O가 빠져나오기 용이하다. H2O가 빠져나감으로써 OH 다량 함유 실리콘 산화막은 Si-O-Si 결합이 증가하여 단단한 막질의 실리콘 산화막이 형성될 수 있다.
어닐 분위기에서 공급되는 산소 소스는 갭 또는 트렌치의 하부나 계면으로는 SOG 막을 산화시킬 정도로 충분히 공급되지 않을 수 있다. 따라서 어닐 분위기에 의하여만 산소 소스가 공급된다면 갭 또는 트렌치의 하부나 계면은 SOG 막의 큐어링이 잘 이루어지지 않을 수 있다. 큐어링이 불량하게 이루어진 부분의 SOG 산화막은 산화가 잘 일어나지 않아서 다공성의 막질이 될 수 있다. 그러나 SOG 막 아래에 OH 다량 함유 실리콘 산화막을 구비한 경우에는 OH 다량 함유 실리콘 산화막으로부터 산소 소스인 H2O가 갭 또는 트렌치의 하부나 계면의 SOG 막에 충분히 공급 되므로 큐어링 불량이 발생하지 않고 균일한 막질의 SOG 산화막을 형성할 수 있다.
도 3은 OH 다량 함유 실리콘 산화막의 FT-IR 스펙트럼이다. 도 3의 (a)는 OH 다량 함유 실리콘 산화막을 증착하고 어닐을 하지 않은 상태의 FT-IR 스펙트럼이고, (b)는 OH 다량 함유 실리콘 산화막을 증착한 후 어닐을 한 상태의 FT-IR 스펙트럼이다. 스펙트럼 (a)와 스펙트럼 (b) 모두 1100 cm-1 부근에서 큰 피크가 보이며, 이것은 SiO2에 해당하는 피크이다. 한편, 스펙트럼 (a)에서는 3300 cm-1 부근의 파수에서 넓고 큰 피크가 보이고 스펙트럼 (b)에서는 보이지 않는데, 이 피크는 -OH에 해당하는 피크이다. 즉, 스펙트럼 (a)는 어닐 전의 OH 다량 함유 실리콘 산화막이 OH를 다량 포함하고 있는 것을 보여주며, 스펙트럼 (b)는 어닐 후의 OH 다량 함유 실리콘 산화막은 OH가 빠져나가서 일반적인 실리콘 산화막을 형성하고 있음을 보여준다. OH 다량 함유 실리콘 산화막으로부터 H2O의 형태로 빠져나간 OH가 SOG 막을 산화시키는데 사용되는 것이다.
도 4a는 SOG 막을 증착한 상태 그대로, 도 4b는 SOG 막을 400℃, O2 분위기에서 베이크한 상태, 도 4c는 SOG 막을 400℃, O2 분위기에서 베이크한 후 800℃, N2 분위기에서 어닐한 상태에서 얻은 FT-IR 스펙트럼들이다. 도 5a는 OH 다량 함유 실리콘 산화막 위에 SOG 막을 증착한 상태 그대로, 도 5b는 OH 다량 함유 실리콘 산화막 위의 SOG 막을 400℃, O2 분위기에서 베이크한 상태, 도 4c는 OH 다량 함 유 실리콘 산화막/SOG 막을 400℃, O2 분위기에서 베이크한 후 800℃, N2 분위기에서 어닐한 상태에서 얻은 FT-IR 스펙트럼들이다.
도 4a 내지 도 4c를 참조하면, SOG 막만 형성한 경우에는 400℃, O2 베이크와 800℃, N2 어닐을 거쳐도 Si-N 결합에 해당하는 850 cm-1 부근의 넓은 피크가 크게 존재한다. 그러나 도 5a 내지 도 5c를 참조하면, OH 다량 함유 실리콘 산화막 위에 SOG 막을 형성한 경우에는 400℃, O2 베이크를 거쳐서 800℃, N2 어닐까지 수행한 후에는 Si-N 결합에 해당하는 850 cm-1 부근의 넓은 피크는 없어지고 Si-O에 해당하는 1100 cm-1 부근의 좁은 피크가 가장 크게 존재한다.
도 4a 내지 도 4c의 스펙트럼과 도 5a 내지 도 5c의 스펙트럼으로부터 SOG 막만 형성한 경우에는 O2 분위기의 베이크를 거치더라도 N2 분위기의 어닐에 의하여 SOG 막이 충분히 산화되지 않으나, OH 다량 함유 실리콘 산화막 위에 SOG 막을 형성한 경우에는 O2 분위기의 베이크를 거친 후 N2 분위기의 어닐에 의하여 SOG 막이 충분히 산화되는 것을 알 수 있다. 이것은 OH 다량 함유 실리콘 산화막으로부터 산소 소스가 SOG 막으로 충분하게 공급되므로 N2 분위기의 어닐에서도 SOG 막이 산화되어 SOG 산화막이 형성되는 것으로 여겨진다.
위에서 살펴본 바와 같이 OH 다량 함유 실리콘 산화막 위에 형성한 SOG 막은 큐어링을 거쳐 치밀하고 균일한 막질의 실리콘 산화막을 형성하므로 습식 화학물질 에 대한 내성이 강해서 이후 세정 공정이나 습식 식각 공정에서 갭 또는 트렌치의 계면이나 바닥 부분의 손상을 방지할 수 있다.
도 6a 내지 도 6f는 본 발명의 다른 일 실시예에 의한 반도체 소자의 형성방법을 설명하기 위한 공정 단면도들이다.
도 6a를 참조하면, 반도체 기판(100) 위에 패드 산화막(102) 및 마스크 질화막(104)을 형성한다. 마스크 질화막(104)을 마스크로 삼고 반도체 기판(100)을 식각하여 반도체 기판(100) 내에 소자분리막 형성을 위한 트렌치(101)를 형성한다. 그리고 트렌치(101)의 측벽에 라이너 실리콘 질화막(106)을 형성한다. 라이너 실리콘 질화막(106)은 라이너 실리콘 산화막(미도시)을 먼저 형성한 후에 형성할 수 있다.
도 6b를 참조하면, 라이너 실리콘 질화막(106) 위에 산소 공급용 절연막(112), 예를 들면, OH 다량 함유 실리콘 산화막을 형성한다. OH 다량 함유 실리콘 산화막은 ALD, PECVD 또는 HDP 방식에 의하여 산소 소스로 H2O 증기를 이용하여 100~300℃의 온도 범위에서 형성할 수 있다. 산소 공급용 절연막(112)은 트렌치(101)의 폭과 깊이에 따라 두께를 조절할 수 있으며, 수십 Å에서 수백 Å의 범위의 두께로 형성할 수 있다.
도 6c를 참조하면, 산소 공급용 절연막(112) 위에 SOG 막을 도포하여 SOG 막(114)을 형성한다. SOG 물질은 폴리실라잔 계열을 사용할 수 있다. SOG 막(114)은 스핀 코팅 방법에 의하여 도포될 수 있다. 그리고 SOG 막(114)에 대하 여 300~400℃ 온도 범위에서 베이크를 수행한다. 상기 베이크는 O2 또는 H2O 분위기에서 수행될 수 있다. 한편, 산소 공급용 절연막(112)으로부터 산소 소스가 제공될 수 있으므로, 상기 베이크는 선택적으로 O2 또는 H2O 를 포함하지 않는 분위기에서 수행될 수도 있다. 베이크에 의하여 SOG 막(114) 내의 유기 용매의 성분이 제거될 수 있다.
도 6d를 참조하면, SOG 산화막(115)을 형성하기 위하여 SOG 막(114)을 큐어링한다. SOG 막(114)의 큐어링은 산소를 공급하는 분위기, 예를 들면, H2O를 공급하는 습식 어닐에 의하여 수행할 수 있다. 또는 SOG 막(114)의 큐어링은 산소를 공급하지 않는 분위기, 예를 들면, N2 분위기의 어닐에 의하여 수행될 수도 있다. 어닐은 700~1000℃ 의 온도 범위에서 수행될 수 있다.
어닐 분위기로부터 SOG 막(114)의 상부로부터 공급되는 산소 소스는 트렌치(101)의 바닥이나 측벽의 SOG 막(114)으로는 공급이 원활하지 못할 수 있다. 그러나 산소 공급용 절연막(112)으로부터 트렌치(101)의 바닥과 계면의 SOG 막(114)에 H2O가 충분히 공급되어 트렌치(101) 내의 SOG 막(114)을 균일한 막질의 SOG 산화막(115)으로 변화시킬 수 있다. 한편, 위에서 살펴본 바와 같이 산소 소스를 포함하지 않는 분위기에서도 산소 공급용 절연막(112)으로부터 산소가 충분히 공급될 수 있어서 SOG 막(114)이 균일하게 큐어링되어 균일한 막질의 SOG 산화막(115)을 형성할 수 있다.
도 6e를 참조하면, 마스크 질화막(104)을 정지막으로 삼고 SOG 산화막(115)을 CMP(chemical mechanical polishing)하여 평탄화한다. 이후 마스크 질화막(104)을 인산용액을 이용한 습식 식각에 의하여 제거하고, 세정과정을 거쳐서 소자분리막(115)을 형성한다. 인산용액에 의한 습식 식각 과정과 일련의 세정 과정에 SOG 산화막(115)이 노출되어도 트렌치(101) 계면의 SOG 산화막(115)이 충분히 산화되어 있으므로 식각 내성이 좋아서 계면을 따른 SOG 산화막(115)의 손상이 일어나지 않는다.
도 6f를 참조하면, 소자분리막(115)이 형성된 반도체 기판(100) 위에 게이트 전극(120)을 형성한다. 게이트 전극(120)은 예를 들면, 게이트 절연막(122), 게이트 전극용 도전막(124), 하드마스크막(126)을 패터닝하고 게이트 스페이서(128)를 형성하여 형성할 수 있다. 플래시 메모리 소자의 경우에는 터널 절연막, 전하 트랩층, 블로킹 절연막, 컨트롤 게이트 또는 터널 절연막, 플로팅 게이트, 게이트간 절연막, 컨트롤 게이트로 구성될 수도 있다. 게이트 전극(120)은 소자에 따라 다양한 구조로 형성할 수 있다.
도 7a 내지 도 7c는 본 발명의 다른 일 실시예에 의한 반도체 소자의 형성방법을 설명하기 위한 공정 단면도들이다. 본 실시예에서 SOG 막(114)을 형성하고 베이크하는 단계까지는 도 6a 내지 도 6c와 관련하여 설명한 단계와 같다.
이어서 도 7a를 참조하면, SOG 막(114)을 트렌치(101) 내에서 반도체 기판(100)의 표면으로부터 소정의 깊이만큼 리세스시킨다. SOG 막(114)은 건식 식각 또는 습식 식각으로 리세스시킬 수 있다.
도 7b를 참조하면, 리세스된 SOG 막(114)을 700~1000℃ 온도 범위에서 산소 소스를 포함하는 어닐, 예를 들면, H2O를 공급하는 습식 어닐 또는 산소 소스를 포함하지 않는 어닐, 예를 들면, N2 분위기의 어닐에 의하여 큐어링할 수 있다. 산소 공급용 절연막(112)으로부터 공급되는 H2O가 트렌치(101)의 바닥과 계면으로부터 SOG 막(114)에 산소를 공급하는 소스가 되어 트렌치(101) 내의 SOG 막(114)을 균일한 막질의 SOG 산화막(115)으로 변화시킬 수 있다. 한편, 리세스 공정을 포함하는 경우에는 상기 700~1000℃ 온도 범위의 어닐 공정을 생략하고, 베이크 공정으로 큐어링을 대신할 수도 있다. 베이크 공정은 O2 또는 H2O 분위기에서 수행될 수 있다. 산소 공급용 절연막(112)으로부터 산소 소스가 제공될 수 있으므로, 상기 베이크 공정은 선택적으로 O2 또는 H2O 를 포함하지 않는 분위기에서 수행될 수도 있다.
도 7c를 참조하면, 트렌치(101) 내의 리세스를 메우도록 반도체 기판(100) 위로 실리콘 산화막(116)을 형성한다. 실리콘 산화막(116)은 HDP 산화막 또는 O3-TEOS 산화막 등으로 형성할 수 있다. HDP 산화막 또는 O3-TEOS 산화막 등과 같은 실리콘 산화막(116)은 SOG 산화막(115) 보다 막질이 치밀하므로 이후 습식 식각, 세정 등의 공정에서 SOG 산화막(115)이 손상을 입는 것을 방지할 수 있다.
도 7d를 참조하면, 마스크 질화막(104)을 정지막으로 삼고 실리콘 산화막(116)을 CMP하여 평탄화한다. 이후 마스크 질화막(104)을 인산용액을 이용하여 제거하고, 세정과정을 거쳐서 SOG 산화막(115)과 실리콘 산화막(116)으로 이루어진 소자분리막을 형성한다. 이어서 게이트 전극을 형성하는 공정은 도 6f와 관련하여 설명한 바와 같다.
도 8a 내지 도 8d는 본 발명의 또 다른 실시예에 의한 반도체 소자의 형성방법을 설명하기 위한 공정단면도들이다. 도 8a를 참조하면, 활성영역(202)과 소자분리영역(201)이 형성되어 있는 반도체 기판(200) 위에 게이트 전극(210)을 형성한다. 게이트 전극(210)은 게이트 절연막(211), 플로팅 게이트(212), 게이트간 유전막(213), 컨트롤 게이트(214)의 적층 구조로 형성할 수 있다. 게이트 전극(210)의 양 옆으로 활성영역(202) 내에 소스/드레인 영역(204)을 형성한다.
도 8b를 참조하면, 게이트 전극(210)이 형성된 반도체 기판(200) 위로 산소 공급용 절연막(222), 예를 들면 OH 다량 함유 실리콘 산화막을 형성한다. OH 다량 함유 실리콘 산화막은 ALD, PECVD 또는 HDP 방식에 의하여 산소 소스로 H2O 증기를 이용하여 100~300℃의 온도 범위에서 형성할 수 있다. 산소공급용 절연막(222)은 게이트 전극(210)의 폭과 높이에 따라 두께를 조절할 수 있으며, 수십 Å에서 수백 Å의 범위의 두께로 형성할 수 있다. 산소공급용 절연막(222)의 형성 전에 식각 방지막(미도시)를 형성할 수 있다. 식각 방지막은 이후 형성할 SOG 산화막과 식각 선택비를 갖는 물질, 예를 들면, 실리콘 질화막으로 형성할 수 있다.
도 8c를 참조하면, 산소공급용 절연막(222) 위로 SOG 막(224)을 형성한다. SOG 막(224)은 폴리실라잔계열을 사용할 수 있다. SOG 막(224)은 스핀 코팅 방법에 의하여 형성할 수 있다. 그리고 300~400℃ 온도 범위에서 SOG 막(224)에 대하 여 베이크를 수행할 수 있다. 베이크는 O2 또는 H2O 분위기에서 수행될 수 있다. 한편, 산소 공급용 절연막(222)으로부터 산소 소스가 제공될 수 있으므로, 상기 베이크는 선택적으로 O2 또는 H2O 를 포함하지 않는 분위기에서 수행될 수도 있다.
이어서 SOG 막(224)을 큐어링하여 SOG 산화막(225)을 형성한다. SOG 막(224)의 큐어링은 산소를 공급하는 분위기, 예를 들면, H2O를 공급하는 습식 어닐에 의하여 수행할 수 있다. 또는 SOG 막(224)의 큐어링은 산소를 공급하지 않는 분위기, 예를 들면, N2 분위기의 어닐에 의하여 수행될 수도 있다. 어닐은 700~1000℃ 의 온도 범위에서 수행될 수 있다. 산소공급용 절연막(222)으로부터 나오는 H2O가 게이트 전극(210) 사이의 갭의 바닥과 측벽으로부터 SOG 막(224)에 산소를 공급하는 소스가 되어 SOG 막(224)을 균일한 막질의 SOG 산화막(225)으로 변화시킬 수 있다.
한편, SOG 막(224)의 베이크 전후 또는 SOG 막(224)의 어닐 전후에 SOG 막(224) 또는 SOG 산화막(225)을 평탄화하는 단계를 거칠 수 있다.
도 8d를 참조하면, SOG 산화막(226)을 관통하고 소스/드레인 영역(204)으로 연결되는 콘택(232)을 형성한다. 콘택(232)은 SOG 산화막(225), 산소공급용 절연막(222)을 식각하여 콘택홀(231)을 형성하고, 상기 콘택홀(231)을 도전막으로 매립하여 형성할 수 있다.
상기 실시예에서 게이트 전극(210)의 구조, 콘택(232)이 형성되는 위치 및 구조는 반도체 소자의 종류에 따라 다양하게 변경될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세히 설명하였지만, 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 일 실시예에 의한 반도체 소자의 절연막 형성방법을 설명하기 위한 흐름도이다.
도 2는 OH 다량 함유 실리콘 산화막으로부터 H2O가 빠져나오는 메커니즘을 보여주기 위한 도면이다.
도 3은 OH 다량 함유 실리콘 산화막의 FT-IR 스펙트럼들이다.
도 4a 내지 도 4c는 SOG 막의 FT-IR 스펙트럼들이다.
도 5a 내지 도 5c는 OH 다량 함유 실리콘 산화막 위의 SOG 막의 FT-IR 스펙트럼들이다.
도 6a 내지 도 6f는 본 발명의 다른 일 실시예에 의한 반도체 소자의 형성방법을 설명하기 위한 공정 단면도들이다.
도 7a 내지 도 7c는 본 발명의 다른 일 실시예에 의한 반도체 소자의 형성방법을 설명하기 위한 공정 단면도들이다.
도 8a 내지 도 8d는 본 발명의 다른 실시예에 의한 반도체 소자의 형성방법을 설명하기 위한 공정단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200: 반도체 기판 101: 트렌치
102: 패드 산화막 104: 마스크 질화막 패턴
106: 라이너 실리콘 질화막 112, 222: 산소 공급용 절연막
114, 224: SOG 막 115, 225: SOG 산화막
120, 210: 게이트 전극 201: 소자 분리막
202: 활성 영역 204: 소스/드레인 영역
232: 콘택

Claims (20)

  1. 구조물 및 상기 구조물 사이의 갭이 형성되어 있는 반도체 기판을 제공하는 단계;
    상기 반도체 기판 위에 산소 공급용 절연막을 형성하는 단계;
    상기 산소 공급용 절연막 위에 상기 갭을 매립하도록 SOG 막을 형성하는 단계; 및
    상기 SOG 막을 큐어링하는 단계; 를 포함하는 반도체 소자의 절연막 형성방법.
  2. 제1 항에 있어서, 상기 산소 공급용 절연막은 상기 SOG 막을 큐어링하는 단계에서 상기 SOG 막에 산소를 공급하는 반도체 소자의 절연막 형성 방법.
  3. 제2 항에 있어서, 상기 산소 공급용 절연막은 OH가 다량 함유된 실리콘 산화막을 포함하는 반도체 소자의 절연막 형성 방법.
  4. 제3 항에 있어서, 상기 OH가 다량 함유된 실리콘 산화막을 형성하는 단계는 ALD 또는 CVD를 포함하는 방식으로 수행되는 반도체 소자의 절연막 형성방법.
  5. 제3 항에 있어서, 상기 OH가 다량 함유된 실리콘 산화막을 형성하는 단계는 H2O 증기를 사용하는 것을 포함하는 반도체 소자의 절연막 형성방법.
  6. 제3 항에 있어서, 상기 OH가 다량 함유된 실리콘 산화막을 형성하는 단계는 100-300℃의 온도 범위에서 수행되는 반도체 소자의 절연막 형성방법.
  7. 제1 항에 있어서, 상기 SOG 막을 형성하는 단계의 상기 SOG 막은 폴리실라잔계 물질을 포함하는 반도체 소자의 절연막 형성방법.
  8. 제1 항에 있어서, 상기 SOG 막을 형성한 후 상기 큐어링하는 단계 전에 상기 SOG 막을 베이크하는 단계를 더 포함하는 반도체 소자의 절연막 형성방법.
  9. 제1 항에 있어서, 상기 SOG 막을 큐어링하는 단계는 H2O를 포함하는 분위기에서 어닐하는 것을 포함하는 반도체 소자의 절연막 형성방법.
  10. 제1 항에 있어서, 상기 SOG 막을 큐어링하는 단계는 산소 공급 가스를 포함하지 않는 분위기에서 어닐하는 것을 포함하는 반도체 소자의 절연막 형성방법.
  11. 제1 항에 있어서, 상기 구조물은 도전성 라인을 포함하는 반도체 소자의 절연막 형성방법.
  12. 제1 항에 있어서, 상기 구조물은 상기 반도체 기판 내의 활성영역을 포함하고 상기 갭은 소자분리막이 형성될 트렌치를 포함하는 반도체 소자의 절연막 형성방법.
  13. 반도체 기판 내에 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 상기 반도체 기판 위에 산소 공급용 절연막을 형성하는 단계;
    상기 산소 공급용 절연막 위로 상기 트렌치를 매립하도록 상기 반도체 기판 위에 SOG 막을 형성하는 단계; 및
    상기 SOG 막을 큐어링하는 단계; 를 포함하는 반도체 소자의 형성방법.
  14. 반도체 기판 내에 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 상기 반도체 기판 위에 산소 공급용 절연막을 형성하는 단계;
    상기 산소 공급용 절연막 위로 상기 트렌치를 매립하도록 상기 반도체 기판 위에 SOG 막을 형성하는 단계;
    상기 트렌치의 상부에 리세스를 형성하도록 상기 SOG 막의 일부를 제거하는 단계;
    상기 리세스를 매립하도록 상기 SOG 막 위로 상부 절연막을 형성하는 단계; 및
    상기 상부 절연막이 형성된 상기 반도체 기판에 대하여 상기 SOG 막을 큐어링하는 단계; 를 포함하는 반도체 소자의 형성 방법.
  15. 제13 항 또는 제14 항에 있어서, 상기 산소 공급용 절연막은 OH가 다량 함유된 실리콘 산화막을 포함하는 반도체 소자의 형성 방법.
  16. 제3 항에 있어서, 상기 OH가 다량 함유된 실리콘 산화막을 형성하는 단계는 H2O 증기를 사용하는 것을 포함하는 반도체 소자의 형성방법.
  17. 제13 항 또는 제14 항에 있어서, 상기 산소 공급용 절연막은 상기 SOG 막을 큐어링하는 단계에서 상기 SOG 막에 산소를 공급하는 반도체 소자의 형성 방법.
  18. 제14 항에 있어서, 상기 상부 절연막은 HDP 실리콘 산화막 또는 O3-TEOS 실리콘 산화막을 포함하는 반도체 소자의 형성방법.
  19. 제13 항 또는 제14 항에 있어서, 큐어링된 상기 SOG 막을 평탄화하여 소자분리막을 형성하는 단계를 더 포함하는 반도체 소자의 형성 방법.
  20. 제18 항에 있어서, 상기 소자분리막이 형성된 상기 반도체 기판 위에 게이트 절연막 및 게이트 전극을 형성하는 단계를 더 포함하는 반도체 소자의 형성 방법.
KR1020080086289A 2008-09-02 2008-09-02 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법 KR20100027388A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080086289A KR20100027388A (ko) 2008-09-02 2008-09-02 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
US12/461,096 US20100055868A1 (en) 2008-09-02 2009-07-31 Method of forming insulation layer of semiconductor device and method of forming semiconductor device using the insulation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080086289A KR20100027388A (ko) 2008-09-02 2008-09-02 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법

Publications (1)

Publication Number Publication Date
KR20100027388A true KR20100027388A (ko) 2010-03-11

Family

ID=41726069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086289A KR20100027388A (ko) 2008-09-02 2008-09-02 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법

Country Status (2)

Country Link
US (1) US20100055868A1 (ko)
KR (1) KR20100027388A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106598A (ko) * 2018-03-09 2019-09-18 삼성전자주식회사 산화물층의 형성 방법 및 반도체 소자의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101345535B1 (ko) * 2010-12-08 2013-12-26 샤프 가부시키가이샤 반도체 장치 및 표시 장치
EP2657974B1 (en) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058498A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 트렌치형 소자분리막 형성방법
JP4018596B2 (ja) * 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
JP4594648B2 (ja) * 2004-05-26 2010-12-08 株式会社東芝 半導体装置およびその製造方法
JP4509868B2 (ja) * 2005-06-07 2010-07-21 株式会社東芝 半導体装置の製造方法
JP4984558B2 (ja) * 2006-02-08 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5132068B2 (ja) * 2006-03-27 2013-01-30 株式会社東芝 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106598A (ko) * 2018-03-09 2019-09-18 삼성전자주식회사 산화물층의 형성 방법 및 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20100055868A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR100624566B1 (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
KR100574731B1 (ko) 반도체 장치의 제조 방법
TWI504650B (zh) 增加聚矽氮烷和氮化矽間黏著性的方法和形成溝槽隔離結構的方法
US8450218B2 (en) Methods of forming silicon oxides and methods of forming interlevel dielectrics
KR20020045783A (ko) 반도체 장치의 스핀 온 글래스 절연막 형성 방법
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
KR20100027388A (ko) 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
KR20020041224A (ko) 반도체 소자의 층간절연막 형성방법
JP2006190937A (ja) 半導体素子の素子分離膜形成方法
TWI636547B (zh) 半導體記憶元件及其製造方法
US20120220130A1 (en) Method for fabricating semiconductor device
KR20090053036A (ko) 플래시 메모리 소자의 제조 방법
KR100611781B1 (ko) 반도체 장치의 소자분리막 및 그 형성방법
KR100773754B1 (ko) 갭 필 능력을 향상시킨 절연막 증착 방법
KR100613453B1 (ko) 반도체 소자의 소자 분리층 형성 방법
KR101116726B1 (ko) 반도체 소자의 리세스 게이트 형성방법
KR100695487B1 (ko) 반도체 소자 및 그 제조 방법
KR100744665B1 (ko) 반도체 소자의 컨택홀 형성방법
KR20080088984A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100891535B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20080001279A (ko) 반도체 소자의 소자분리막 형성방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR20080062533A (ko) 반도체 소자의 소자분리막 형성방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR20090044647A (ko) 소자분리막 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid