KR100313785B1 - 반도체소자의 층간절연막 형성방법 - Google Patents

반도체소자의 층간절연막 형성방법 Download PDF

Info

Publication number
KR100313785B1
KR100313785B1 KR1019990055444A KR19990055444A KR100313785B1 KR 100313785 B1 KR100313785 B1 KR 100313785B1 KR 1019990055444 A KR1019990055444 A KR 1019990055444A KR 19990055444 A KR19990055444 A KR 19990055444A KR 100313785 B1 KR100313785 B1 KR 100313785B1
Authority
KR
South Korea
Prior art keywords
forming
film
insulating film
gate
semiconductor device
Prior art date
Application number
KR1019990055444A
Other languages
English (en)
Other versions
KR20010054573A (ko
Inventor
임재욱
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990055444A priority Critical patent/KR100313785B1/ko
Publication of KR20010054573A publication Critical patent/KR20010054573A/ko
Application granted granted Critical
Publication of KR100313785B1 publication Critical patent/KR100313785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 종래에 USG 또는 BPSG막을 적용하는 경우에는 게이트간 이격영역이 0.18㎛ 이하로 고집적화되면, 갭-필 특성 저하로 인한 보이드(void)가 형성되어 후속 비트라인 단락의 요인이 되며, SOG막을 적용하는 경우에는 열 치유 방식을 통해 게이트간 이격영역에 잔류하는 솔벤트를 완전히 제거하지 못함에 따라 후속 콘택홀 전세가 진행되면, 습식 케미칼(chemical)에 식각되어 콘택 단락의 요인이 되는 문제점이 있었다. 따라서, 본 발명은 반도체기판 상에 패터닝된 게이트를 형성한 다음 질화막을 증착 및 선택적 식각하여 게이트측벽을 형성하고, 상부전면에 버퍼절연막을 형성하는 공정과; 상기 버퍼절연막이 형성된 결과물의 상부전면에 HSQ(hydrogen-silsesquioxane) 계열의 SOG막을 형성하여 게이트의 이격영역을 채우는 공정과; 전자-빔(E-beam)을 통해 상기 SOG막의 내부결합을 여기시키는 공정과; 상기 내부결합이 여기된 SOG막을 고온 열처리하여 치밀화시키는 공정과; 상기 치밀화된 SOG막의 상부전면에 캡절연막을 형성하는 공정으로 이루어지는 반도체소자의 층간절연막 형성방법을 제공하여 갭-필 특성이 우수한 HSQ 계열의 무기 SOG막을 게이트 이격영역을 채움에 따라 게이트의 이격영역 폭이 0.24㎛ 이하, 심지어 0.03㎛ 까지도 보이드가 형성되는 것을 억제할 수 있게 되므로, 후속 비트라인의 단락을 방지할 수 있으며, 게이트간 이격영역에 잔류하는 솔벤트를 완전히 제거함에 따라 후속 콘택홀 전세에서 습식 케미칼에 저항성을 갖게 되므로, 후속 콘택 단락을 방지할 수 있게 되어 반도체소자의 신뢰성을향상시킬 수 있으며, 또한 전자-빔을 적용함에 따라 공정 제어가 용이해져 수율을 향상시킬 수 있는 효과가 있다.

Description

반도체소자의 층간절연막 형성방법{METHOD FOR FORMING INTERLAYER DIELECTRIC OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 특히 패터닝된 게이트의 이격영역에 채워지는 특성을 향상시킴과 아울러 후속 열처리 및 콘택홀 식각시에 안정성을 확보하기에 적당하도록 한 반도체소자의 층간절연막 형성방법에 관한 것이다.
종래 반도체소자의 층간절연막 형성방법을 첨부한 도1a 내지 도1f에 도시한 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체기판(1) 상에 게이트산화막(미도시), 게이트전극(2) 및 캡질화막(3)을 형성한 다음 사진식각(photo/etch)을 통해 패터닝하여 일정하게 이격되는 게이트(first gate : word line)를 형성한다. 이때, 게이트전극(2)은 저항값을 최소화하기 위하여 통상적으로 폴리실리콘과 WSix막의 적층구조가 적용되며, 캡질화막(3)은 저압 화학기상증착(low pressure chemical vapor deposition : LPCVD) 방식을 통해 형성한다.
그리고, 도1b에 도시한 바와같이 상기 게이트가 형성된 결과물의 상부전면에 질화막(4)을 저압 화학기상증착 방식을 통해 형성한다.
그리고, 도1c에 도시한 바와같이 상기 질화막(4)을 선택적으로 식각하여 게이트의 측면에 게이트측벽(5)을 형성한다.
그리고, 도1d에 도시한 바와같이 상기 게이트측벽(5)이 형성된 결과물의 상부전면에 버퍼용 고온저압산화막(high temperature low pressure deposition oxide film : HLD, 6)을 저압 화학기상증착 방식을 통해 형성한다.
그리고, 도1e에 도시한 바와같이 상기 고온저압산화막(6)이 형성된 결과물의 상부전면에 USG 또는 BPSG막을 대기압(atmosphere pressure) 화학기상증착(APCVD) 방식을 통해 증착한 다음 N2분위기의 고온에서 어닐링(annealing)하여 치밀해진 갭-필(densified gap fill) 층간절연막(7)을 형성한다. 이때, 층간절연막(7)으로 USG 또는 BPSG막 대신에 SOG(spin on glass)막을 적용한 경우에는 열 치유(thermal curing) 방식을 이용하여 막 내부의 잔여 솔벤트(solvent)를 제거하는 것이 바람직하다.
그리고, 도1f에 도시한 바와같이 상기 층간절연막(7)이 형성된 결과물의 상부전면에 저압 화학기상증착 방식을 통해 캡산화막(8)을 형성한다.
이후, 공정 조건에 따라 평탄화가 요구되는 경우에는 상기 캡산화막(8)을 화학기계적 연마(chemical mechanical polishing : CMP)등을 통해 평탄화한다.
그러나, 상기한 바와같은 종래 반도체소자의 층간절연막 형성방법은 USG 또는 BPSG막을 적용하는 경우에는 게이트간 이격영역이 0.18㎛ 이하로 고집적화되면, 갭-필 특성 저하로 인한 보이드(void)가 형성되어 후속 비트라인 단락의 요인이 되며, SOG막을 적용하는 경우에는 열 치유 방식을 통해 게이트간 이격영역에 잔류하는 솔벤트를 완전히 제거하지 못함에 따라 후속 콘택홀 전세가 진행되면, 습식 케미칼(chemical)에 식각되어 콘택 단락의 요인이 되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 갭-필 특성을 향상시킴과 아울러 후속 열처리 및 콘택홀 식각시에 안정성을 확보할 수 있는 반도체소자의 층간절연막 형성방법을 제공하는데 있다.
도1a 내지 도1f는 종래 반도체소자의 층간절연막 형성방법을 보인 수순단면도.
도2a 내지 도2h는 본 발명의 일 실시예를 보인 수순단면도.
도3a 내지 도3c는 도2e 내지 도2f에 있어서, SOG막의 내부 분자구조를 보인 예시도.
***도면의 주요부분에 대한 부호의 설명***
11:SOG막
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 층간절연막 형성방법은 반도체기판 상에 패터닝된 게이트를 형성한 다음 질화막을 증착 및 선택적 식각하여 게이트측벽을 형성하고, 상부전면에 버퍼절연막을 형성하는 공정과; 상기 버퍼절연막이 형성된 결과물의 상부전면에 HSQ(hydrogen-silsesquioxane) 계열의 SOG막을 형성하여 게이트의 이격영역을 채우는 공정과; 전자-빔(E-beam)을 통해 상기 SOG막의 내부결합을 여기시키는 공정과; 상기 내부결합이 여기된 SOG막을 고온 열처리하여 치밀화시키는 공정과; 상기 치밀화된 SOG막의 상부전면에 캡절연막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 층간절연막 형성방법을 첨부한 도2a 내지 도2h의 수순단면도를 일 실시예로 상세히 설명하면 다음과 같다.
먼저, 도2a 내지 도2d는 종래의 도1a 내지 도1d의 도면과 동일하므로, 버퍼용 고온저압산화막(6)을 형성하기까지의 상세한 설명은 종래의 기술을 참조한다.
그리고, 도2e에 도시한 바와같이 상기 버퍼용 고온저압산화막(6)이 형성된 결과물의 상부전면에 HSQ 계열의 SOG막(11)을 형성하여 게이트의 이격영역을 채운다. 이때, HSQ 계열의 무기 SOG막(11)은 웨이퍼 상에서 0.05∼5[㎛]의 두께로 형성하는것이 바람직하며, 갭-필 특성이 우수하여 게이트의 이격영역 폭이 0.24㎛ 이하, 심지어 0.03㎛ 까지도 보이드가 형성되는 것을 억제할 수 있다.
한편, 상기 HSQ SOG막(11)의 분자구조는 도3a에 도시한 바와같다.
그리고, 도2f에 도시한 바와같이 전자-빔을 통해 상기 SOG막(11)의 내부결합을 여기시킨다. 이때, 전자-빔의 소스(source)로는 이온화가 가능한 모든 원자가 적용될 수 있고, 에너지 100[eV], 도우즈(dose) 1×10[cm-2]이상으로 설정하는 것이 바람직하며, 전자-빔을 통해 여기된 SOG막(11)의 분자구조는 도3b에 도시한 바와같이 공유결합구조를 갖는 다공성(porous) SiO2로 된다.
그리고, 도2g에 도시한 바와같이 상기 여기된 SOG막(11)을 H2+ O2분위기의 챔버에서 400∼1400[℃]의 온도로 열처리하여 치밀화시킨다. 이때, H2+ O2가스는 0.1[SCCM]∼900[slm]의 유량으로 적용하고, 챔버 압력은 0.01[mT]∼1000[T]로 설정하는 것이 바람직하며, 치밀화된 SOG막(11)의 분자구조는 도3c에 도시한 바와같이 SiO2로 된다.
그리고, 도2h에 도시한 바와같이 상기 SOG막(11)이 형성된 결과물의 상부전면에 저압 화학기상증착 방식을 통해 캡산화막(8)을 형성한다.
이후, 공정 조건에 따라 평탄화가 요구되는 경우에는 상기 캡산화막(8)을 화학기계적 연마등을 통해 평탄화한다.
상기한 바와같은 본 발명에 의한 반도체소자의 층간절연막 형성방법은 갭-필 특성이 우수한 HSQ 계열의 무기 SOG막을 게이트 이격영역을 채움에 따라 게이트의 이격영역 폭이 0.24㎛ 이하, 심지어 0.03㎛ 까지도 보이드가 형성되는 것을 억제할 수 있게 되므로, 후속 비트라인의 단락을 방지할 수 있으며, 게이트간 이격영역에 잔류하는 솔벤트를 완전히 제거함에 따라 후속 콘택홀 전세에서 습식 케미칼에 저항성을 갖게 되므로, 후속 콘택 단락을 방지할 수 있게 되어 반도체소자의 신뢰성을 향상시킬 수 있으며, 또한 전자-빔을 적용함에 따라 공정 제어가 용이해져 수율을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 반도체기판 상에 패터닝된 게이트를 형성한 다음 질화막을 증착 및 선택적 식각하여 게이트측벽을 형성하고, 상부전면에 버퍼절연막을 형성하는 공정과; 상기 버퍼절연막이 형성된 결과물의 상부전면에 HSQ(hydrogen-silsesquioxane) 계열의 SOG막을 형성하여 게이트의 이격영역을 채우는 공정과; 전자-빔(E-beam)을 통해 상기 SOG막의 내부결합을 여기시키는 공정과; 상기 내부결합이 여기된 SOG막을 고온 열처리하여 치밀화시키는 공정과; 상기 치밀화된 SOG막의 상부전면에 캡절연막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  2. 제 1 항에 있어서, 상기 SOG막은 웨이퍼 상에서 0.05∼5[㎛]의 두께로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  3. 제 1 항에 있어서, 상기 전자-빔의 소스(source)로는 이온화가 가능한 모든 원자가 적용되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  4. 제 1 항 또는 3 항에 있어서, 상기 전자-빔은 에너지 100[eV], 도우즈(dose) 1×10[cm-2] 이상으로 실시하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  5. 제 1 항에 있어서, 상기 여기된 SOG막의 열처리는 H2+ O2분위기에서 실시하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  6. 제 1 항 또는 제 5 항에 있어서, 상기 여기된 SOG막의 열처리는 H2+ O2가스의 유량이 0.1[SCCM]∼900[slm]로 설정된 챔버에서 400∼1400[℃]의 온도로 실시하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  7. 제 6 항에 있어서, 상기 챔버의 압력은 0.01[mT]∼1000[T]로 설정하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
KR1019990055444A 1999-12-07 1999-12-07 반도체소자의 층간절연막 형성방법 KR100313785B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990055444A KR100313785B1 (ko) 1999-12-07 1999-12-07 반도체소자의 층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990055444A KR100313785B1 (ko) 1999-12-07 1999-12-07 반도체소자의 층간절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20010054573A KR20010054573A (ko) 2001-07-02
KR100313785B1 true KR100313785B1 (ko) 2001-11-17

Family

ID=19623971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990055444A KR100313785B1 (ko) 1999-12-07 1999-12-07 반도체소자의 층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100313785B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431687B1 (ko) * 2001-05-09 2004-05-17 삼성전자주식회사 반도체 장치 형성 방법
KR100431741B1 (ko) * 2001-12-29 2004-05-17 주식회사 하이닉스반도체 반도체소자 제조 방법

Also Published As

Publication number Publication date
KR20010054573A (ko) 2001-07-02

Similar Documents

Publication Publication Date Title
US6355966B1 (en) Methods of forming an integrated circuitry isolation trench, method of forming integrated circuitry, and integrated circuitry
US6573168B2 (en) Methods for forming conductive contact body for integrated circuits using dummy dielectric layer
KR101003496B1 (ko) 소자분리 구조 및 리세스 게이트를 포함하는 반도체 소자 및 제조 방법
US6699799B2 (en) Method of forming a semiconductor device
KR100483290B1 (ko) 반도체 소자의 제조 방법
US7365000B2 (en) Method for fabricating semiconductor device
JP2001358214A (ja) 半導体装置および半導体装置の製造方法
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
US7566924B2 (en) Semiconductor device with gate spacer of positive slope and fabrication method thereof
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR100313785B1 (ko) 반도체소자의 층간절연막 형성방법
KR20030050951A (ko) 반도체 소자의 금속배선 형성방법
JPH10116904A (ja) 半導体装置の製造方法
JP2000183150A (ja) 半導体装置の製造方法
JP2007234740A (ja) 半導体装置の製造方法
KR100477827B1 (ko) 게이트와 플러그간의 축전용량을 감소시킨 반도체 소자의제조방법
KR100677990B1 (ko) 반도체 소자의 제조 방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR100389041B1 (ko) 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
KR100546108B1 (ko) 반도체소자의 콘택플러그 형성방법
KR100503748B1 (ko) 반도체 소자의 측벽 형성 방법
US20100029072A1 (en) Methods of Forming Electrical Interconnects Using Thin Electrically Insulating Liners in Contact Holes
JP2001223270A (ja) ビットラインの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee