KR100557946B1 - Ｂｐｓｇ막 형성 방법 - Google Patents

Ｂｐｓｇ막 형성 방법 Download PDF

Info

Publication number
KR100557946B1
KR100557946B1 KR1020020084403A KR20020084403A KR100557946B1 KR 100557946 B1 KR100557946 B1 KR 100557946B1 KR 1020020084403 A KR1020020084403 A KR 1020020084403A KR 20020084403 A KR20020084403 A KR 20020084403A KR 100557946 B1 KR100557946 B1 KR 100557946B1
Authority
KR
South Korea
Prior art keywords
bpsg film
film
landing plug
forming
heat treatment
Prior art date
Application number
KR1020020084403A
Other languages
English (en)
Other versions
KR20040057636A (ko
Inventor
김영대
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020084403A priority Critical patent/KR100557946B1/ko
Publication of KR20040057636A publication Critical patent/KR20040057636A/ko
Application granted granted Critical
Publication of KR100557946B1 publication Critical patent/KR100557946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 BPSG막의 절연 특성을 향상시킬 수 있는 BPSG막 형성 방법에 관해 개시한 것으로서, 게이트 전극을 구비한 반도체기판을 제공하는 단계와, 기판에 BPSG막을 형성하는 단계와, BPSG막에 제 1열처리를 실시하여 막질을 조밀화하는 단계와, 열처리가 완료된 BPSG막을 포토리쏘그라피 공정에 의해 식각하여 랜딩플러그 콘택영역을 형성하는 단계와, 랜딩플러그 콘택영역을 매립시키는 랜딩플러그를 형성하는 단계와, 상기 결과의 BPSG막에 이온주입을 실시하여 물리적으로 불안정화시키는 단계와, 이온주입이 완료된 BPSG막에 제 2열처리를 실시하여 국부적으로 버블을 형성시키는 단계를 포함한다.

Description

ＢＰＳＧ막 형성 방법{method for manufacturing borophosphorsilicate glass layer}
도 1a 내지 도 1d는 본 발명에 따른 BPSG막 형성 방법을 설명하기 위한 공정단면도.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 BPSG막(BoroPhosphor Silicate Glass)의 절연 특성을 향상시킬 수 있는 BPSG막 형성 방법에 관한 것이다.
최근 디자인 룰(design rule)이 점점 작아짐에 따라 화학기상증착용 절연막의 갭필이 문제시 되고 있다. 갭필 특성으로는 BPSG막이 우수하며, PE-CVD막과 비교하여 실리콘 기판에 플라즈마 데미지를 피할 수 있는 장점 또한 가지고 있다.
그러나, BPSG막이 가지는 절연 특성에는 한계가 있어 저유전값을 가진 절연막과는 큰 차이를 보이고 있다. 최근 사용되어지는 CVD-HDP막의 경우 유전상수(k)값이 3.7정도인 반면에 BPSG막은 4.2∼4.3 정도로서 상대적으로 높은 단점을 가지고 있으면서도 갭필 특성이 좋은 장점으로 인해 디바이스 적용이 불가피한 실정이 다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, BPSG막의 열적 불안정 상태를 디바이스에 적용시킴으로써, 절연 특성을 향상시킬 수 있는 BPSG막 형성 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 BPSG막 형성 방법은 게이트 전극을 구비한 반도체기판을 제공하는 단계와, 기판에 BPSG막을 형성하는 단계와, BPSG막에 제 1열처리를 실시하여 막질을 조밀화하는 단계와, 열처리가 완료된 BPSG막을 포토리쏘그라피 공정에 의해 식각하여 랜딩플러그 콘택영역을 형성하는 단계와, 랜딩플러그 콘택영역을 매립시키는 랜딩플러그를 형성하는 단계와, 상기 결과의 BPSG막에 이온주입을 실시하여 물리적으로 불안정화시키는 단계와, 이온주입이 완료된 BPSG막에 제 2열처리를 실시하여 국부적으로 버블을 형성시키는 단계를 포함한 것을 특징으로 한다.
상기 이온주입 공정에서, 상기 이온은 포스포러스이다.
상기 제 2열처리 공정은 800∼850℃ 의 온도에서 10∼20초 동안 실시한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 일실시예에 따른 BPSG막 형성 방법은, 도 1a에 도시된 바와 같이, 먼저 반도체기판(1)에 공지의 STI(Shallow Trench Isolation) 공정에 의해 트렌치(2) 및 트렌치(2)를 매립시키는 소자분리막(3)을 차례로 형성한다.
이어, 상기 소자분리막을 포함한 기판 전면에 실리콘 산화막, 다결정 실리콘막, 텅스텐 실리사이드막, 하드마스크용 실리콘 질화막을 차례로 형성한 다음, 포토리쏘그라피 공정에 의해 상기 막들을 식각하여 게이트 절연막(4) 및 게이트 전극(5)을 형성한다. 그런 다음, 상기 게이트 전극(5) 측면에 절연 스페이서(6)를 형성한다. 이 후, 상기 구조 전면에 BPSG막(7)을 형성한 다음, 제 1열처리 공정을 실시한다.
이어, 상기 BPSG막(7) 위에 랜딩플러그 콘택영역을 노출시키는 감광막 패턴(20)을 형성한다.
그런 다음, 도 1b에 도시된 바와 같이, 감광막 패턴을 이용하여 상기 BPSG막(7)을 식각하여 랜딩 플러그 콘택(8)을 형성한다. 이후, 감광막 패턴을 제거한다.
이어, 랜딩 플러그 콘택(8)을 포함한 기판 전면에 다결정 실리콘막(미도시)을 형성한 다음, BPSG막(7)이 노출되는 시점까지 상기 다결정 실리콘막을 에치백하여 랜딩 플러그 콘택(8)을 매립시키는 각각의 랜딩 플러그(9)를 형성한다. 이때, 상기 랜딩 플러그(9)는 이후의 공정에서 비트라인용 콘택 또는 스토리지노드 콘택과 연결된다.
그런 다음, 도 1c에 도시된 바와 같이, 상기 BPSG막(7)에 보론(boron) 또는 포스포러스(phosphorus)를 이온주입(30)한다. 이때, 상기 이온주입(30) 공정에서, 보론을 주입할 경우 높은 에너지를 가하게 되면 하부의 실리콘 질화막을 뚫고 기판 내로 침투될 우려가 있으므로 적정 에너지를 가해야 한다.
한편, BPSG막에 포스포러스를 이온주입할 경우, 상기 제 1열처리 공정에 의해 조밀해진 BPSG막에 포스포러스를 주입함으로써, 물리적으로 불안정해지고 포스포러스해진다. 이러한 물리적 불안정 및 포스포러스화 현상은 보론을 이온주입한 경우보다는 포스포러스를 이온주입한 경우가 더 효과적이며, 이는 포스포러스가 보론의 원자보다 더 큰 사이즈를 갖기 때문이다. (도면부호 a 참조)
그런 다음, 도 1d에 도시된 바와 같이, 상기 결과물에 제 2BPSG막(11)을 형성한 다음, 상기 제 2BPSG막(11)을 선택 식각하여 비트라인 콘택(12)을 형성한다. 이 후, 비트라인 콘택(12)을 매립시키는 비트라인(13)을 형성한다.
이후, 상기 비트라인(13)을 포함한 기판 전면에 제 3BPSG막(15) 및 실리콘 질화막(16)을 차례로 형성한다. 이때, 상기 실리콘 질화막(14)은 이 후의 스토리지노드용 콘택 형성 시 식각정지막으로 사용되며, 기판 전,후면 모두 증착된다.
그런 다음, 상기 실리콘 질화막을 포함한 기판 전면에 800∼850℃온도에서 10∼20초동안 제 2열처리(미도시)를 실시한다.
도 1c의 이온주입 공정에 의해 제 1BPSG막(7)이 불안정해진 상태라서 상기 제 2열처리 공정을 통해 제 1BPSG막(7)의 플로잉(flowing)이 일어난다. 이때 부산물이 기판 밖으로 빠져나가야 되는데, 일반적으로 제 1BPSG막(7)의 보론 또는 포스포러스의 농도 분포가 높은 계면으로부터 박막이 터지기 시작한다.(크랙(crack) 발생)
그러나, 상기 제 3BPSG막(15)은 다층의 막들이 적층되어 두께가 두껍기 때문 에 크랙 발생이 일어나지 않는다.
본 발명에서는 밀도가 높을 수록 절연 특성이 낮아지는 특성을 보이는 BPSG막 내에 포스포러스 이온주입 및 버블 형성 공정을 실시함으로서, 밀도가 높고 절연 특성을 향상시킨다.
즉, 본 발명에서는 BPSG막의 갭필이 완료된 후, 이온주입 공정을 진행하여 물리적으로 데미지를 주어 불안정한 상태로 만들고, BPSG막의 밀도를 높여 절연 특성을 향상시킨다. 또한, 상기 불안정한 상태의 BPSG막에 열처리를 실시하여 버블을 형성함으로서, BPSG막 자체의 절연 특성을 향상시킨다.
이상에서와 같이, 본 발명은 BPSG막에 이온주입 공정을 진행하여 물리적으로 데미지를 주어 불안정한 상태로 만들고, 이러한 불안정한 상태의 BPSG막에 열처리를 실시하여 버블을 형성함으로서, BPSG막 자체의 절연 특성을 향상시킨다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 게이트 전극을 구비한 반도체기판을 제공하는 단계와,
    상기 기판에 BPSG막을 형성하는 단계와,
    상기 BPSG막에 제 1열처리를 실시하여 막질을 조밀화하는 단계와,
    상기 열처리가 완료된 BPSG막을 포토리쏘그라피 공정에 의해 식각하여 랜딩플러그 콘택영역을 형성하는 단계와,
    상기 랜딩플러그 콘택영역을 매립시키는 랜딩플러그를 형성하는 단계와,
    상기 결과의 BPSG막에 이온주입을 실시하여 물리적으로 불안정화시키는 단계와,
    상기 이온주입이 완료된 BPSG막에 제 2열처리를 실시하여 국부적으로 버블을 형성시키는 단계를 포함한 것을 특징으로 하는 BPSG막 형성 방법.
  2. 제 1항에 있어서, 상기 이온주입 공정에서, 상기 이온은 포스포러스인 것을 특징으로 하는 BPSG막 형성 방법.
  3. 제 1항에 있어서, 상기 제 2열처리 공정은 800∼850℃ 의 온도에서 10∼20초 동안 실시하는 것을 특징으로 하는 BPSG막 형성 방법.
KR1020020084403A 2002-12-26 2002-12-26 Ｂｐｓｇ막 형성 방법 KR100557946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084403A KR100557946B1 (ko) 2002-12-26 2002-12-26 Ｂｐｓｇ막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084403A KR100557946B1 (ko) 2002-12-26 2002-12-26 Ｂｐｓｇ막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040057636A KR20040057636A (ko) 2004-07-02
KR100557946B1 true KR100557946B1 (ko) 2006-03-10

Family

ID=37350197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084403A KR100557946B1 (ko) 2002-12-26 2002-12-26 Ｂｐｓｇ막 형성 방법

Country Status (1)

Country Link
KR (1) KR100557946B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer

Also Published As

Publication number Publication date
KR20040057636A (ko) 2004-07-02

Similar Documents

Publication Publication Date Title
KR101689885B1 (ko) 반도체 장치 및 그 제조 방법
KR20090037788A (ko) 반도체 장치의 제조 방법
JPH02304947A (ja) 半導体デバイスの製造方法
KR100557946B1 (ko) Ｂｐｓｇ막 형성 방법
KR20120098044A (ko) 반도체 장치의 제조 방법
KR100505447B1 (ko) 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법
KR20010058645A (ko) 반도체장치의 층간절연막 형성방법
KR100677990B1 (ko) 반도체 소자의 제조 방법
KR101033981B1 (ko) 반도체 소자의 형성 방법
KR101019699B1 (ko) 반도체 소자의 절연막 형성방법
KR100313785B1 (ko) 반도체소자의 층간절연막 형성방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100798790B1 (ko) 반도체 소자 제조 방법
KR100922546B1 (ko) 반도체 소자 및 이를 위한 제조 방법
KR100576451B1 (ko) 반도체 소자의 형성 방법
KR100670686B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR100745054B1 (ko) 반도체소자의 콘택 플러그 형성방법
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR100416814B1 (ko) 반도체소자의층간절연막형성방법
KR100849773B1 (ko) 반도체 소자의 제조 방법
KR20080001863A (ko) 반도체 소자의 콘택홀 제조 방법
KR20090066912A (ko) 반도체 소자의 제조방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR19990004929A (ko) 반도체 집적회로의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee