KR100745054B1 - 반도체소자의 콘택 플러그 형성방법 - Google Patents

반도체소자의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR100745054B1
KR100745054B1 KR1020010034797A KR20010034797A KR100745054B1 KR 100745054 B1 KR100745054 B1 KR 100745054B1 KR 1020010034797 A KR1020010034797 A KR 1020010034797A KR 20010034797 A KR20010034797 A KR 20010034797A KR 100745054 B1 KR100745054 B1 KR 100745054B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
forming
insulating film
contact plug
film
Prior art date
Application number
KR1020010034797A
Other languages
English (en)
Other versions
KR20020096385A (ko
Inventor
김구영
손기근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010034797A priority Critical patent/KR100745054B1/ko
Publication of KR20020096385A publication Critical patent/KR20020096385A/ko
Application granted granted Critical
Publication of KR100745054B1 publication Critical patent/KR100745054B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 반도체소자의 콘택 플러그 형성방법은, 워드라인이 형성된 반도체기판 상에 층간절연막을 형성하는 단계와, 층간절연막에 원자량이 큰 이온을 주입하여 층간절연막의 격자를 파괴하는 단계와, 층간절연막을 식각하여 콘택플러그가 형성될 영역의 반도체기판을 노출시키는 콘택홀을 형성하는 단계, 및 콘택홀이 형성된 결과물 상에 도전막을 형성한 후 화학기계적 연마를 수행하여 콘택플러그를 형성하는 단계를 포함하여 이루어진다.
평탄화, 콘택플러그, 이온주입

Description

반도체소자의 콘택 플러그 형성방법{Method for forming contact plug in semiconductor Device}
도 1a 내지 도 1b는 종래 반도체소자의 콘택 플러그 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 콘택 플러그 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체기판 110 : 워드라인
120 : 난반사 방지막 130 : 층간절연막
140 : 버퍼막 150 : 원자량이 큰 이온주입
160 : 셀프얼라인 콘택홀 170 : 플러그 형성막
180 : 마스크질화막
삭제
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반도체소자의 콘택 플러그 형성방법에 관한 것이다.
일반적으로, 집적도가 낮은 반도체소자는 단차가 작아 각 도전층들의 평탄화에 별다른 문제점이 없었으나, 소자가 고집적화되어 각층들간의 단차 및 적층되는 막의 수가 증가되면 소자의 제조 공정에서 나칭(notching)이나 단선등의 불량들이 발생하게 되며, 이를 방지하기 위하여 적층막들의 상부를 평탄화하는 공정이 공정수율 및 소자의 신뢰성에 중요한 영향을 미치게 된다.
도 1a 내지 도 1c는 평탄화공정을 이용한 종래의 반도체소자의 콘택 플러그 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 워드라인(20)이 형성된 반도체기판(10) 전체에 질화물을 사용하여 난반사 방지막(30)을 형성한 후, 층간절연막(40)을 적층한다.
그리고, 상기 층간절연막(40) 상에 T-type의 플러그 마스크(미도시함)를 형성한 후, 층간절연막(40)과 난반사 방지막(30)을 식각하여 셀프얼라인 콘택홀(50)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 상기 셀프얼라인 콘택홀이 형성된 결과물 전체에 플러그형성막(60)을 적층한 후, 상기 워드라인(20) 중 마스크질화막(180)까지 산화막용 슬러리를 이용하여 화학기계적 연마를 진행하여 콘택 플러그를 형성하였다.
이때, 상기 셀프얼라인 콘택 지역(미도시함)과 층간절연막이 남아 있는 지역의 단차에 의해 플러그형성막(60) 증착 시, 단차가 형성되었다.
그런데, 상기 셀프얼라인 콘택 지역과 층간절연막이 남아 있는 지역의 단차에 의해 플러그형성막 역시 단차가 형성됨으로써, 화학기계적 연마 시, 연마 균일도가 크게 떨어져서 "A"와 같이 셀프얼라인 콘택 영역이 과도하게 연마되며, 그 결과 워드라인 중 마스크질화막이 손실되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는, 콘택 플러그를 형성하기 위한 화학기계적 연마공정에서 콘택 플러그가 형성될 영역이 과도하게 연마되는 것을 방지하여 워드라인 중 상부 마스크질화막의 손실을 방지할 수 있도록 하는 반도체소자의 콘택 플러그 형성방법을 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명에 의한 반도체소자의 콘택 플러그 형성방법은, 워드라인이 형성된 반도체기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막에 원자량이 큰 이온을 주입하여 상기 층간절연막의 격자를 파괴하는 단계와, 상기 층간절연막을 식각하여 콘택플러그가 형성될 영역의 반도체기판을 노출시키는 콘택홀을 형성하는 단계, 및 상기 콘택홀이 형성된 결과물 상에 도전막을 형성한 후 화학기계적 연마를 수행하여 콘택플러그를 형성하는 단계를 포함한다.
본 발명은 후속 셀프얼라인 콘택 형성 시, 형성될 단차 높이의 층간절연막에 원자량이 큰 이온을 주입하여 층간절연막의 격자를 파괴한 후 화학기계적 연마 공정을 진행함으로써, 상기 셀프얼라인 콘택 영역이 과도하게 연마되는 것을 최소화하여 워드라인 중 상부 마스크질화막의 손실을 방지하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 콘택 플러그 형성방법을 설명하기 위해 순차적으로 나타낸 단면도들이다.
도 2a에 도시된 바와 같이, 워드라인(110)이 형성된 반도체기판(100) 상에 난반사 방지막(120)을 증착하고, 산화계 실리콘을 사용하여 층간절연막(130)을 적층한 후, 8000 ∼ 10000Å의 두께로 버퍼막(140)을 적층한다.
이때, 상기 버퍼막(140)을 증착한 후, 버퍼막(140)을 경화시키기 위해 100 ∼ 200℃의 온도에서 5 ∼ 15분 정도 베이킹한다.
그 후, 상기 층간절연막(130)에 예를 들어 0족과 7족 원자로 원자량이 큰 이온을 주입(150)한다. 원자량이 큰 이온이 주입되었기 때문에 상기 층간절연막(130)의 격자가 파괴된다. 이때, 주입된 이온이 후속 셀프얼라인 콘택홀 형성 시 형성될 단차 높이에 해당하는 깊이, 즉 도면에서 점선으로 표시된 위치정도 도달하도록 주입에너지를 조절한다.
도 2b에 도시된 바와 같이, 상기 버퍼막(미도시함)을 제거한 다음, 상기 층간절연막 상에 T-type의 콘택 플러그용 마스크(미도시함)를 형성한다. 이 콘택 플러그용 마스크(미도시함)을 식각 마스크로 격자가 파괴된 층간절연막(135), 층간절연막(130) 및 난반사 방지막(120)을 식각하여 콘택 플러그가 형성될 영역을 노출시키는 셀프얼라인 콘택홀(160)을 형성한다.
도 2c에 도시된 바와 같이, 상기 셀프얼라인 콘택홀(미도시함)이 형성된 결과물 전체에 플러그용 도전막(170)을 적층한 후, 상기 워드라인(110) 중 상부 마스크질화막(115)까지 폴리계의 슬러리를 이용하여 화학기계적 연마를 진행하여 평탄화한다.
이때, 상기 화학기계적 연마 시, 원자량이 큰 이온주입에 의해 격자가 파괴된 층간절연막(미도시함)의 연마 속도가 빨라 워드라인 중 상부 마스크질화막(180)의 손실없이 균일한 두께로 평탄화된다.
상기한 바와 같이, 본 발명에 따른 반도체소자의 콘택 플러그 형성방법을 이용하게 되면, 워드라인이 형성된 반도체기판 전체에 층간절연막을 적층하고, 후속 셀프얼라인 콘택 형성 시 형성되는 단차 높이의 층간절연막에 원자량이 큰 이온을 주입하여 층간절연막의 격자를 파괴함으로써, 후속 화학기계적 연마 시, 상기 셀프얼라인 콘택 영역이 과도하게 연마되는 것을 최소화하여 워드라인 중 상부 마스크질화막의 손실을 방지할 수 있도록 하는 매우 유용하고 효과적인 발명이다.

Claims (6)

  1. 워드라인이 형성된 반도체기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막에 원자량이 큰 이온을 주입하여 상기 층간절연막의 격자를 파괴하는 단계;
    상기 층간절연막을 식각하여 콘택 플러그가 형성될 영역의 반도체기판을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀이 형성된 결과물 상에 도전막을 형성한 후 화학기계적 연마를 수행하여 콘택 플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 콘택 플러그 형성방법.
  2. 제1항에 있어서, 상기 층간절연막은 산화계 실리콘을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 콘택 플러그 형성방법.
  3. 제1항에 있어서, 상기 층간절연막을 형성하는 단계 후에,
    상기 층간절연막 상에 버퍼막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 콘택 플러그 형성방법.
  4. 제3항에 있어서, 상기 버퍼막은 8000 ∼ 10000Å의 두께로 형성하며,
    상기 버퍼막을 증착한 후 100 ∼ 200℃의 온도에서 경화시키는 것을 특징으로 하는 반도체소자의 콘택 플러그 형성방법.
  5. 제1항에 있어서, 상기 원자량이 큰 이온은 0족과 7족 원자를 사용하는 것을 특징으로 하는 반도체소자의 콘택 플러그 형성방법.
  6. 제1항에 있어서, 상기 화학기계적 연마 시, 폴리계의 슬러리를 사용하여 연마하는 것을 특징으로 하는 반도체소자의 콘택 플러그 형성방법.
KR1020010034797A 2001-06-19 2001-06-19 반도체소자의 콘택 플러그 형성방법 KR100745054B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010034797A KR100745054B1 (ko) 2001-06-19 2001-06-19 반도체소자의 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010034797A KR100745054B1 (ko) 2001-06-19 2001-06-19 반도체소자의 콘택 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20020096385A KR20020096385A (ko) 2002-12-31
KR100745054B1 true KR100745054B1 (ko) 2007-08-01

Family

ID=27709969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010034797A KR100745054B1 (ko) 2001-06-19 2001-06-19 반도체소자의 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100745054B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045485A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
KR20010008518A (ko) * 1999-07-01 2001-02-05 김영환 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045485A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
KR20010008518A (ko) * 1999-07-01 2001-02-05 김영환 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법

Also Published As

Publication number Publication date
KR20020096385A (ko) 2002-12-31

Similar Documents

Publication Publication Date Title
JPH1012718A (ja) トレンチ素子分離方法
JPH0685413B2 (ja) 半導体基板への絶縁領域の形成方法
KR100252751B1 (ko) 반도체 소자 제조 방법
US6579784B1 (en) Method for forming a metal gate integrated with a source and drain salicide process with oxynitride spacers
KR100470292B1 (ko) 강유전체 메모리 트랜지스터의 제조방법
US6340624B1 (en) Method of forming a circuitry isolation region within a semiconductive wafer
KR100745054B1 (ko) 반도체소자의 콘택 플러그 형성방법
KR19990079159A (ko) 자기 정렬된 콘택홀을 갖는 반도체 장치의제조 방법
KR20010065186A (ko) 플래쉬 메모리 소자의 제조방법
US6080625A (en) Method for making dual-polysilicon structures in integrated circuits
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR100312986B1 (ko) 반도체소자의층간절연막평탄화방법
KR0161190B1 (ko) 반도체 소자의 제조방법
KR100557946B1 (ko) Ｂｐｓｇ막 형성 방법
KR100418919B1 (ko) 반도체소자의캐패시터제조방법
US6365469B2 (en) Method for forming dual-polysilicon structures using a built-in stop layer
KR100430582B1 (ko) 반도체 소자의 제조 방법
TWI292201B (ko)
KR100519515B1 (ko) 반도체장치의 비트라인 형성 방법
KR100520514B1 (ko) 반도체 소자 및 그의 제조방법
KR100208446B1 (ko) 반도체 소자의 제조방법
KR100209927B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100721621B1 (ko) 반도체 소자의 베리드 콘택 형성방법
KR20030001808A (ko) 반도체 소자의 퓨즈 형성 방법
KR100455726B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee