KR100208446B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100208446B1 KR100208446B1 KR1019960053651A KR19960053651A KR100208446B1 KR 100208446 B1 KR100208446 B1 KR 100208446B1 KR 1019960053651 A KR1019960053651 A KR 1019960053651A KR 19960053651 A KR19960053651 A KR 19960053651A KR 100208446 B1 KR100208446 B1 KR 100208446B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- forming
- polysilicon layer
- semiconductor device
- junction region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 238000002513 implantation Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 230000005465 channeling Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법을 제공하는 것으로, 소정의 공정을 마친 실리콘기판상에 콘택홀을 형성한 후 실리콘기판의 전체 상부면에 제1폴리실리콘층을 500 내지 570℃의 온도조건에서 100 내지 200Å의 두께로 형성하고, 플러그 이온을 주입하여 접합영역을 형성한 다음 실리콘기판의 전체 상부면에 제2폴리실리콘층을 형성한다.
Description
본 발명은 소정의 제조공정을 마친 실리콘기판상에 콘택홀을 형성한 후 얕은 접합영역을 형성할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로 반도체 소자에서 콘택홀을 형성하고, 비트라인(Bit Line) 및 전하 저장전극 등의 용도로 사용되는 폴리실리콘을 증착하기전 플러그 이온주입을 실시하여 접합영역을 형성하게 된다. 이 플러그 이온주입은 콘택홀 내의 실리콘기판이 완전히 노출된 상태에서 수행되기 때문에 이온주입시 채널링(Channeling) 현상이 발생하여 원하는 깊이보다 깊은 영역까지 침투하는 이온들이 생겨나 얕은 접합을 얻는데 어려움이 생길뿐더러 접합깊이 제어가 어렵다.
제1a도 내지 1c는 종래 실리콘기판상에 얕은 접합영역을 형성하기 위한 단면도로서, 제1a도는 실리콘기판(1)상에 절연막(2)을 형성한 후 실리콘기판(1)이 노출되도록 절연막(2)의 소정부분을 식각하여 콘택홀(10)을 형성한 상태를 도시한다.
제1b도는 실리콘기판(1)의 전체 상부면에 플러그 이온을 주입하여 접합영역(4)을 형성한 상태를 도시한다. 그러나 접합영역(4)은 실리콘기판(1)이 완전히 노출된 상태에서 실시되기 때문에 깊이가 깊어진다.
제1c도는 실리콘기판(1)의 전체 상부면에 폴리실리콘층(5)을 형성한 상태를 도시한다.
상기와 같은 종래 방법에 의한 문제점을 해결하기 위하여 플러그 이온주입을 실시하기 전에 스크린 산화막을 얇게 형성하는 방법이 사용되고 있으며, 이를 제2a도 내지 2d에 도시하였다.
제2a도는 실리콘기판(11)상에 절연막(12)을 형성한 후 실리콘기판(11)이 노출되도록 절연막(12)의 소정부분을 식각하여 콘택홀(20)을 형성한 상태를 도시한다. 제2b도는 실리콘기판(11)의 전체 상부면에 얇은 스크린 산화막(13)을 형성한 후 플러그 이온을 주입하여 접합영역(14)을 형성한 상태를 도시한다. 이때에는 스크린 산화막(13)이 플러그 이온주입시 채널링 방지역할을 하게하므로써 접합영역(14)은 깊게 형성되지 않는다.
제2c도는 스크린 산화막(13)을 제거한 상태로 도시한다. 이때, 스크린 산화막(13)이 제거되면서 콘택홀(20)의 측벽 및 하부가 화살표 A로 도시된 바와같이 식각되어 콘택홀(20)이 넓어지게 된다.
제2d도는 실리콘기판(11)의 전체 상부면에 폴리실리콘층(15)을 형성한 상태를 도시한다. 상기와 같이 얕은 접합영역(14)을 형성하기 위해 스크린 산화막(13)을 이용할 경우 스크린 산화막(13) 증착공정 및 식각공정이 추가되어 공정이 복잡해지고 스크린 산화막(13) 식각공정에서 콘택홀(20)의 크기가 변화되어 소자의 수율을 저하시키는 문제가 발생된다.
따라서 본 발명은 소정의 제조공정을 마친 실리콘기판상에 콘택홀을 형성한 후 비결정의 제1 폴리실리콘층을 형성하고, 플러그 이온주입 공정을 실시한 후 제2 폴리실리콘층을 형성하므로써 공정의 증가없이 얕은 접합영역을 형성할 수 있는 반도체 소자의 제조방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 실현하기 위한 본 발명에 따른 반도체 소자의 제조방법은 소정의 공정을 마친 실리콘기판상에 콘택홀을 형성하는 단계와, 상기 단계로부터 실리콘기판의 전체 상부면에 제1 폴리실리콘층을 500 내지 570℃의 온도조건에서 100 내지 200Å의 두께로 형성한 후 플러그 이온을 주입하여 접합영역을 형성하는 단계와, 상기 단계로부터 실리콘기판의 전체 상부면에 제2 폴리실리콘층을 형성하는 단계로 이루어진다.
제1a도 내지 1c는 종래 반도체 소자의 얕은 접합영역 형성방법을 설명하기 위한 소자의 단면도.
제2a도 내지 2d는 다른 종래 반도체 소자의 얕은 접합영역 형성방법을 설명하기 위한 소자의 단면도.
제3a도 내지 3c는 본 발명에 따른 반도체 소자의 얕은 접합영역 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 11 및 21 : 실리콘기판 2, 12 및 22 : 절연막
4, 14 및 24 : 접합영역 5 및 15 : 폴리실리콘층
10, 20 및 30 : 콘택홀 13 : 스크린 산화막
25A 및 25B : 제1 및 제2 폴리실리콘층
이하, 본 발명에 따른 얕은 접합영역 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제3a도는 실리콘기판(21)상에 절연막(22)을 형성한 후 실리콘기판(21)이 노출되도록 절연막(22)의 소정부분을 식각하여 콘택홀(30)을 형성한 상태를 도시한다.
제3b도는 실리콘기판(21)의 전체 상부면에 제1 폴리실리콘층(25A)을 형성한 후 플러그 이온을 주입하여 접합영역(24)을 형성한 상태를 도시한다. 제1 폴리실리콘층(25A)은 폴리실리콘층이 비결정화 될 수 있는 온도인 500 내지 570℃에서 100 내지 200Å의 두께로 형성된다. 이 때, 제1 폴리실리콘층(25A)은 플러그 이온주입 공정시 발생하는 채널링 현상을 방지할 수 있어 양호한 접합영역(24)을 형성하게 된다.
제3c도는 실리콘기판(21)의 전체 상부면에 제2 폴리실리콘층(25B)을 형성한 상태를 도시한다. 제2 폴리실리콘층(25B)은 전체 폴리실리콘층 두께에서 제1 폴리실리콘층(25A)의 두께를 뺀 나머지 두께로 형성한다.
상술한 바와같이 본 발명에 의하면 소정의 제조공정을 마친 실리콘기판상에 콘택홀을 형성한 후 비결정의 제1 폴리실리콘층을 얇게 형성하고, 플러그 이온주입 공정을 실시한 후 제2 폴리실리콘층을 형성하므로써 공정의 증가없이 얕은 접합영역을 형성할 수 있는 효과가 있다.
Claims (2)
- 반도체 소자의 제조방법에 있어서, 소정의 공정을 마친 실리콘기판상에 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 제1 폴리실리콘층을 형성한 후 플러그 이온을 주입하여 접합영역을 형성하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 제2 폴리실리콘층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1 폴리실리콘층은 500 내지 570℃의 온도조건에서 100 내지 200Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053651A KR100208446B1 (ko) | 1996-11-13 | 1996-11-13 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053651A KR100208446B1 (ko) | 1996-11-13 | 1996-11-13 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980035325A KR19980035325A (ko) | 1998-08-05 |
| KR100208446B1 true KR100208446B1 (ko) | 1999-07-15 |
Family
ID=19481681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960053651A KR100208446B1 (ko) | 1996-11-13 | 1996-11-13 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100208446B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008407A (ko) * | 1998-10-29 | 2001-02-05 | 김영환 | 반도체장치의 전극형성방법 |
-
1996
- 1996-11-13 KR KR1019960053651A patent/KR100208446B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980035325A (ko) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010014899A (ko) | 집적회로 칩 및 그의 제조방법 | |
| US7646055B2 (en) | Semiconductor device and method of fabrication thereof | |
| JPH0951033A (ja) | 集積回路チップの製造方法 | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| JP2000188345A (ja) | 浅溝絶縁による半導体不揮発性メモリ装置の製作過程 | |
| KR100208446B1 (ko) | 반도체 소자의 제조방법 | |
| KR100291823B1 (ko) | 반도체소자의제조방법 | |
| KR100426492B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| KR0161728B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100245087B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20040059998A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100511921B1 (ko) | 반도체 소자의 워드라인 스페이서 형성방법 | |
| KR0169599B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100545184B1 (ko) | 트랜치 소자분리를 위한 반도체 소자의 트랜치 형성 방법 | |
| KR20020066585A (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR100290912B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100329792B1 (ko) | 박막트랜지스터제조방법 | |
| KR100209927B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100339431B1 (ko) | 반도체의 제조방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000004545A (ko) | 반도체소자의 콘택 형성 방법 | |
| KR20060062525A (ko) | 리세스 게이트를 갖는 반도체소자 제조 방법 | |
| KR20040005509A (ko) | 반도체소자의 제조방법 | |
| KR20070000659A (ko) | 반도체 소자의 랜딩플러그 콘택홀 형성방법 | |
| JPS6092665A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070321 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |