KR100291823B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100291823B1
KR100291823B1 KR1019940009311A KR19940009311A KR100291823B1 KR 100291823 B1 KR100291823 B1 KR 100291823B1 KR 1019940009311 A KR1019940009311 A KR 1019940009311A KR 19940009311 A KR19940009311 A KR 19940009311A KR 100291823 B1 KR100291823 B1 KR 100291823B1
Authority
KR
South Korea
Prior art keywords
layer
etching
barrier layer
semiconductor substrate
etching barrier
Prior art date
Application number
KR1019940009311A
Other languages
English (en)
Other versions
KR950030246A (ko
Inventor
김재갑
김대영
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019940009311A priority Critical patent/KR100291823B1/ko
Publication of KR950030246A publication Critical patent/KR950030246A/ko
Application granted granted Critical
Publication of KR100291823B1 publication Critical patent/KR100291823B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판 상부에 게이트전극 마스크를 이용하여 게이트산화막패턴, 게이트전극, 층간절연막패턴 및 제1식각장벽층패턴을 형성하고 상기 게이트전극의 측벽과 노출된 반도체기판에 산화막을 성장시킨 다음, 저농도의 불순물을 주입하고 상기 게이트전극 마스크에 의하여 형성된 패턴의 측벽에 스페이서를 형성한 다음, 고농도의 불순물을 주입하고 자기정렬적으로 콘택홀을 형성함으로써 불순물주입으로 인한 반도체기판의 손상을 방지하고 자기정렬적으로 콘택홀을 형성함으로써 고집적화를 가능하게 하여 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 제조방법
제1(a)도 내지 제1(d)도는 종래기술에의한 반도체소자의 제조공정을 도시한 단면도.
제2(a)도 내지 제2(e)도는 본 발명의 제1실시예에의한 반도체소자의 제조공정을 도시한 단면도.
제3도는 본 발명의 제2실시예에의한 반도체소자의 제조공정을 도시한 단면도.
제4(a)도 내지 제4(c)도는 본 발명의 제3실시예에의한 반도체소자의 제조공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 명칭
1,20 : 반도체기판 21 : 게이트산화막
4,23 : 게이트전극용 전도층 5,24 : 층간절연막
6 : 제1식각장벽층 7A,25 : 저농도의 소오스/드레인전극
7B,29 : 고농도의 소오스/드레인 전극 8 : 산화막
9,90 : 제2식각장벽층 9A,90A : 제2식각장벽층 스페이서
10 : 절연막 10A,27 : 절연막 스페이서
11 : 평탄화층 12 : 콘택마스크
31 : 게이트산화막패턴 14,33 : 게이트전극
15,34 : 층간절연막패턴 16 : 제1식각장벽층패턴
50 : 콘택홀
본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판 상부에 게이트전극 마스크를 이용하여 게이트산화막패턴, 게이트전극, 층간절연막패턴 및 제1 식각장벽층패턴을 형성하고 상기 게이트전극의 측벽과 노출된 반도체기판에 산화막을 성장시킨 다음, 저농도의 불순물을 주입하고 상기 게이트전극 마스크에 의하여 형성된 패턴의 측벽에 스페이서를 형성한 다음, 고농도의 불순물을 주입하고 자기정렬적으로 콘택홀을 형성함으로써 불순물주입으로 인한 반도체기판의 손상을 방지하고 자기정렬적으로 콘택홀을 형성함으로써 고집적화를 가능하게하여 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있는 기술이다.
종래의 트랜지스터 구조는 핫캐리어(hot carrier)에 의한 특성 열화를 억제하기위하여 엘.디.디.(LDD : Lightly Doped Drain, 이하에서 LDD라 함) 구조의 트랜지스터를 사용하였다.
반도체소자가 고집적화됨에따라 반도체소자를 제조하는데 있어서, 상호연결용 전도선을 게이트에 이웃한 소오스/드레인전극에 접속시키기 위한 콘택을 형성하기위하여 게이트전극과는 절연되어야 하므로 게이트전극마스크와 콘택마스크 사이는 마스크제작 및 웨이퍼상의 식각공정중에 발생될 수 있는 씨.디.(CD : Critical Dimension, 이하에서 CD라 함)변화, 마스크 정렬시 발생될 수 있는 미스얼라인 ( misalignment) 그리고 절연물질 두께만큼의 일정거리를 반드시 고려하여야 한다. 그러므로, 접속되는 부분의 면적이 커지게 된다.
상기한 문제점을 해결하기위하여 자기정렬적인 콘택을 형성하여야 한다.
이하 첨부된 도면을 참고로 하여 종래기술을 상세히 설명하기로 한다.
제1(a)도 내지 제1(d)도는 종래기술에 의한 반도체소자의 제조공정을 도시한 단면도이다.
제1(a)도는 반도체기판(20) 상부에 게이트산화막(21), 게이트전극용 전도층(23) 그리고 층간절연막(24)을 순차적으로 증착한 것을 도시한 단면도이다.
제1(b)도는 상기 제1(a)도의 공정후에 게이트전극 마스크(도시안됨)를 사용하여 상기 층간절연막(24), 전도층(23), 게이트산화막(21)을 순차적으로 식각하여 층간절연막패턴(34), 게이트산화막패턴(31)과 전도층패턴, 즉 게이트전극(33)을 형성한 것을 도시한 단면도이다.
제1(c)도는 상기 게이트전극(33)과 게이트산화막패턴(31)을 마스크로하여 반도체기판(20) 내부로 저농도의 불순물을 주입하여 저농도의 소오스/드레인전극(25)을 형성한 것을 도시한 단면도로서, 상기 반도체기판(20)의 표면이 손상되지않도록 낮은 에너지를 사용하여 주입한다.
제1(d)도는 전체구조상부에 절연막을 증착하고 이방성식각을 실시하여 상기 층간절연막패턴(34), 게이트전극(33) 및 게이트산화막패턴(31)의 측벽에 절연막스페이서(27)를 형성한 다음, 상기 반도체기판(20) 상부에 형성된 구조를 마스크로하여 저농도의 불순물이 주입된 반도체기판(20) 내부에 고농도의 불순물을 주입하여 고농도의 소오스/드레인 전극(29)을 형성함으로써 LDD 구조의 소오스/드레인 전극을 형성한 반도체소자를 도시한 단면도로서, 상기 절연막 스페이서(27) 형성시 식각공정에 의하여 반도체기판(20)에 손상이 발생된다. 여기서, 절연막, 평탄화층 및 콘택마스크를 이용하여 상기 반도체기판(20)에 콘택홀을 자기정렬적으로 형성함으로써, 예정된 디자인룰에 의하여 반도체소자를 형성한다.
상기한 종래기술에 의하면, 게이트전극의 마스크 공정과 자기정렬적 콘택공정으로 CD 변화와 마스크 정렬시 발생될 수 있는 미스얼라인 그리고 절연물질 두께만큼의 일정거리를 반드시 고려하여야 하는 어려움을 해결할 수는 있으나, LDD 구조를 형성하기위하여 형성하는 절연막 스페이서 형성공정과 두번의 불순물주입공정으로 반도체기판이 손상을 입게되는 문제점이 발생된다.
따라서, 본 발명은 종래의 문제점을 해결하기위하여, 반도체기판 상부에 제1식각장벽층패턴, 층간절연막, 게이트전극 및 게이트산화막패턴을 순차적으로 형성하는 동시에 반도체기판의 예정된 부위를 노출시키고 상기 게이트전극의 측벽과 노출된 반도체기판의 일정두께에 산화막을 성장시킨 다음, 저농도의 불순물을 주입하고 제2식각장벽층과 절연막을 순차적으로 증착한 다음, 상기 절연막을 이방성식각하여 절연막 스페이서를 형성하고 고농도의 불순물 주입공정을 실시하여 LDD 구조의 소오스/드레인 전극을 형성한 후, 자기정렬적인 콘택 형성공정으로 상기 소오스/드레인 전극에 콘택홀을 형성함으로써 반도체기판의 손상을 최소로하며 고집적화된 반도체소자를 제조하는데 그 목적이 있다.
이상의 목적을 달성하기위한 본 발명의 특징은, 반도체기판 상부에 게이트산화막, 게이트전극용 전도층, 층간절연막 및 제1식각장벽층을 순차적으로 증착하는 공정과, 게이트전극 마스크를 사용하여 상기 제1식각장벽층, 층간절연막, 전도층 및 게이트산화막을 순차적으로 식각하여 제1식각장벽층패턴, 층간절연막패턴, 게이트전극 및 게이트산화막패턴을 형성하여 상기 반도체기판의 예정된 부위를 노출시키는 공정과, 상기 게이트전극의 측벽과 노출된 반도체기판 상부에 산화막을 성장시키는 공정과, 상기 반도체기판에 저농도의 불순물을 주입하여 저농도의 소오스/드레인 전극을 형성하는 공정과, 전체구조상부에 제2식각장벽층과 절연막을 순차적으로 증착하는 공정과, 상기 제2식각장벽층을 식각장벽으로 하여 상기 절연막을 이방성식각하여 절연막 스페이서를 형성하고 상기 산화막을 식각장벽으로 하여 상기 제2식각장벽층을 식각하여 제2식각장벽층 스페이서를 형성한 다음, 고농도의 불순물을 주입하여 고농도의 소오스/드레인 전극을 형성하는 공정과, 전체구조상부에 평탄화층을 형성한 다음, 상기 평탄화층의 상부에 감광막을 이용하여 콘택마스크를 형성하는 공정과, 상기 콘택마스크를 이용하여 콘택지역에 있는 상기 평탄화층, 절연막 스페이서 및 산화막을 순차적으로 식각함으로써 제2식각장벽층 스페이서의 턱진부분을 형성하고 소오스/드레인 전극에 자기정렬된 콘택홀을 형성하는 공정을 포함하는데 있다.
이상의 목적을 달성하기위한 본 발명의 다른 특징은, 반도체기판 상부에 게이트산화막, 게이트전극용 전도층, 층간절연막 및 제1식각장벽층을 순차적으로 증착하는 공정과, 게이트전극 마스크를 사용하여 제1식각장벽층패턴, 층간절연막패턴, 게이트전극 그리고 게이트산화막패턴을 순차적으로 형성하여 상기 반도체기판이 노출되는 공정과, 상기 게이트전극의 측벽과 노출된 반도체기판에 산화막을 성장시키고 상기 반도체기판에 저농도의 불순물을 주입시켜 저농도의 소오스/드레인 전극을 형성한 다음, 전체구조상부에 제2식각장벽층을 일정두께 증착하는 공정과, 상기 제2식각장벽층을 이방성식각하여 상기 제1식각장벽층, 층간절연막 및 게이트전극의 측벽에 형성된 산화막의 측벽에 제2식각장벽층 스페이서를 형성하는 공정과, 상기 제2식각장벽층 스페이서를 마스크로하여 상기 반도체기판에 고농도의 불순물을 주입시켜 고농도의 소오스/드레인 전극을 형성하는 공정과, 전체구조상부에 평탄화층을 형성하고 상기 평탄화층 상부에 감광막을 이용하여 콘택마스크를 형성하는 공정과, 상기 콘택마스크를 사용하고 상기 제1식각장벽층과 제2식각장벽층 스페이서를 식각장벽으로 하여 상기 평탄화층과 산화막을 식각함으로써 소오스/드레인 전극이 노출된 자기정렬형 콘택홀을 형성하는 공정을 포함하는데 있다.
이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.
제2(a)도 내지 제2(e)도는 본 발명의 제1실시예에 의한 반도체소자의 제조공정을 도시한 단면도이다.
제2(a)도는 반도체기판(1)의 일정부분에 소자분리산화막(도시안됨)을 형성하고 게이트산화막(3), 게이트전극용 전도층(4), 층간절연막(5) 및 제1식각장벽층(6)을 순차적으로 증착한 것을 도시한 단면도로서, 상기 제1식각장벽층(6)은 질화막을 사용하여 형성한다.
제2(b)도는 게이트전극 마스크를 이용하여 상기 제1식각장벽층(6), 층간절연막(5) 및 전도층(4)을 순차적으로 식각하여 제1식각장벽층패턴(16), 층간절연막패턴(15) 및 전도층패턴, 즉 게이트전극(14)을 형성한 것을 도시한 단면도로서, 산화막(8)을 상기 반도체기판(1)과 게이트전극(14)의 노출된 부분에 성장시키고 상기 산화막(8)을 통하여 저농도의 불순물을 상기 반도체기판(1) 내부로 주입함으로써 상기 반도체기판(1)의 손상을 줄이는 동시에 저농도의 소오스/드레인 전극(7A)을 형성한 것을 도시한 단면도이다. 여기서, 상기 산화막(8)은 30Å-300Å정도의 두께로 형성한다.
제2(c)도는 전체구조상부에 제2식각장벽층(9)과 절연막(10)을 순차적으로 일정두께 증착한 것을 도시한 단면도로서, 상기 절연막(10)은 산화막을 사용하여 형성한다. 여기서, 상기 제2식각장벽층(9)은 질화막을 사용하여 형성한다.
제2(d)도는 상기 제2식각장벽층(9)를 식각장벽으로 상기 절연막(10)을 이방성식각하여 절연막 스페이서(10A)을 형성한 다음, 상기 산화막(8)을 식각장벽으로 하여 상기 제2식각장벽층을 식각하여 제2식각장벽층 스페이서(9A)를 형성하되 상기 제1식각장벽층패턴(16)이 일정두께 식각하고 상기 산화막(8)을 통하여 상기 반도체기판(1)에 고농도의 불순물을 주입하여 고농도의 소오스/드레인 전극(7B)을 형성함으로써, LDD 구조가 구비된 소오스/드레인전극(7A,7B)을 형성하고 전체구조상부에 평탄화층(11)을 형성한 다음, 상기 평탄화층(11)의 상부에 감광막을 사용하여 콘택마스크(12)를 형성한 것을 도시한 단면도이다. 여기서, 상기 평탄화층(11)은 비.피.에스.지.(BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG라 함)의 단층구조 또는 유.에스.지.(USG : Undope Silicate Glass, 이하에서 USG라 함) / BPSG의 이중구조를 사용한다.
제2(e)도는 상기 콘택마스크(12)를 이용하여 상기 평탄화층(11), 절연막 스페이서(10A) 및 산화막(8)을 순차적으로 식각함으로써, 제2식각장벽층 스페이서(9A)의 턱진부분을 형성되고 상기 콘택마스크(12)를 제거함으로써 소오스/드레인 전극(7A,7B)이 노출되는 콘택홀(50)을 형성한 것을 도시한 단면도이다.
제3도는 본 발명의 제2실시예로서 반도체소자의 제조공정을 도시한 단면도이다.
제3도는 본 발명의 제1실시예의 제2(e)도 다음에 상기 제2식각장벽층 스페이서(9A)의 턱진부분과 산화막(8)을 이방성식각하여 상기 제2식각장벽층 스페이서 (9A)의 턱진부분을 제거한 것을 도시한 단면도로서, 상기 노출된 식각장벽층(9A)의 상부와 제1식각장벽층패턴(16) 그리고 상기 층간절연막패턴(15)의 일부가 식각된 것을 도시한다. 여기서, 제2(e)도의 상기 제2식각장벽층 스페이서(9A)의 턱진부분을 제거함으로써 상기 소오스/드레인 전극(7A,7B)을 노출시키는 콘택홀(50)의 크기를 크게 하여 콘택면적을 크게할 수 있다.
제4(a)도 내지 제4(c)도는 본 발명의 제3실시예로서 반도체소자의 제조공정을 도시한 단면도이다.
제4(a)도는 반도체기판(1)의 일정부분에 소자분리절연막(도시안됨)을 형성하고 게이트산화막(3), 게이트전극용 전도층(4), 층간절연막(5) 및 제1식각장벽층(6)을 순차적으로 증착한 다음, 게이트전극 마스크를 이용하여 식각장벽층패턴(16), 층간절연막패턴(15) 및 게이트전극(14)을 순차적으로 형성하고 상기 게이트전극(14)의 측벽과 노출된 반도체기판(1)의 상부에 산화막(8)을 성장시키고 상기 반도체기판(1)에 저농도의 불순물을 주입하여 저농도의 소오스/드레인 전극(7A)을 형성한 다음, 전체구조상부에 제2식각장벽층(90)을 일정두께 증착한 것을 도시한 단면도이다. 여기서, 상기 산화막(8)은 30Å-300Å정도의 두께로 형성한다.
제4(b)도는 상기 제2식각장벽층(90)을 이방성식각하여 제2식각장벽층 스페이서(90A)를 형성한 다음, 상기 제2식각장벽층 스페이서(90A)를 마스크로하여 고농도의 불순물을 주입함으로써 고농도의 소오스/드레인 전극(7B)을 형성하고 전체 구조상부에 평탄화층(11)을 형성한 다음, 상기 평탄화층(11) 상부에 감광막으로 콘택마스크(12)를 형성한 것을 도시한 단면도로서, 소오스/드레인 전극(7A,7B)이 형성된 것을 도시한다. 여기서, 상기 평탄화층(11)은 BPSG 의 단층구조 또는 USG/BPSG의 이중구조를 사용하여 형성한다.
제4(c)도는 상기 콘택마스크(12)를 사용하여 상기 평탄화층(11)과 산화막(8)을 순차적으로 식각하여 반도체기판(1)을 노출시키고 상기 콘택마스크(12)를 제거함으로써 자기정렬적인 콘택홀이 형성된 반도체소자를 도시한 단면도이다.
상기한 본 발명에 의하면, 식각장벽층을 이용하여 LDD 구조를 형성하기위한스페이서 형성시 기판의 식각손상을 방지하여 접합에 의한 누설전류를 방지하고, 소오스/드레인 전극의 형성시 마스크역할을 하는 절연막의 두께를 균일하게 유지하고 게이트전극에 대하여 자기정렬형 콘택을 형성함으로써 반도체소자의 고집적화를 가능하게 하고 반도체소자의 생산성을 향상시킬 수 있다.

Claims (9)

  1. 반도체소자의 제조방법에 있어서, 반도체기판 상부에 게이트산화막, 게이트전극용 전도층, 층간절연막 및 제1식각장벽층을 순차적으로 증착하는 공정과, 게이트전극 마스크를 사용하여 상기 제1식각장벽층, 층간절연막, 전도층 및 게이트산화막을 순차적으로 식각하여 제1식각장벽층패턴, 층간절연막패턴 및 게이트전극을 형성하여 상기 반도체기판의 예정된 부위를 노출시키는 공정과, 상기 게이트전극의 측벽과 노출된 반도체기판 상부에 산화막을 성장시키는 공정과, 상기 반도체기판에 저농도의 불순물을 주입하여 저농도의 소오스/드레인 전극을 형성하는 공정과, 전체구조상부에 제2식각장벽층과 절연막을 순차적으로 증착하는 공정과, 상기 제2식각장벽층을 식각장벽으로 하여 상기 절연막을 이방성식각하여 절연막 스페이서를 형성하고 상기 산화막을 식각장벽으로 하여 상기 제2장벽층을 식각하여 제2식각장벽층 스페이서를 형성한 다음, 고농도의 불순물을 주입하여 고농도의 소오스/드레인 전극을 형성하는 공정과, 전체구조상부에 평탄화층을 형성한 다음, 상기 평탄화층의 상부에 감광막을 이용하여 콘택마스크를 형성하는 공정과, 상기 콘택마스크를 이용하여 콘택지역에 있는 상기 평탄화층, 절연막 스페이서 및 산화막을 순차적으로 식각함으로써 제2식각장벽층 스페이서의 턱진부분을 형성하고 소오스/드레인 전극에 자기정렬된 콘택홀을 형성하는 공정을 포함하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 제1,2식각장벽층은 질화막을 사용하는 것을 특징으로하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 절연막은 산화막을 사용하는 것을 특징으로하는 반도체소자의 제조방법.
  4. 제1항에 있어서, 상기 평탄화층은 BPSG의 단층구조 또는 USG/BPSG의 이중구조로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  5. 제1항에 있어서, 상기 산화막은 30Å-300Å으로 하는 것을 특징으로하는 반도체소자의 제조방법.
  6. 제1항에 있어서, 상기 제2식각장벽층 스페이서 형성공정시 저부에 있는 상기 제1식각장벽층까지 일부 식각되도록하는 것을 특징으로하는 반도체소자의 제조방법.
  7. 제1항에 있어서, 상기 콘택마스크를 이용한 식각공정으로 제2식각장벽층 스페이서의 턱진부분을 형성한 다음, 상기 평탄화층을 마스크로 하여 상기 턱진 제2식각장벽층과 그 저부에 있는 산화막을 이방성식각함으로써 자기정렬된 콘택홀의 크기를 넓히는 것을 특징으로하는 반도체소자의 제조방법.
  8. 제7항에 있어서, 상기 제2식각장벽층 스페이서의 턱진부분 식각공정시 상기 제1,2식각장벽층 및 층간절연막이 일부 식각되는 것을 특징으로하는 반도체소자의 제조방법.
  9. 반도체소자의 제조방법에 있어서, 반도체기판 상부에 게이트산화막, 게이트전극용 전도층, 층간절연막 및 제1식각장벽층을 순차적으로 증착하는 공정과, 게이트전극 마스크를 사용하여 제1식각장벽층패턴, 층간절연막패턴 그리고 게이트전극을 순차적으로 형성하여 상기 반도체기판을 노출시키는 공정과, 상기 게이트전극의 측벽과 노출된 반도체기판에 산화막을 성장시키고 상기 반도체기판에 저농도의 불순물을 주입시켜 저농도의 소오스/드레인 전극을 형성한 다음, 전체구조상부에 제2식각장벽층을 일정두께 증착하는 공정과, 상기 제2식각장벽층을 이방성식각하여 상기 제1식각장벽층, 층간절연막 및 게이트전극의 측벽에 형성된 산화막의 측벽에 제2식각장벽층 스페이서를 형성하는 공정과, 상기 제2식각장벽층 스페이서를 마스크로하여 상기 반도체기판에 고농도의 불순물을 주입시켜 고농도의 소오스/드레인 전극을 형성하는 공정과, 전체구조상부에 평탄화층을 형성하고 상기 평탄화층 상부에 감광막을 이용하여 콘택마스크를 형성하는 공정과, 상기 콘택마스크를 사용하고 상기 제1식각장벽층과 제2식각장벽층 스페이서를 식각장벽으로 하여 상기 평탄화층과 산화막을 식각함으로써 소오스/드레인 전극이 노출된 자기정렬형 콘택홀을 형성하는 공정을 포함하는 반도체 소자의 제조방법.
KR1019940009311A 1994-04-29 1994-04-29 반도체소자의제조방법 KR100291823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940009311A KR100291823B1 (ko) 1994-04-29 1994-04-29 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940009311A KR100291823B1 (ko) 1994-04-29 1994-04-29 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR950030246A KR950030246A (ko) 1995-11-24
KR100291823B1 true KR100291823B1 (ko) 2001-11-30

Family

ID=37526128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009311A KR100291823B1 (ko) 1994-04-29 1994-04-29 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100291823B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724625B1 (ko) 2005-06-09 2007-06-04 주식회사 하이닉스반도체 반도체 장치의 제조방법
KR20200135395A (ko) 2018-03-23 2020-12-02 미쓰비시 마테리알 가부시키가이샤 전자 부품 실장 모듈의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369355B1 (ko) * 1999-06-28 2003-01-24 주식회사 하이닉스반도체 고집적 반도체소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724625B1 (ko) 2005-06-09 2007-06-04 주식회사 하이닉스반도체 반도체 장치의 제조방법
KR20200135395A (ko) 2018-03-23 2020-12-02 미쓰비시 마테리알 가부시키가이샤 전자 부품 실장 모듈의 제조 방법

Also Published As

Publication number Publication date
KR950030246A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
KR100500581B1 (ko) 반도체 장치에서 게이트 전극 형성 방법
KR100291823B1 (ko) 반도체소자의제조방법
KR0161432B1 (ko) 소자분리 영역의 면적을 감소시키기 위한 트랜지스터 제조방법
KR100373709B1 (ko) 반도체 소자 및 그 제조 방법
KR0135691B1 (ko) 트랜지스터 및 그 제조방법
US7226838B2 (en) Methods for fabricating a semiconductor device
KR20040016496A (ko) 반도체 소자의 스페이서 형성방법 및 이를 이용한 반도체소자의 제조방법
KR100250098B1 (ko) 아이솔레이션영역 및 그형성방법
KR19990057330A (ko) 반도체 소자의 제조방법
KR100219549B1 (ko) 랜딩 패드를 갖는 반도체 소자의 제조방법
KR100345067B1 (ko) 반도체소자의제조방법
KR0126641B1 (ko) 반도체소자 및 그 제조방법
KR20000060603A (ko) 고집적 자기 정렬 콘택 패드 형성 방법
KR20020010795A (ko) 반도체소자의 제조방법
KR100372638B1 (ko) 전계효과 트랜지스터 제조방법
KR100575611B1 (ko) 이피롬셀 제조방법
KR100230737B1 (ko) 반도체 소자의 제조방법
KR960012574B1 (ko) 반도체장치의 제조방법
KR910008121B1 (ko) 반도체 기억장치 및 그 제조방법
KR100256826B1 (ko) 반도체 소자의 제조방법
KR100245087B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100232901B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20030056607A (ko) 반도체 소자의 제조 방법
KR20040003948A (ko) 반도체소자의 ｍｏｓ 트랜지스터 제조방법
KR19990010370A (ko) 반도체 소자의 비아 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee