KR20000060603A - 고집적 자기 정렬 콘택 패드 형성 방법 - Google Patents

고집적 자기 정렬 콘택 패드 형성 방법 Download PDF

Info

Publication number
KR20000060603A
KR20000060603A KR1019990009061A KR19990009061A KR20000060603A KR 20000060603 A KR20000060603 A KR 20000060603A KR 1019990009061 A KR1019990009061 A KR 1019990009061A KR 19990009061 A KR19990009061 A KR 19990009061A KR 20000060603 A KR20000060603 A KR 20000060603A
Authority
KR
South Korea
Prior art keywords
forming
film
etching process
layer
pad
Prior art date
Application number
KR1019990009061A
Other languages
English (en)
Inventor
박영우
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990009061A priority Critical patent/KR20000060603A/ko
Publication of KR20000060603A publication Critical patent/KR20000060603A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 자기 정렬 콘택 패드 형성 방법에 관한 것으로, 트랜지스터가 형성된 반도체 기판 상에 절연막 및 식각 정지막을 차례로 형성한 다음, 상기 반도체 기판의 전면에 상기 식각 정지막과 선택비를 갖는 층간 절연막이 형성된다. 다음에, 패드 형성용 마스크를 사용하여 상기 식각 정지막의 표면이 노출될 때까지 상기 층간 절연막이 식각된다. 계속해서, 상기 식각 정지막을 제거하기 위한 건식 식각 공정이 수행되고, 이때, 상기 식각 정지막의 두께만큼 식각된다. 상기 건식 식각 공정시 발생된 부산물들 및 상기 절연막이 모두 제거되도록 습식 식각 공정을 수행함으로써 패드 형성용 오프닝이 형성되고, 상기 오프닝 형성을 위한 습식 식각 공정시 상기 층간 절연막의 에지 부분이 라운드지게 된다. 이어, 상기 오프닝을 채우도록 상기 층간 절연막 상에 형성된 패드 형성용 도전막을 식각하여 콘택 패드들을 형성하되, 패드 분리를 위해 상기 층간 절연막과 도전막간에 식각 선택비를 갖도록 식각 공정을 수행하여 상기 층간 절연막과 단차를 갖도록 형성된다. 이와 같은 자기 정렬 콘택 패드 형성 방법에 의해서, 패드 형성용 콘택홀 형성을 위한 식각 공정시 최소한의 건식 식각과 충분한 습식 식각을 함으로써 반도체 기판의 리세스 및 게이트 전극 도전막의 노출을 방지 할 수 있다. 그리고, 콘택 패드 형성을 위한 폴리실리콘막의 평탄화 식각 공정시 층간 절연막과 선택비를 갖도록 식각함으로써 패드간을 완전하게 분리하여 패드간의 단락을 방지할 수 있다.

Description

고집적 자기 정렬 콘택 패드 형성 방법{METHOD FOR FORMING HIGH INTEGRATION SELF-ALIGNED CONTACT PAD}
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는 고집적 자기 정렬 콘택 패드 형성 방법에 관한 것이다.
반도체 장치의 고집적화와 함께 수반되어지는 디자인 룰(design rule)의 감소로 좁고 깊은 콘택홀의 형성이 어려워짐에 따라 기판과 스토리지 노드를 중간에서 연결시켜 주는 콘택 패드가 일반적으로 사용되고 있다. 다음은 종래의 자기 정렬 콘택 패드 형성 방법에 대해 설명한다.
도 1a 및 도 1b는 종래의 자기 정렬 콘택 패드 형성 방법의 공정들을 순차적으로 보여주는 흐름도이고, 도 2는 종래의 자기 정렬 콘택 패드를 구비하는 셀 레이아웃을 보여주는 도면이다.
도 1a를 참조하면, 반도체 기판(10) 상에 활성 영역과 비활성 영역을 정의하기 위한 소자 격리 영역(12)이 형성되고, 통상적인 방법으로 상기 활성 영역 상에 트랜지스터가 형성된다. 잘 알려진 바와 같이, 상기 트랜지스터는 양측벽 및 상부가 절연막 스페이서(15)와 게이트 마스크(14c)로 둘러싸인 게이트 전극(14)과 상기 절연막 스페이서(15) 양측의 반도체 기판(10) 내에 불순물 주입으로 형성된 소스/드레인 영역(16)을 포함하여 이루어진다. 상기 소스/드레인 영역(16) 사이의 상기 게이트 전극(14) 하부의 반도체 기판(10)은 채널 영역이 된다. 이어, 상기 반도체 기판(10) 상에 형성된 결과물의 표면을 따라 열산화막(18) 및 실리콘 질화막(20)이 차례로 형성된다. 상기 실리콘 질화막(20)은 후속 패드 형성을 위한 식각 공정시 상기 게이트 마스크(14c) 및 절연막 스페이서(15)가 손상되는 것을 방지하는 역할을 한다. 다음으로, 상기 반도체 기판(10)의 전면에 상기 실리콘 질화막(20)과 식각 선택비를 갖는 층간 절연막(22)으로 산화막이 형성되고, 계속해서 콘택 패드 형성용 마스크를 사용하여 상기 게이트 전극(14) 사이의 상기 층간 절연막(22)이 식각된다. 이어, 상기 실리콘 질화막(20) 및 열산화막(18)을 건식 에치 백 공정으로 차례로 제거한 후 상기 건식 식각 공정시 발생한 부산물과 손상층을 제거하기 위한 습식 식각 공정을 차례로 수행함으로써 패드 형성용 콘택홀(도면에 도시 안됨)이 형성된다.
상술한 바와 같이, 상기 콘택홀은 건식 식각 및 습식 식각 공정을 차례로 수행함으로써 형성되는데, 상기 건식 식각 공정은 반도체 기판(10) 상의 실리콘 질화막(20) 및 열산화막(18)을 완전히 제거하기 위해 과식각(over etch) 공정으로 수행된다. 이때, 상기 실리콘 질화막(20) 및 열산화막(18)에 대해 식각 선택비를 갖지 않는 반도체 기판(10)의 일부 두께가 함께 식각되어 반도체 기판(10) 내에 리세스(recess)(26)가 생기고 이로 인해, 리프레쉬(refresh) 및 소자간의 격리 기능이 저하되게 된다. 또한, 상기 게이트 전극(14) 양측벽 및 상부를 둘러싸고 있는 절연막 스페이서(15) 및 게이트 마스크(14c)가 실리콘 질화막으로 동일하여 과도한 상기 건식 식각 공정시 함께 식각되어 도면에 도시된 바와 같이, 게이트 전극의 도전막(14b)이 노출될 수 있다(참조부호 27). 이에 따라 후속 콘택 패드 형성을 위한 도전막의 증착시 콘택 패드와 상기 게이트 도전막(14b) 간에 전기적 단락이 유발될 수 있다.
이후의 단계는 콘택 패드 형성 공정이다. 상기 패드 형성용 콘택홀을 채우도록 상기 층간 절연막(20) 상에 폴리실리콘막을 형성한 후, 패드간의 분리를 위한 식각 공정이 수행된다. 구체적으로, 상기 층간 절연막(22)과 나란하도록 상기 폴리실리콘막의 평탄화 식각 공정이 수행되는데 이때, 상기 층간 절연막(22)과 폴리실리콘막이 선택비를 갖지 않는 식각 공정의 수행으로 층간 절연막(22)의 일부도 함께 식각된다. 이로써, 도 1b에 도시된 바와 같이 자기 정렬 콘택 패드들(24a 및 24b)이 형성된다.
그러나, 상기 언급한 바와 같이 층간 절연막(22)과 폴리실리콘막간 식각 선택비를 갖지 않는 식각으로 상기 평탄화 식각 공정시 상기 층간 절연막 상의 폴리실리콘막의 분리가 잘 되지 않아 인접한 콘택 패드간에 단락이 유발될 수 있다. 즉, 도 2와 같이, 콘택 패드(24a)와 콘택 패드(24b)가 인접한 영역(19)과 콘택 패드(24a)와 게이트 전극(14)이 인접한 영역(28)이 취약해져 전기적 단락이 유발되는 문제가 생긴다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 콘택 패드 형성을 위한 식각 공정시 발생되는 반도체 기판의 리세스 및 도전막의 노출을 방지할 수 있고, 콘택 패드간의 분리를 확실히 할 수 있는 자기 정렬 콘택 패드 형성 방법을 제공함에 그 목적이 있다.
도 1a 및 도 1b는 종래의 자기 정렬 콘택 패드 형성 방법의 공정들을 순차적으로 보여주는 흐름도;
도 2는 종래의 자기 정렬 콘택 패드를 구비하는 셀 레이아웃을 보여주는 도면;
도 3a 내지 도 3e는 본 발명의 실시예에 따른 자기 정렬 콘택 패드 형성 방법의 공정들을 순차적으로 보여주는 게이트 전극 수직 방향의 단면도; 그리고
도 4a 내지 도 4d는 본 발명의 실시예에 따른 자기 정렬 콘택 패드 형성 방법의 공정에 따라 형성된 콘택 패드 및 스토리지 노드를 보여주는 게이트 전극 방향의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 반도체 기판 12, 102 : 소자 격리막
14, 104 : 게이트 전극 15, 105 : 절연막 스페이서
16, 106 : 소스/드레인 영역
24a, 24b, 118a, 118b : 자기 정렬 콘택 패드
122 : 비트 라인 124 : 스토리지 노드
상술한 목적을 달성하기 위한 본 발명에 의하면, 자기 정렬 콘택 패드 형성 방법은, 트랜지스터가 형성된 반도체 기판 상에 절연막 및 식각 정지막을 차례로 형성하는 단계와; 상기 반도체 기판의 전면에 상기 식각 정지막과 선택비를 갖는 층간 절연막을 형성하는 단계와; 패드 형성용 마스크를 사용하여 상기 식각 정지막의 표면이 노출될 때까지 상기 층간 절연막을 식각하는 단계와; 상기 식각 정지막을 건식 식각 공정으로 식각하되, 상기 식각 정지막의 두께만큼 식각하는 단계와; 상기 건식 식각 공정시 발생된 부산물들 및 상기 절연막이 모두 제거되도록 습식 식각 공정을 수행하여 패드 형성용 오프닝을 형성하되, 상기 오프닝 형성을 위한 습식 식각 공정시 상기 층간 절연막의 에지 부분이 라운드지고, 상기 오프닝을 채우도록 상기 층간 절연막 상에 패드 형성용 도전막을 형성하는 단계 및; 상기 도전막을 식각하여 콘택 패드들을 형성하되, 패드 분리를 위해 상기 층간 절연막과 도전막간에 식각 선택비를 갖도록 식각 공정을 수행하여 상기 층간 절연막과 단차를 갖도록 형성하는 단계를 포함한다.
도 3c 및 4c를 참조하면, 본 발명의 실시예에 따른 신규한 자기 정렬 콘택 패드 형성 방법은, 트랜지스터가 형성된 반도체 기판 상에 절연막 및 식각 정지막을 차례로 형성한 다음, 상기 반도체 기판의 전면에 상기 식각 정지막과 선택비를 갖는 층간 절연막이 형성된다. 다음에, 패드 형성용 마스크를 사용하여 상기 식각 정지막의 표면이 노출될 때까지 상기 층간 절연막이 식각된다. 계속해서, 상기 식각 정지막을 제거하기 위한 건식 식각 공정이 수행되고, 이때, 상기 식각 정지막의 두께만큼 식각된다. 상기 건식 식각 공정시 발생된 부산물들 및 상기 절연막이 모두 제거되도록 습식 식각 공정을 수행함으로써 패드 형성용 오프닝이 형성되고, 상기 오프닝 형성을 위한 습식 식각 공정시 상기 층간 절연막의 에지 부분이 라운드지게 된다. 이어, 상기 오프닝을 채우도록 상기 층간 절연막 상에 형성된 패드 형성용 도전막을 식각하여 콘택 패드들을 형성하되, 패드 분리를 위해 상기 층간 절연막과 도전막간에 식각 선택비를 갖도록 식각 공정을 수행하여 상기 층간 절연막과 단차를 갖도록 형성된다. 이와 같은 자기 정렬 콘택 패드 형성 방법에 의해서, 패드 형성용 콘택홀 형성을 위한 식각 공정시 최소한의 건식 식각과 충분한 습식 식각을 함으로써 반도체 기판의 리세스 및 게이트 전극 도전막의 노출을 방지 할 수 있다. 그리고, 콘택 패드 형성을 위한 폴리실리콘막의 평탄화 식각 공정시 층간 절연막과 선택비를 갖도록 식각함으로써 패드간을 완전하게 분리하여 패드간의 단락을 방지할 수 있다.
(실시예)
이하, 도 3a 내지 도 3e 및 도 4a 내지 도 4d를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 자기 정렬 콘택 패드 형성 방법의 공정들을 순차적으로 보여주는 게이트 전극 수직 방향의 단면도이고, 도 4a 내지 도 4d는 본 발명의 실시예에 따른 자기 정렬 콘택 패드 형성 방법의 공정에 따라 형성된 콘택 패드 및 스토리지 노드를 보여주는 게이트 전극 방향의 단면도이다.
도 3a를 참조하면, 반도체 기판(100)에 활성 영역과 비활성 영역을 정의하는 소자 격리막(102) 즉, 필드 산화막이 종래의 방법에 의해 형성된다. 예를 들면, 국부적 실리콘 산화 방법(LOCal Oxidation of Silicon method)과 트렌치 격리 방법(trench isolation) 중 어느 하나의 방법이 사용될 수 있다. 다음은, 상기 반도체 기판(100)의 전면에 게이트 산화막(104a)을 사이에 두고 게이트 도전막(104b), 게이트 마스크(104c)가 차례로 형성된다. 상기 게이트 산화막(104a)은 75Å의 두께로 형성된다. 그리고, 상기 게이트 도전막(104b)은 폴리실리콘막과 텅스텐 실리사이드막의 적층 구조를 가지며, 각각 1000Å, 1500Å의 두께로 형성되고, 상기 게이트 마스크(104c)는 HTO(hot temperature oxide)막과 실리콘 질화막이 적층된 구조를 가지고, 각각 1000Å, 1500Å의 두께를 갖는다.
게이트 전극 형성용 마스크를 사용하여 상기 게이트 마스크(104c), 게이트 도전막(104b), 그리고 게이트 산화막(104a)을 차례로 식각하여 게이트 전극을 형성한 다음, 상기 게이트 전극의 양측벽에 실리콘 질화막으로 절연막 스페이서(105)를 형성함으로써 양측벽 및 상부가 절연막으로 둘러싸여진 게이트 전극(104)이 형성된다. 그런 후, 상기 절연막 스페이서(105) 양측의 반도체 기판(100) 내에 불순물 이온을 주입함으로써 소스/드레인 영역(106)이 형성된다. 따라서, 소스/드레인 영역(106) 및 게이트 전극(104)을 갖는 트랜지스터가 형성된다. 상술한 바와 같은 트랜지스터의 형성 방법은 종래의 기술과 큰 차이는 없고, 본 발명의 이해를 돕기 위해 기술되었다.
계속해서, 상기 반도체 기판(100) 상에 형성된 구조물들의 표면을 따라 열산화막(108) 및 실리콘 질화막(110)이 각각 100Å의 두께로 차례로 형성된다. 상기 실리콘 질화막(110)은 후속 패드 형성을 위한 식각 공정시 상기 게이트 마스크(104c) 및 절연막 스페이서(105)가 손상되는 것을 방지하는 역할을 한다.
도 3b에 있어서, 상기 반도체 기판(100)의 전면에 상기 실리콘 질화막(110)과 식각 선택비를 갖는 층간 절연막(112)으로 산화막이 형성된다. 상기 산화막은 BPSG막, HDP막 중 어느 하나의 막이다. 예를 들어, BPSG막을 형성한 경우 막질의 증착 후에 플로우(flow) 공정이 수행되는데, 이 공정은 습식 플로우 공정이고, 750℃ 내지 900℃의 온도 범위 내에서 30분 동안 수행된다. 바람직하게는 830℃의 온도에서 수행된다. 이어, 콘택 패드 형성용 마스크(114)를 사용하여 상기 게이트 전극(104) 사이의 상기 층간 절연막(112)이 건식 식각된다. 상기 식각 공정은 상기 실리콘 질화막(110)을 식각 정지층으로 하여 수행됨으로써 상기 실리콘 질화막(110) 하부의 반도체 기판(100) 손상이 방지된다. 그리고 나서, 식각 정지층인 상기 실리콘 질화막(110)이 건식 에치 백 공정으로 제거된다. 상기 식각 공정을 도 3c 및 도 4a와 같이, 상기 실리콘 질화막(110)의 두께만 식각되도록 최소의 건식 식각 공정으로 진행함으로써 반도체 기판(100)의 손상이 방지되고, 게이트 전극(104)을 둘러싸고 있는 게이트 마스크(104c) 및 절연막 스페이서(105)의 손상이 최소화되어 게이트 전극 도전막(104b)의 노출이 방지된다.
도 3d 및 도 4b를 참조하면, 상기 건식 식각 공정시 발생된 다량의 반응물들 및 손상된 층을 제거하기 위해서 SC1, HF 용액을 사용한 습식 식각 공정이 수행되는데, 이때 반도체 기판(100) 상의 상기 열산화막(108)도 함께 제거되도록 충분히 수행된다. 그 결과, 패드 형성용 오프닝(116)이 형성된다. 상기 패드 형성용 오프닝(116)의 형성시 상기한 바와 같은 최소한의 건식 식각 공정과 충분한 습식 식각 공정의 순차적 적용이 본 발명의 신규하고도 가장 중요한 사항으로서 종래의 과도한 건식 식각 공정으로 반도체 기판에 발생되었던 리세스 및 도전막간의 단락이 방지된다.
이때, 과도한 상기 습식 식각 공정으로 상기 층간 절연막(112)인 BPSG막의 에지(edge)부분이 식각되어 도면과 같이 라운드(round)지게 되고, 리세스가 생기게 되며, 식각 공정시 떨어진 막질이 상기 BPSG막의 하부 양측에 부착되어 건식 식각 공정 후보다 게이트 전극 사이의 공간(space)이 더 작아지는 현상이 발생하게 된다. 상기 오프닝(116)을 채우도록 라운드진 상기 층간 절연막(112) 상에 콘택 패드 형성용 도전막이 증착된다. 상기 도전막을 건식 에치 백 공정으로 식각함으로써 도 3e 및 도 4c에 도시된 바와 같이, 자기 정렬 콘택 패드들(118a 및 118b)이 형성된다. 여기서, 상기 자기 정렬 콘택 패드들(118a 및 118b) 형성을 위한 식각 공정은 완전한 패드 분리를 위해 상기 폴리실리콘막과 층간 절연막(112)간에 식각 선택비를 갖도록 수행되어 상기 콘택 패드들(118a 및 118b)은 상기 층간 절연막(112)과 단차를 갖도록 형성된다.
도 4d를 참조하면, 상기 반도체 기판(100)의 전면에 1000Å의 두께로 형성된 산화막(120) 내에 다이렉트 콘택(direct contact)이 형성되고, 이어서 비트 라인(122) 및 스토리지 노드(124)가 통상적인 방법으로 형성된다. 이때, 상기 비트 라인(122)의 형성시 단차를 갖는 상기 콘택 패드들(118a 및 118b) 및 층간 절연막(112) 상에 굴곡을 갖도록 형성된 상기 산화막(120)의 상부에 평탄한 상부 표면을 갖는 ARC막(도면에 도시안됨)을 형성하여 후속 포토 공정시 마진을 확보할 수 있다.
비록 본 발명이 바람직한 실시예를 참조하여 기술되었지만, 본 발명의 발명적 사상 및 범위를 벗어나지 않고도 다양한 변형을 할 수 있음은 통상의 지식을 가지 자에게 있어서는 자명하다.
본 발명은 패드 형성용 콘택홀 형성을 위한 식각 공정시 최소한의 건식 식각과 충분한 습식 식각을 함으로써 반도체 기판의 리세스 및 게이트 전극 도전막의 노출을 방지 할 수 있는 효과가 있다.
콘택 패드 형성을 위한 폴리실리콘막의 평탄화 식각 공정시 층간 절연막과 선택비를 갖도록 식각함으로써 패드간을 완전하게 분리하여 패드간의 단락을 방지할 수 있는 효과가 있다.

Claims (3)

  1. 트랜지스터가 형성된 반도체 기판 상에 절연막 및 식각 정지막을 차례로 형성하는 단계와;
    상기 반도체 기판의 전면에 상기 식각 정지막과 선택비를 갖는 층간 절연막을 형성하는 단계와;
    패드 형성용 마스크를 사용하여 상기 식각 정지막의 표면이 노출될 때까지 상기 층간 절연막을 식각하는 단계와;
    상기 식각 정지막을 건식 식각 공정으로 식각하되, 상기 식각 정지막의 두께만큼 식각하는 단계와;
    상기 건식 식각 공정시 발생된 부산물들 및 상기 절연막이 모두 제거되도록 습식 식각 공정을 수행하여 패드 형성용 오프닝을 형성하되, 상기 오프닝 형성을 위한 습식 식각 공정시 상기 층간 절연막의 에지 부분이 라운드지고,
    상기 오프닝을 채우도록 상기 층간 절연막 상에 패드 형성용 도전막을 형성하는 단계 및;
    상기 도전막을 식각하여 콘택 패드들을 형성하되, 패드 분리를 위해 상기 층간 절연막과 도전막간에 식각 선택비를 갖도록 식각 공정을 수행하여 상기 층간 절연막과 단차를 갖도록 형성하는 단계를 포함하는 자기 정렬 콘택 패드 형성 방법.
  2. 제 1 항에 있어서,
    상기 절연막은 열산화막이고, 물질막은 실리콘 질화막, 그리고 상기 층간 절연막은 BPSG막과 HDP막 중 어느 하나의 산화막인 자기 정렬 콘택 패드 형성 방법.
  3. 제 1 항에 있어서,
    상기 습식 식각 공정은 SC1, HF 용액 중 어느 하나를 사용하여 수행되는 자기 정렬 콘택 패드 형성 방법.
KR1019990009061A 1999-03-17 1999-03-17 고집적 자기 정렬 콘택 패드 형성 방법 KR20000060603A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009061A KR20000060603A (ko) 1999-03-17 1999-03-17 고집적 자기 정렬 콘택 패드 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009061A KR20000060603A (ko) 1999-03-17 1999-03-17 고집적 자기 정렬 콘택 패드 형성 방법

Publications (1)

Publication Number Publication Date
KR20000060603A true KR20000060603A (ko) 2000-10-16

Family

ID=19576849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009061A KR20000060603A (ko) 1999-03-17 1999-03-17 고집적 자기 정렬 콘택 패드 형성 방법

Country Status (1)

Country Link
KR (1) KR20000060603A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100410980B1 (ko) * 2001-04-24 2003-12-18 삼성전자주식회사 반도체 소자의 셀프얼라인 콘택패드 형성방법
KR100480636B1 (ko) * 2002-11-22 2005-03-31 삼성전자주식회사 반도체 장치의 제조방법
KR100517912B1 (ko) * 2003-06-30 2005-10-04 주식회사 하이닉스반도체 반도체소자 제조 방법
US7521804B2 (en) 2005-02-03 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor device preventing electrical short and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100410980B1 (ko) * 2001-04-24 2003-12-18 삼성전자주식회사 반도체 소자의 셀프얼라인 콘택패드 형성방법
KR100480636B1 (ko) * 2002-11-22 2005-03-31 삼성전자주식회사 반도체 장치의 제조방법
KR100517912B1 (ko) * 2003-06-30 2005-10-04 주식회사 하이닉스반도체 반도체소자 제조 방법
US7521804B2 (en) 2005-02-03 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor device preventing electrical short and method of manufacturing the same
US7754596B2 (en) 2005-02-03 2010-07-13 Samsung Electronics Co., Ltd. Semiconductor device preventing electrical short and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100352909B1 (ko) 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체
KR100335121B1 (ko) 반도체 메모리 소자 및 그의 제조 방법
US7241659B2 (en) Volatile memory devices and methods for forming same
KR100281124B1 (ko) 반도체소자 및 그의 제조방법
KR100377833B1 (ko) 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법
KR20000060603A (ko) 고집적 자기 정렬 콘택 패드 형성 방법
JP4303444B2 (ja) 半導体素子のセルフアラインコンタクトパッド形成方法
KR100481864B1 (ko) 반도체 소자의 형성방법
KR100278994B1 (ko) 반도체장치의 콘택 형성방법
JP4457426B2 (ja) 半導体装置の製造方法
KR100376269B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100356776B1 (ko) 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법
KR100291823B1 (ko) 반도체소자의제조방법
KR100411232B1 (ko) 반도체 장치의 트랜지스터 제조방법
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
KR100574487B1 (ko) 반도체소자의 ｍｏｓ 트랜지스터 제조방법
KR20050052027A (ko) 리세스된 게이트를 갖는 반도체소자 및 그 제조방법
KR100277905B1 (ko) 반도체 메모리 소자의 제조 방법
KR100268927B1 (ko) 반도체 소자 및 그 제조방법
KR100212419B1 (ko) 디램의 전하저장전극 콘택홀 형성방법
KR100560632B1 (ko) 금속 샐러사이드를 이용한 반도체 장치의 제조방법
KR100309816B1 (ko) 플래쉬메모리소자의제조방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법
KR100307296B1 (ko) 반도체장치의 콘택 형성방법
JPH09321287A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination